JPH025563A - バイポーラcmos複合回路 - Google Patents
バイポーラcmos複合回路Info
- Publication number
- JPH025563A JPH025563A JP63157298A JP15729888A JPH025563A JP H025563 A JPH025563 A JP H025563A JP 63157298 A JP63157298 A JP 63157298A JP 15729888 A JP15729888 A JP 15729888A JP H025563 A JPH025563 A JP H025563A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- channel transistor
- transistor
- terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 150000001875 compounds Chemical class 0.000 title abstract 2
- 239000002131 composite material Substances 0.000 claims description 15
- 230000007423 decrease Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、バイポーラCMOSI金回路に関し、特にバ
イポーラトランジスタとCMOSトランジスタを基本回
路内で複合させたバイポーラCMOS複合回路に関する
。
イポーラトランジスタとCMOSトランジスタを基本回
路内で複合させたバイポーラCMOS複合回路に関する
。
バイポーラトランジスタとCMOSトランジスタを基本
回路内で複合するバイポーラCMOS複合回路は、直流
パスがなく、CMO8回路並回路紙消費電力で、バイポ
ーラ回路並みの高速性を実現できる。
回路内で複合するバイポーラCMOS複合回路は、直流
パスがなく、CMO8回路並回路紙消費電力で、バイポ
ーラ回路並みの高速性を実現できる。
第3図は従来の回路の一例を示す回路図である。このよ
うなバイポーラCMOS複合回路は、例えば、日経エレ
クトロニクス誌、1986年12月発行、12つ頁〜1
46頁に記載されたもの等がある。すなわち、第3図に
示すように、NPN)ランジスタフのコレクタは電源端
子9に、エミッタは出力端子2に、ベースはPチャネル
トランジスタ3のトレインに接続される。NPNトラン
ジスタ8のコレクタは出力端子2及びNチャネルトラン
ジスタ5のドレインに、ベースはNチャネルトランジス
タ5のソースに、エミッタは接地端子10に接続される
。Pチャネルトランジスタ3のドレインはNPNトラン
ジスタ7のベース及び抵抗又はMOSトランジスタから
なるインピーダンス素子4に、ソースは電源端子9に、
ゲートは入力端子1に接続される。Nチャネルトランジ
スタ5のトレインは出力端子2に、ソースはNPN)ラ
ンジスタ8のベース及びインピーダンス素子6、ゲート
は入力端子1に接続される。
うなバイポーラCMOS複合回路は、例えば、日経エレ
クトロニクス誌、1986年12月発行、12つ頁〜1
46頁に記載されたもの等がある。すなわち、第3図に
示すように、NPN)ランジスタフのコレクタは電源端
子9に、エミッタは出力端子2に、ベースはPチャネル
トランジスタ3のトレインに接続される。NPNトラン
ジスタ8のコレクタは出力端子2及びNチャネルトラン
ジスタ5のドレインに、ベースはNチャネルトランジス
タ5のソースに、エミッタは接地端子10に接続される
。Pチャネルトランジスタ3のドレインはNPNトラン
ジスタ7のベース及び抵抗又はMOSトランジスタから
なるインピーダンス素子4に、ソースは電源端子9に、
ゲートは入力端子1に接続される。Nチャネルトランジ
スタ5のトレインは出力端子2に、ソースはNPN)ラ
ンジスタ8のベース及びインピーダンス素子6、ゲート
は入力端子1に接続される。
これによりPチャネルトランジスタ3とNチャネルトラ
ンジスタ5でCMOSインバータを構成し、NPNトラ
ンジスタ7とNPN)−ランジスタ8により負荷を駆動
することになる。
ンジスタ5でCMOSインバータを構成し、NPNトラ
ンジスタ7とNPN)−ランジスタ8により負荷を駆動
することになる。
次に、この回路の動作を説明する。第2図に示すように
、入力端子1への入力レベルがローレベルにスイッチす
ると、Pチャネルトランジスタ3がオン状態になり、節
点N1の電圧は電源電圧VCCに充電されるため、NP
Nトランジスタ7が導通し、出力レベルは、はぼ接地電
位から電源電圧V。C近くまでになるが、完全には電源
電圧VCCまで上がらず、NPNトランジスタ7のベー
ス・エミッタ間のビルトイン電圧VBE分だけ下がった
電圧、すなわち■。。−VBoまでしか上がらない。
、入力端子1への入力レベルがローレベルにスイッチす
ると、Pチャネルトランジスタ3がオン状態になり、節
点N1の電圧は電源電圧VCCに充電されるため、NP
Nトランジスタ7が導通し、出力レベルは、はぼ接地電
位から電源電圧V。C近くまでになるが、完全には電源
電圧VCCまで上がらず、NPNトランジスタ7のベー
ス・エミッタ間のビルトイン電圧VBE分だけ下がった
電圧、すなわち■。。−VBoまでしか上がらない。
一方、人力レベルがハイレベルにスイッチすると、Nチ
ャネルトランジスタ5がオン状態になり、節点N2の電
圧は出力端子と同電位に充電されるため、NPNトラン
ジスタ8が導通し、出力レベルは、はぼ接地電位近くに
なるが、この時も完全には接地電源にはならず、ビルト
イン電圧VBEまでにしか下がらない。
ャネルトランジスタ5がオン状態になり、節点N2の電
圧は出力端子と同電位に充電されるため、NPNトラン
ジスタ8が導通し、出力レベルは、はぼ接地電位近くに
なるが、この時も完全には接地電源にはならず、ビルト
イン電圧VBEまでにしか下がらない。
しかしながら、一般にバイポーラCMOS複合回路を用
いてダイナミック回路を駆動させる場合、出力電圧とし
て高レベル電圧は電源電圧VCC5低レベルは接地電圧
にまで完全に達することが望ましい。すなわち、例えば
ダイナミ・ンク回路として、Nチャネルトランジスタを
介してキャパシタに電荷を記憶させる回路の場合、電荷
の書込時において、Nチャネルトランジスタのゲートに
できるだけ高い電圧を印加し、書込電圧を高くすること
が必要であり、逆に電荷を記憶させておく場合には、N
チャネルトランジスタのゲート電圧をできるだけ低くし
てトランジスタを完全に非導通にさせる必要がある。従
って、上述した従来のバイポーラCMOS複合回路では
、その出力電圧の振幅がVB)、からVCCVBEまで
の幅であるため、上記ダイナミック回路の書き込みに対
して、VBEだけ書込電圧が下がるとともに、記憶電荷
を保持させておく場合には、Nチャネルトランジスタの
ゲート電圧がVB。であるなめ、ソース・ドレ・イン間
に微量な電流が流れ、電荷の保持時間が短くなってしま
う欠点があった。
いてダイナミック回路を駆動させる場合、出力電圧とし
て高レベル電圧は電源電圧VCC5低レベルは接地電圧
にまで完全に達することが望ましい。すなわち、例えば
ダイナミ・ンク回路として、Nチャネルトランジスタを
介してキャパシタに電荷を記憶させる回路の場合、電荷
の書込時において、Nチャネルトランジスタのゲートに
できるだけ高い電圧を印加し、書込電圧を高くすること
が必要であり、逆に電荷を記憶させておく場合には、N
チャネルトランジスタのゲート電圧をできるだけ低くし
てトランジスタを完全に非導通にさせる必要がある。従
って、上述した従来のバイポーラCMOS複合回路では
、その出力電圧の振幅がVB)、からVCCVBEまで
の幅であるため、上記ダイナミック回路の書き込みに対
して、VBEだけ書込電圧が下がるとともに、記憶電荷
を保持させておく場合には、Nチャネルトランジスタの
ゲート電圧がVB。であるなめ、ソース・ドレ・イン間
に微量な電流が流れ、電荷の保持時間が短くなってしま
う欠点があった。
本発明の目的は、低消費電力で、高駆動能力を有する特
徴を保持しつつ、その出力電圧として接地電圧から電源
電圧V。0までの全振幅出力電圧を得ることが可能なバ
イポーラCMOS複合回路を提供することにある。
徴を保持しつつ、その出力電圧として接地電圧から電源
電圧V。0までの全振幅出力電圧を得ることが可能なバ
イポーラCMOS複合回路を提供することにある。
本発明のバイポーラCMOS複合回路は、バイポーラト
ランジスタと0MO3)−ランジスタを基本回路内で複
合し負荷を前記バイポーラトランジスタにより駆動する
バイポーラCMOS複合回路において、ゲートを入力端
子にソースを電源端子にドレインを出力端子に接続され
たー導電型MOSトランジスタと、ゲートを前記入力端
子にソースを接地端子にトレインを前記出力端子に接続
された逆導電型MOSトランジスタを含んで構成される
。
ランジスタと0MO3)−ランジスタを基本回路内で複
合し負荷を前記バイポーラトランジスタにより駆動する
バイポーラCMOS複合回路において、ゲートを入力端
子にソースを電源端子にドレインを出力端子に接続され
たー導電型MOSトランジスタと、ゲートを前記入力端
子にソースを接地端子にトレインを前記出力端子に接続
された逆導電型MOSトランジスタを含んで構成される
。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の一実施例を示す回路図である。同図に
示すように、第3図に示した従来のバイポーラCMOS
複合回路に、Pチャネルトランジスタ11及びNチャネ
ルトランジスタ12を加えた構成となっている。すなわ
ち、Pチャネルトランジスタ11のソースは電源端子9
に、ゲートは入力端子1に、ドレインは出力端子2に接
続される。Nチャネルトランジスタ12のソースは接地
端子10に、ゲートは入力端子1に、トレインは出力端
子2に接続される。
示すように、第3図に示した従来のバイポーラCMOS
複合回路に、Pチャネルトランジスタ11及びNチャネ
ルトランジスタ12を加えた構成となっている。すなわ
ち、Pチャネルトランジスタ11のソースは電源端子9
に、ゲートは入力端子1に、ドレインは出力端子2に接
続される。Nチャネルトランジスタ12のソースは接地
端子10に、ゲートは入力端子1に、トレインは出力端
子2に接続される。
次に、本実施例のバイポーラCMOS複合回路の動作を
説明する。第2図は本発明及び従来例の回路の入出力電
圧特性を示す相関図である。入力レベルがハイレベルか
らローレベルにスイッチすると、Pチャネルトランジス
タ3がオン状態になり、節点N1の電圧は電源電圧Vc
cに充電されるため、NPNトランジスタ7が導通し、
出力端子2の出力電圧は、VCCVBEまで高速に上昇
し、更に本発明では、Pチャネルトランジスタ11が導
通状態にあるため、出力電圧が電源電位V。0まで完全
に上昇することになる。次に、入力レベルがローレベル
からハイレベルにスイッチすると、Nチャネルトランジ
スタ5がオン状態になり、節点N2の電圧は出力端子と
同電位に充電されるため、NPNトランジスタ8が導通
し、出力端子2の出力電圧はVBEに下がり、更にNチ
ャネルトランジスタ12により接地電圧まで完全に下が
る。
説明する。第2図は本発明及び従来例の回路の入出力電
圧特性を示す相関図である。入力レベルがハイレベルか
らローレベルにスイッチすると、Pチャネルトランジス
タ3がオン状態になり、節点N1の電圧は電源電圧Vc
cに充電されるため、NPNトランジスタ7が導通し、
出力端子2の出力電圧は、VCCVBEまで高速に上昇
し、更に本発明では、Pチャネルトランジスタ11が導
通状態にあるため、出力電圧が電源電位V。0まで完全
に上昇することになる。次に、入力レベルがローレベル
からハイレベルにスイッチすると、Nチャネルトランジ
スタ5がオン状態になり、節点N2の電圧は出力端子と
同電位に充電されるため、NPNトランジスタ8が導通
し、出力端子2の出力電圧はVBEに下がり、更にNチ
ャネルトランジスタ12により接地電圧まで完全に下が
る。
本発明のバイポーラCMO8複合回路において、接地電
位から電源電位V。0までの全振幅動作のうち、V88
からVcC−VB2までの電圧振幅動作は主にバイポー
ラトランジスタによって高速に行なわれ、スタティック
回路の駆動にはこの電圧振幅で十分である。この後のV
BEから接地電位と、VC,、−VBEから電源電位V
ccまでの振幅動作は、本発明により付加されたCMO
Sトランジスタにより行なわれ、ダイナミック回路の駆
動にはこの全電圧振幅が用いられる9 〔発明の効果〕 以上説明したように、本発明は、バイポーラトランジス
タとCMO3)−ランジスタを基本回路内で複合させた
従来のバイポーラCMO9複合回路に、ゲートを入力端
子に、ドレインを出力端子にそれぞれ接続したPチャネ
ルトランジスタ及びNチャネルトランジスタからなるC
MOSトランジスタ回路を付加することにより、低消費
電力で、高駆動能力を有するバイポーラCMO3複合回
路特徴を保持しつつ、その出力電圧として接地電圧から
電源電圧Vcoまでの全振幅出力電圧を得ることが可能
になるため、従来のスタティック回路に限らす、ダイナ
ミック回路を駆動した場合にも、記憶データの保持特性
を低下させないことが可能となる効果がある。
位から電源電位V。0までの全振幅動作のうち、V88
からVcC−VB2までの電圧振幅動作は主にバイポー
ラトランジスタによって高速に行なわれ、スタティック
回路の駆動にはこの電圧振幅で十分である。この後のV
BEから接地電位と、VC,、−VBEから電源電位V
ccまでの振幅動作は、本発明により付加されたCMO
Sトランジスタにより行なわれ、ダイナミック回路の駆
動にはこの全電圧振幅が用いられる9 〔発明の効果〕 以上説明したように、本発明は、バイポーラトランジス
タとCMO3)−ランジスタを基本回路内で複合させた
従来のバイポーラCMO9複合回路に、ゲートを入力端
子に、ドレインを出力端子にそれぞれ接続したPチャネ
ルトランジスタ及びNチャネルトランジスタからなるC
MOSトランジスタ回路を付加することにより、低消費
電力で、高駆動能力を有するバイポーラCMO3複合回
路特徴を保持しつつ、その出力電圧として接地電圧から
電源電圧Vcoまでの全振幅出力電圧を得ることが可能
になるため、従来のスタティック回路に限らす、ダイナ
ミック回路を駆動した場合にも、記憶データの保持特性
を低下させないことが可能となる効果がある。
第1図は本発明の一実施例を示す回路図、第2図は本発
明及び従来例の回路の入出力電圧特性を示す相関図、第
3図は従来の回路の一例を示す回路図である。 1・・・・・・入力端子、2・・・・・・出力端子、3
・・・・・・Pチャネルトランジスタ、4・・・・・・
インピーダンス素子、5・・・・・・Nチャネルトラン
ジスタ、6・旧・・インピーダンス素子、7,8・・・
・・・NPN)−ランジスタ、9・・・・・・電源端子
、1o・・・・・・接地端子、11・・・・・・Pチャ
ネルトランジスタ、12・・・・・・Nチャネルトラン
ジスタ。 第 1 図
明及び従来例の回路の入出力電圧特性を示す相関図、第
3図は従来の回路の一例を示す回路図である。 1・・・・・・入力端子、2・・・・・・出力端子、3
・・・・・・Pチャネルトランジスタ、4・・・・・・
インピーダンス素子、5・・・・・・Nチャネルトラン
ジスタ、6・旧・・インピーダンス素子、7,8・・・
・・・NPN)−ランジスタ、9・・・・・・電源端子
、1o・・・・・・接地端子、11・・・・・・Pチャ
ネルトランジスタ、12・・・・・・Nチャネルトラン
ジスタ。 第 1 図
Claims (1)
- バイポーラトランジスタとCMOSトランジスタを基本
回路内で複合し負荷を前記バイポーラトランジスタによ
り駆動するバイポーラCMOS複合回路において、ゲー
トを入力端子にソースを電源端子にドレインを出力端子
に接続された一導電型MOSトランジスタと、ゲートを
前記入力端子にソースを接地端子にドレインを前記出力
端子に接続された逆導電型MOSトランジスタを含むこ
とを特徴とするバイポーラCMOS複合回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63157298A JPH025563A (ja) | 1988-06-24 | 1988-06-24 | バイポーラcmos複合回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63157298A JPH025563A (ja) | 1988-06-24 | 1988-06-24 | バイポーラcmos複合回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH025563A true JPH025563A (ja) | 1990-01-10 |
Family
ID=15646609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63157298A Pending JPH025563A (ja) | 1988-06-24 | 1988-06-24 | バイポーラcmos複合回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH025563A (ja) |
-
1988
- 1988-06-24 JP JP63157298A patent/JPH025563A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2869791B2 (ja) | 半導体集積回路装置およびそれを応用した電子装置 | |
KR890004500A (ko) | 출력버퍼 | |
JPH057931B2 (ja) | ||
JP2647014B2 (ja) | BiCMOS論理回路 | |
US5216298A (en) | ECL input buffer for BiCMOS | |
JPH03158018A (ja) | 入力回路 | |
JPH0215953B2 (ja) | ||
JP2997476B2 (ja) | BiCMOSによるドライバ回路 | |
JPS5855597B2 (ja) | 双安定半導体メモリセル | |
JP2901973B2 (ja) | 半導体集積回路装置 | |
JPH0777075B2 (ja) | デコーダ−ドライバ回路 | |
JPH0677804A (ja) | 出力回路 | |
JPH025563A (ja) | バイポーラcmos複合回路 | |
KR930011433A (ko) | 반도체 집적회로장치 | |
US5148060A (en) | Ecl input buffer for bicmos | |
JP3008426B2 (ja) | BiCMOSゲート回路 | |
JPH0524595B2 (ja) | ||
JP3294909B2 (ja) | 電子スイッチ回路 | |
US6225828B1 (en) | Decoder for saving power consumption in semiconductor device | |
JPH0158696B2 (ja) | ||
JPH0581088B2 (ja) | ||
JP2836128B2 (ja) | 半導体記憶装置 | |
JPH0364121A (ja) | BiCMOS論理装置 | |
JPS60224329A (ja) | Mos集積回路素子の入力回路 | |
JPH025617A (ja) | インバータ回路 |