JPH0254999B2 - - Google Patents
Info
- Publication number
- JPH0254999B2 JPH0254999B2 JP16364484A JP16364484A JPH0254999B2 JP H0254999 B2 JPH0254999 B2 JP H0254999B2 JP 16364484 A JP16364484 A JP 16364484A JP 16364484 A JP16364484 A JP 16364484A JP H0254999 B2 JPH0254999 B2 JP H0254999B2
- Authority
- JP
- Japan
- Prior art keywords
- order
- network
- read
- shift register
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 5
- 230000009191 jumping Effects 0.000 claims 1
- 238000012545 processing Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデイジタル交換システムに於ける中央
制御装置とネツトワーク間のデータの授受に係
り、特に中央制御装置からの出ているオーダーが
リード・オーダーか、又はライト・オーダーかを
判別してネツトワークへのアクセスタイム即ち中
央制御装置からオーダーが出てから中央制御装置
へデータを返送する迄の時間を可変とすることに
より中央制御装置の処理能力を向上する方式に関
するものである。
制御装置とネツトワーク間のデータの授受に係
り、特に中央制御装置からの出ているオーダーが
リード・オーダーか、又はライト・オーダーかを
判別してネツトワークへのアクセスタイム即ち中
央制御装置からオーダーが出てから中央制御装置
へデータを返送する迄の時間を可変とすることに
より中央制御装置の処理能力を向上する方式に関
するものである。
従来技術に依るとデイジタル交換システムに於
いて、中央制御装置CCからネツトワークNWに
対しアクセスする場合はインターフエイス回路
CPIFを介して行われ、インターフエイス回路
CPIFはオーダーを受信した時にネツトワーク
NWに対しシーケンシヤルなアクセスを行う為の
シフトレジスタSRを持つている。
いて、中央制御装置CCからネツトワークNWに
対しアクセスする場合はインターフエイス回路
CPIFを介して行われ、インターフエイス回路
CPIFはオーダーを受信した時にネツトワーク
NWに対しシーケンシヤルなアクセスを行う為の
シフトレジスタSRを持つている。
ネツトワークNWはオーダーを受信すると此の
シフトレジスタSRを起動し、シフトレジスタSR
の各出力パルスを基にシーケンシヤルな動作を行
ない、其の最終段の出力パルスによつて該オーダ
ーに関する処理を完了する。此の様な手順でネツ
トワークNWは一つのオーダーに対する処理を行
つている。
シフトレジスタSRを起動し、シフトレジスタSR
の各出力パルスを基にシーケンシヤルな動作を行
ない、其の最終段の出力パルスによつて該オーダ
ーに関する処理を完了する。此の様な手順でネツ
トワークNWは一つのオーダーに対する処理を行
つている。
又ネツトワークNW内部のメモリへのリード・
オーダー又はライト・オーダーの切換えは保守用
信号分配装置MSDによつて行われ、各メモリに
対するリード、ライトを切換える場合にはオーダ
ーの頭に１又は０を付し、リード、又はライトを
区別している。
オーダー又はライト・オーダーの切換えは保守用
信号分配装置MSDによつて行われ、各メモリに
対するリード、ライトを切換える場合にはオーダ
ーの頭に１又は０を付し、リード、又はライトを
区別している。
従来のネツトワークNWは上記の様な方式を採
つているので、中央制御装置CCからのオーダー
に対するネツトワークNWの処理時間は常に一定
であり、短い処理例えばライトオーダーの時はネ
ツトワークNWから中央制御装置CCへの直送デ
ータはASW信号（as seems wel−NW処理正常
確認信号）のみであり、インターフエイス回路
CPIFはネツトワークNWへライトオーダーを出
したら、中央制御装置CCへ直ちにASW信号を送
出可能であつても中央制御装置CCへの返信信号
は同一のタイミングで送出されるので無駄な時間
を浪費することになり、又リード、ライトを切換
える場合にも２回のオーダーを送出しなければな
らないと云う欠点があつた。
つているので、中央制御装置CCからのオーダー
に対するネツトワークNWの処理時間は常に一定
であり、短い処理例えばライトオーダーの時はネ
ツトワークNWから中央制御装置CCへの直送デ
ータはASW信号（as seems wel−NW処理正常
確認信号）のみであり、インターフエイス回路
CPIFはネツトワークNWへライトオーダーを出
したら、中央制御装置CCへ直ちにASW信号を送
出可能であつても中央制御装置CCへの返信信号
は同一のタイミングで送出されるので無駄な時間
を浪費することになり、又リード、ライトを切換
える場合にも２回のオーダーを送出しなければな
らないと云う欠点があつた。
本発明の目的は上記従来の欠点を除去し、処理
能率の高いネツトワークアクセスタイム可変方式
を提供することである。
能率の高いネツトワークアクセスタイム可変方式
を提供することである。
問題点を解決するための手段は、デイジタル交
換システムに於ける中央制御装置とネツトワーク
間のデータの授受をインターフエイス回路を介し
て行う場合、該中央制御装置から出るオーダーに
含まれるネームコードにリードオーダーか、又は
ライトオーダーかを区別する情報を付加し、ネー
ムコード解析部がリードオーダーであると判定し
た時は該インターフエイス回路内のシフトレジス
タを正常動作させてシーケンス制御を行い、ライ
トオーダーであると判定した時は前記シフトレジ
スタの動作を途中からジヤンプさせるネツトワー
クアクセスタイム可変方式により達成される。
換システムに於ける中央制御装置とネツトワーク
間のデータの授受をインターフエイス回路を介し
て行う場合、該中央制御装置から出るオーダーに
含まれるネームコードにリードオーダーか、又は
ライトオーダーかを区別する情報を付加し、ネー
ムコード解析部がリードオーダーであると判定し
た時は該インターフエイス回路内のシフトレジス
タを正常動作させてシーケンス制御を行い、ライ
トオーダーであると判定した時は前記シフトレジ
スタの動作を途中からジヤンプさせるネツトワー
クアクセスタイム可変方式により達成される。
本発明に依るネームコードにリードオーダー
か、又はライトオーダーかを区別する情報を付加
し、ネームコード解析部が該情報によりリードオ
ーダーであると判定した時とライトオーダーであ
ると判定した時とでは該インターフエイス回路内
のシフトレジスタの動作モードを変更するため何
れのオーダーも必要最小限の時間内に処理される
ことになり処理速度が短縮されると云う効果が生
まれる。
か、又はライトオーダーかを区別する情報を付加
し、ネームコード解析部が該情報によりリードオ
ーダーであると判定した時とライトオーダーであ
ると判定した時とでは該インターフエイス回路内
のシフトレジスタの動作モードを変更するため何
れのオーダーも必要最小限の時間内に処理される
ことになり処理速度が短縮されると云う効果が生
まれる。
図は本発明に依るネツトワークアクセスタイム
可変方式の一実施例を示す図である。
可変方式の一実施例を示す図である。
図中、NCはNC解析部、SYRは同期信号受信
部、SRはシフトレジスタ、ASWはASW信号送
出部、ADはネツトワークアドレスデータ送出
部、BSはネツトワーク内メモリの選択信号送出
部、１Ｇ，２Ｇは夫々リード用ゲート送出部、１
Ｓ，２Ｓは夫々データラツチ部、NWはネツトワ
ーク、BUSはバスである。
部、SRはシフトレジスタ、ASWはASW信号送
出部、ADはネツトワークアドレスデータ送出
部、BSはネツトワーク内メモリの選択信号送出
部、１Ｇ，２Ｇは夫々リード用ゲート送出部、１
Ｓ，２Ｓは夫々データラツチ部、NWはネツトワ
ーク、BUSはバスである。
以下図に従つて本発明の詳細を説明する。
ネームコードNCはネツトワークNW内部のメ
モリを指定するためのビツトで中央制御装置CC
からのオーダーに含まれるが、本発明ではネーム
コードNCにリードオーダー、又はライトオーダ
ーを判別するためのビツトを設け、此の事により
１回のオーダーでメモリのリード又はライトが可
能となる。
モリを指定するためのビツトで中央制御装置CC
からのオーダーに含まれるが、本発明ではネーム
コードNCにリードオーダー、又はライトオーダ
ーを判別するためのビツトを設け、此の事により
１回のオーダーでメモリのリード又はライトが可
能となる。
即ち、中央制御装置CCからネツトワークNW
に対しアクセスする場合は従来と同じくインター
フエイス回路CPIFを介して行われ、インターフ
エイス回路CPIFはオーダーを受信した時にネツ
トワークNWに対しシーケンシヤルなアクセスを
行う為のシフトレジスタPRを駆動する。
に対しアクセスする場合は従来と同じくインター
フエイス回路CPIFを介して行われ、インターフ
エイス回路CPIFはオーダーを受信した時にネツ
トワークNWに対しシーケンシヤルなアクセスを
行う為のシフトレジスタPRを駆動する。
同時にNC解析部NCにはリードオーダー、又
はライトオーダーを判別するためのビツトがセツ
トされる。
はライトオーダーを判別するためのビツトがセツ
トされる。
若しリードオーダーである場合、シフトレジス
タSRは(a)先づネツトワークアドレスデータ送出
部ADを動作させ、(b)次にネツトワーク内メモリ
の選択信号送出部BSを動作させ、(c)リード用ゲ
ート送出部１Ｇを駆動し、(d)リード用ゲート送出
部２Ｇを駆動し、(e)データラツチ部１Ｓに読み出
しデータを格納し、(f)データラツチ部２Ｓに読み
出しデータを格納し、(g)ASW信号送出部ASWを
制御してASW信号を中央制御装置CCへ送出して
終了する。以上の動作は従来方式と同一である。
タSRは(a)先づネツトワークアドレスデータ送出
部ADを動作させ、(b)次にネツトワーク内メモリ
の選択信号送出部BSを動作させ、(c)リード用ゲ
ート送出部１Ｇを駆動し、(d)リード用ゲート送出
部２Ｇを駆動し、(e)データラツチ部１Ｓに読み出
しデータを格納し、(f)データラツチ部２Ｓに読み
出しデータを格納し、(g)ASW信号送出部ASWを
制御してASW信号を中央制御装置CCへ送出して
終了する。以上の動作は従来方式と同一である。
若しライトオーダーであると信号がNC解析部
NCから来た場合には、シフトレジスタSRは(a)先
づネツトワークアドレスデータ送出部ADを動作
させ、(b)先にネツトワーク内メモリの選択信号送
出部BSを動作させた後、(g)ASW信号送出部
ASWを制御してASW信号を中央制御装置CCへ
送出する動作にジヤンプし、此の動作が終わると
終了する。
NCから来た場合には、シフトレジスタSRは(a)先
づネツトワークアドレスデータ送出部ADを動作
させ、(b)先にネツトワーク内メモリの選択信号送
出部BSを動作させた後、(g)ASW信号送出部
ASWを制御してASW信号を中央制御装置CCへ
送出する動作にジヤンプし、此の動作が終わると
終了する。
此の様にリード又はライトオーダーの指定ビツ
トによりインターフエイス回路CPIF内のシフト
レジスタSRを制御することによりライトオーダ
ーの時はASW信号を短時間に返送出来る様にな
り、又従来の様なMSDに依る切替えを行う必要
がないので、中央制御装置CCの処理能率を向上
出来る。
トによりインターフエイス回路CPIF内のシフト
レジスタSRを制御することによりライトオーダ
ーの時はASW信号を短時間に返送出来る様にな
り、又従来の様なMSDに依る切替えを行う必要
がないので、中央制御装置CCの処理能率を向上
出来る。
〔発明の効果〕
以上詳細に説明した様に本発明によれば、処理
能率の高いネツトワークアクセスタイム可変方式
を実現出来ると云う大きい効果がある。
能率の高いネツトワークアクセスタイム可変方式
を実現出来ると云う大きい効果がある。
図は本発明に依るネツトワークアクセスタイム
可変方式の一実施例を示す図である。 図中、NCはNC解析部、SYRは同期信号受信
部、SRはシフトレジスタ、ASWはASW信号送
出部、ADはネツトワークアドレスデータ送出
部、BSはネツトワーク内メモリの選択信号送出
部、１Ｇ、２Ｇは夫々リード用ゲート送出部、１
Ｓ、２Ｓは夫々データラツチ部、NWはネツトワ
ーク、BUSはバスである。
可変方式の一実施例を示す図である。 図中、NCはNC解析部、SYRは同期信号受信
部、SRはシフトレジスタ、ASWはASW信号送
出部、ADはネツトワークアドレスデータ送出
部、BSはネツトワーク内メモリの選択信号送出
部、１Ｇ、２Ｇは夫々リード用ゲート送出部、１
Ｓ、２Ｓは夫々データラツチ部、NWはネツトワ
ーク、BUSはバスである。
Claims (1)
- １ デイジタル交換システムに於ける中央制御装
置とネツトワーク間のデータの授受をインターフ
エイス回路を介して行う場合、該中央制御装置か
ら出るオーダーに含まれるネームコードにリード
オーダーか、又はライトオーダーかを区別する情
報を付加し、ネームコード解析部がリードオーダ
ーであると判定した時は該インターフエイス回路
内のシフトレジスタを正常動作させてシーケンス
制御を行い、ライトオーダーであると判定した時
は前記シフトレジスタの動作を途中からジヤンプ
させることを特徴とするネツトワークアクセスタ
イム可変方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16364484A JPS6143094A (ja) | 1984-08-03 | 1984-08-03 | ネツトワ−クアクセスタイム可変方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16364484A JPS6143094A (ja) | 1984-08-03 | 1984-08-03 | ネツトワ−クアクセスタイム可変方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6143094A JPS6143094A (ja) | 1986-03-01 |
| JPH0254999B2 true JPH0254999B2 (ja) | 1990-11-26 |
Family
ID=15777862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16364484A Granted JPS6143094A (ja) | 1984-08-03 | 1984-08-03 | ネツトワ−クアクセスタイム可変方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6143094A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5658842A (en) * | 1993-08-10 | 1997-08-19 | Asahi Kasei Kogyo Kabushiki Kaisha | Ammoxidation catalyst composition, and process for producing acrylonitrile or methacrylonitrile using the same |
| JP3214975B2 (ja) * | 1994-04-25 | 2001-10-02 | 旭化成株式会社 | アンモ酸化触媒組成物および製造方法 |
-
1984
- 1984-08-03 JP JP16364484A patent/JPS6143094A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6143094A (ja) | 1986-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6791294B1 (en) | Servo control system | |
| EP0421443B1 (en) | Data transmission control processing method | |
| JPH0254999B2 (ja) | ||
| US4773040A (en) | Data transmission method and apparatus therefor | |
| JPS6244808A (ja) | Ｎｃ加工機械群の制御方法 | |
| JPS60217446A (ja) | 高速プログラマブルロジツクコントロ−ラ | |
| JPS61107401A (ja) | 数値制御装置と工作機械用プログラマブルコントロ−ラ間のプログラムフオ−マツト変換方式 | |
| SU1246140A1 (ru) | Запоминающее устройство с коррекцией программы | |
| SU1486990A1 (ru) | Система 'для числового программного управления группой станков | |
| JP2769640B2 (ja) | Ｉｄシステム | |
| JP2773637B2 (ja) | 回線試験パルス発生回路 | |
| JP2735112B2 (ja) | 数値制御装置のデータ・リード・ライト方式 | |
| JPH0766284B2 (ja) | プログラマブルロジツクコントロ−ラ | |
| JP2555580B2 (ja) | 記憶装置制御方式 | |
| SU1151976A1 (ru) | Устройство дл управлени обменом | |
| JP2561366B2 (ja) | 機能確認機能を有するデータ転送装置 | |
| JPH01103757A (ja) | データ転送装置 | |
| JP3172021B2 (ja) | データバス信号変換回路 | |
| SU1539787A1 (ru) | Микропрограммное устройство дл сопр жени процессора с абонентами | |
| JPH0511330B2 (ja) | ||
| JPS6361528A (ja) | 複数端末のバス接続方式 | |
| JPH0720091B2 (ja) | データバッファ回路 | |
| JPS63146143A (ja) | 記憶装置の転送制御方式 | |
| JPS59180774A (ja) | メモリアクセス方式 | |
| JPH07215216A (ja) | 変換装置 |