JP2769640B2 - Idシステム - Google Patents

Idシステム

Info

Publication number
JP2769640B2
JP2769640B2 JP2123118A JP12311890A JP2769640B2 JP 2769640 B2 JP2769640 B2 JP 2769640B2 JP 2123118 A JP2123118 A JP 2123118A JP 12311890 A JP12311890 A JP 12311890A JP 2769640 B2 JP2769640 B2 JP 2769640B2
Authority
JP
Japan
Prior art keywords
data
line
output
wireless communication
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2123118A
Other languages
English (en)
Other versions
JPH0420047A (ja
Inventor
広明 古島
義一 川島
眞一 春山
裕一 鹿子島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokowo Co Ltd
Original Assignee
Yokowo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokowo Co Ltd filed Critical Yokowo Co Ltd
Priority to JP2123118A priority Critical patent/JP2769640B2/ja
Publication of JPH0420047A publication Critical patent/JPH0420047A/ja
Application granted granted Critical
Publication of JP2769640B2 publication Critical patent/JP2769640B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、互いに離間して設置された質問器と応答
器間において送信または受信を行う通信システム、いわ
ゆるIDシステムに関するものである。
[従来の技術] 一般に、この種の通信システム、すなわちIDシステム
は第5図に示すように質問器1と応答器2とから構成さ
れる。そして質問器1は電源回路3とインターフェイス
4、第1のCPU5、このCPU5によって制御される第1の無
線通信装置6を有し、質問器1にプログラマブルコント
ローラ10が接続されている。応答器2は第1の無線通信
装置6からの質問信号を受信し、応答信号を送信する第
2の無線通信装置7、この第2の無線通信装置7を制御
する第2のCPU8、データを保持するメモリ9を有してい
る。
質問器1のインターフェイス4は第6図に示すよう
に、コマンド線13、メモリ9のアドレスを示すアドレス
線14、メモリ9への書き込みデータを表す書き込みデー
タ線15、メモリ9からの読み出しデータを表す読み出し
データ線17、コマンドアドレスおよび書き込みデータの
入力の取り込みタイミングを与える入力データ同期線1
8、読み出しデータの出力を知らせるデータ出力報知線
の出力タイミングを与えるクロック線20が設けられてい
る。
次にこの構成における通信動作について第7図を参照
して説明する。先ず、クロック線20にプログラマブルコ
ントローラ10から第7図(a)に記号「イ」で示すよう
にある一定のクロック、例えば2スキャン1周期のクロ
ックを与えておく。次に第7図(c)に示すようにコマ
ンド線13にコマンド(記号com)を入力し、データ読み
出しのときは第7図(d)に示すようにアドレス線14に
アドレス(記号Ad)を、またデータ書き込みのときは第
7図(e)に示すように書き込みデータ線15にデータ
(記号Wd)を入力し、それと同時に第7図(b)に記号
「ロ」で示すように入力データ同期線18のレベルをLか
らHに変化させる。すると、IDシステムはコマンドある
いは必要に応じてアドレスおよび書き込みデータを取り
込み、かつコマンド処理を行う。それが終了すると第7
図(g)に記号「ハ」で示すように、読み出しデータ線
17に読み出しデータまたは返答を出力し、クロック線20
のクロックに同期してデータ出力報知線19にHパルスを
出力する。
このときプログラマブルコントローラ10はデータ出力
報知線19のレベルがLからHに変化したことで読み出し
データ線より読み出しデータまたは返答を取り込む。
[発明が解決しようとする課題] しかしながらこのような従来の方式はコマンド線13で
コマンドを与えるためコマンドの数に制限がある。しか
も1回のコマンドで書き込みデータ線15または読み出し
データ線17の本数のビット数しか書き込みあるいは読み
出しができない。さらに、種々の線があるため全体の線
数が多く、このため配線工数がかかりプログラマブルコ
ントローラ10のDC入出力モジュールを多く使う必要があ
り、経済性にも問題があった。
したがってこの発明は、多種のコマンドを扱えるよう
にするとともに、1回のコマンドで多くのデータを読み
出しおよび書き込みが可能とし、かつ装置全体の配線工
数を減少することを目的とする。
[課題を解決するための手段] このような課題を解決するために第1の発明は、イン
ターフェイスとプログラマブルコントローラとの間の信
号授受すなわちコマンドアドレスおよびデータの全てを
入力データ線により時分割で行い、かつ出力データ線に
より時分割で行い、データ出力準備の完了をデータ出力
リクエスト線で行ったものである。第2の発明はデータ
出力リクエスト線に代わりビジー線を設けたものであ
る。
[作用] 入力データ線で必要な信号が時分割で供給され、かつ
または出力データ線で必要な信号を時分割で送出し、そ
の信号が入力データ同期線あるいは出力データ同期線の
同期信号で取り込まれ、データの出力準備完了がデータ
出力リクエスト線あるいはビジー線を介して送出され
る。
[実施例] 1図はこの発明の一実施例を示す図であり、質問器1
のインターフェイス41は8本の入力データ線21、8本の
出力データ線22、入力データ同期線23、出力データ同期
線24、データ出力リクエスト線25の合計19本の通信線を
有する。
次にその通信動作を第2図を参照して説明する。先
ず、プログラマブルコントローラ10からインターフェイ
ス41の入力データ線21にコマンドが入力されるととも
に、入力データ同期線23にHレベルのパルスが与えられ
る。このときインターフェイス41は第2図(b)に示す
ように入力データ同期線23がLレベルからHレベルに変
化する記号「ニ」で示すタイミングで入力データ線21よ
りコマンドを取り込む。
そして、プログラマブルコントローラ10はコマンドの
種類に応じてアドレス書き込みまたは読み出しデータお
よびその長さ等を入力データ線21に入力し、それらのデ
ータを前述したと同様に第2図(b)に記号「ホ」で示
すように取り込む。その後内部処理および質問器1と応
答器2との通信を行う。このステップが終了すると質問
器1は第2図(c)に記号「ヘ」で示すようにデータ出
力リクエスト線25をLレベルからHレベルに変化させ
る。この変化によってプログラマブルコントローラ10は
出力データ同期線24をLレベルからHレベルに変化させ
る。すなわち、読み出しデータまたは返答を出力データ
線22に出力するようにIDシステムを駆動する。そして、
プログラマブルコントローラ10は読み出しデータまたは
返答を受け取った後、第2図(d)に記号「ト」で示す
ように出力データ同期線をHレベルからLレベルに戻
す。なお、読み出しデータが数回の出力に分割されてい
るときは第2図(e)に記号「リ」で示すようにその動
作をその回数だけ繰り返す。
そして、全ての読み出しデータまたは返答を出力し、
かつ次の同期線がLレベルからHレベルに変化したとき
にその後に第2図(c)に記号「チ」で示すようにデー
タ出力リクエスト線25をHレベルからLレベルに変化さ
せ、これによって通信が終了する。この通信内容として
は第3図に示すような命令を用意すれば1回のコマンド
で多くのメモリへの書き込みやメモリからの読み出しが
可能になる。第3図において(a),(b)は数バイト
書き込みのときの例であって、(a)において「ライ
ト」はデータを書き込むことを示すコマンドであり、
「アドレス」はデータをどこから書き込むかを示すもの
であり、「データ長さ」は何バイトあるいは何ブロック
のデータを書き込むかを示していて、「データ」はその
書き込み内容を示す。この場合、アドレスで表される開
始アドレスからデータ長さ分のデータの書き込みを行
う。(c),(d)は数バイト読み出しのときの例であ
り、(c)はデータ入力線への入力データ、(d)はデ
ータ出力線からの出力データであって、「リード」は読
出のコマンドを示し、「アドレス」はどこから読むのか
の開始アドレスを示し、「データ長さ」は何バイトのデ
ータを示すかを表すものである。
第4図に示すように、データ出力リクエスト線25の代
わりに処理中を知らせるビジー線25を設けることによ
り、データ出力の準備完了を知らせることができる。
[発明の効果] 以上説明したようにこの発明は、プログラマブルコン
トローラが入力データ同期線により取り込みタイミング
を与えながら入力データ線にコマンド、アドレス、書き
込みデータ等を順次入力し、データ出力リクエスト線の
レベルが変化してから出力データ同期線により送出タイ
ミングを与えながら出力データ線により読み出しデータ
や返答などを順次受け取ってIDシステムと通信を行うよ
うにしているので、すなわち入力データ線がコマンド線
の役割をするため、多種のコマンドを扱うことができ、
また2回の入力でコマンドを与えれば、さらにコマンド
の種類を増やすことができる。また、入力を数回に分割
して入力する場合は、1回のコマンドでメモリに多くの
データを書き込むことが可能である。さらにコマンド
線、アドレス線、データ線が独立して設けられていない
のて、全体の線数を減少させることができるという効果
を有する。
【図面の簡単な説明】
第1図はこの発明の信号線を示す図、第2図は各信号線
の波形図、第3図は信号の構成を示す図、第4図は他の
実施例を適用したときの信号線の波系図、第5図はシス
テムブロック図、第6図は従来例における信号線を示す
図、第7図は第5図の場合における信号線の波系図であ
る。 1……質問器、2……応答器、3……電源回路、4,41
…インターフェイス、5,8……CPU、6,7……無線通信装
置、9……メモリ、10……プログラマブルコントロー
ラ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 春山 眞一 東京都北区滝野川7丁目5番11号 株式 会社横尾製作所内 (72)発明者 鹿子島 裕一 東京都北区滝野川7丁目5番11号 株式 会社横尾製作所内 (58)調査した分野(Int.Cl.6,DB名) H04L 29/00 - 29/14

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】プログラマブルコントローラ(10),この
    プログラマブルコントローラと通信を行うインターフェ
    イス(4),質問信号を送信し応答信号を受信する第1
    の無線通信装置(6),インターフェイス(4)および
    無線通信装置(6)を制御する第1のCPU(5)を有す
    る質問器(1)と、 データを保持するメモリ(9),質問信号を受信し応答
    信号を送信する第2の無線通信装置(7),メモリ
    (9)および無線通信装置(7)を制御する第2のCPU
    (8)を有する応答器(2)により構成され、 プログラマブルコントローラ(10)からの命令によって
    メモリ(9)へのデータの書き込みおよびメモリ(9)
    からのデータの読み出しを行うIDシステムにおいて、 インターフェイス(4)はデータを入力するデータ入力
    線と、 データを出力するデータ出力線と、 入力データの取り込みタイミングを与える入力データ同
    期線と、 出力データの送出タイミングを与える出力データ同期線
    と、 データ出力があることを知らせるデータ出力リクエスト
    線を有し、 プログラマブルコントローラ(10)によって入力データ
    線にコマンド,アドレスあるいは書き込みデータ等を順
    次入力し、 データ出力リクエスト線のレベルが変化した後に出力デ
    ータ線により読み出しデータや返答等を順次受け取って
    質問器(1)の間で通信を行うことを特徴とするIDシス
    テム。
  2. 【請求項2】プログラマブルコントローラ(10),この
    プログラマブルコントローラと通信を行うインターフェ
    イス(4),質問信号を送信し応答信号を受信する第1
    の無線通信装置(6),インターフェイス(4)および
    無線通信装置(6)を制御する第1のCPU(5)を有す
    る質問器(1)と、 データを保持するメモリ(9),質問信号を受信し応答
    信号を送信する第2の無線通信装置(7),メモリ
    (9)および無線通信装置(7)を制御する第2のCPU
    (8)を有する応答器(2)により構成され、 ログラマブルコントローラ(10)からの命令によってメ
    モリへのデータの書き込みおよびメモリからのデータの
    読み出しを行うIDシステムにおいて、 インターフェイス(4)はデータを出力するデータ出力
    線と、 入力データの取り込みタイミングを与える入力データ同
    期線と、 出力データの送出タイミングを与える出力データ同期線
    と、 コマンド処理中であることを知らせるビジー線を有し、 プログラマブルコントローラ(10)によって入力データ
    線にコマンド,アドレスあるいは書き込みデータ等を順
    次入力し、 ビジー線のレベルが変化した後に出力データ線により読
    み出しデータや返答期等を順次受け取って上記質問器
    (1)との間で通信を行うとともに、 質問器(1)がその内部において処理中であることおよ
    び応答器(2)と無線通信中であることを知らせること
    を特徴とするIDシステム。
JP2123118A 1990-05-15 1990-05-15 Idシステム Expired - Lifetime JP2769640B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2123118A JP2769640B2 (ja) 1990-05-15 1990-05-15 Idシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2123118A JP2769640B2 (ja) 1990-05-15 1990-05-15 Idシステム

Publications (2)

Publication Number Publication Date
JPH0420047A JPH0420047A (ja) 1992-01-23
JP2769640B2 true JP2769640B2 (ja) 1998-06-25

Family

ID=14852629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2123118A Expired - Lifetime JP2769640B2 (ja) 1990-05-15 1990-05-15 Idシステム

Country Status (1)

Country Link
JP (1) JP2769640B2 (ja)

Also Published As

Publication number Publication date
JPH0420047A (ja) 1992-01-23

Similar Documents

Publication Publication Date Title
US4339794A (en) Method and system for controlling input/output in process control
US4849962A (en) Communications control unit
JP2769640B2 (ja) Idシステム
JPH11167515A (ja) データ伝送装置及びデータ伝送方法
JPS63138837A (ja) 車両用制御装置の通信システム
KR920010977B1 (ko) 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture)
JPS60217446A (ja) 高速プログラマブルロジツクコントロ−ラ
JP3521601B2 (ja) データ伝送装置及びidシステム
JP2961754B2 (ja) 情報処理装置の並列処理装置
JP3615306B2 (ja) 記憶装置アクセスシステム
JP2856005B2 (ja) データ通信方法
RU1795443C (ru) Устройство дл ввода информации
JPH0122300Y2 (ja)
JPS638852A (ja) デ−タ転送回路
JPS5917469B2 (ja) デ−タの書き込み方式
JP2001005742A (ja) データ転送方式
JPS59138147A (ja) デ−タ伝送装置
JPS5831437A (ja) デ−タ受信装置
JPH04136769U (ja) データキヤリア
JPS61200732A (ja) デ−タ伝送方法
JPS63271521A (ja) デ−タの処理制御装置
JPS603701B2 (ja) メモリ回路のアクセス方式
JPS6037062A (ja) メモリ読出し方法
JPS62102354A (ja) アクセス制御方式
JPS6010947A (ja) 通信制御装置