JPS61200732A - デ−タ伝送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はデータ伝送方法に係シ、特に主局と多数の入出
力装置との間のデータ伝送をシリアル伝送路によシ行う
のに好適なデータ伝送方法に関する。

〔発明の背景〕

制御用計算機とプロセス入出力装置との間のデータ転送
は、各入出力装置と計算機とを独立な回線で接続するパ
ラレル方式が従来多く用いられていた。しかし、この方
式は、入出力装置数が多くなると回線が多くなってその
配線処理に手間がかかシ高価になる。また多数の配線間
の短絡事故等も生じ易くなる。一方、１本のシリアル伝
送路を用いて各入出力装置を走査しながらシリアルにデ
ータ伝送を行う方式は、従来は伝送速度が限られている
ためにあまシ用いられていなかったが、高速な伝送シス
テム、Ｉ！！ｆＫ光伝送方式の開発によシこの方式も用
いられるようになっている。本発明はこのシリアル方式
に関するものであるが、従来のシリアル伝送方式では、
入出力装置に設けられたすべての入出力点を走査してそ
の全データを伝送するようにしている。これは入出力点
の大部分のデータが実際に用いられている時は有効であ
るが、プロセス入出力装置等では使用可能な設備上の点
数に対して実際に使用しているデータ数は３０％程度で
あることが多く、効率の悪い伝送となっておシ、伝送速
度も不必要に遅くなっていた。

〔発明の目的〕

本発明の目的は、主局と分散配置された入出力装置間で
のシリアルデータ伝送において、実際に使用しているデ
ータのみを自動走査して効率よく伝送するデータ伝送方
法を提供することにある。

〔発明の概要〕

本発明は、各入出力装置に実際に使用する入出力ワード
数を示す検索コードを予め設定しておき、走査手段は伝
送開始前にこの検索コードを読みとって使われるデータ
のみを走査するようにアドレス決定を行い、このアドレ
スにもとづいて走査したデータをシリアルに伝送するよ
うにしたことを特徴とするものである。

〔発明の実施例〕

以下、本発明を実施例によって説明する。第１図は本発
明の方法全適用したシリアル伝送システムの例を示すブ
ロック図で、この図中の従局伝送装置３．主局伝送装置
２．入力装置４０及び出力装置４１の実施例が、第２図
、第３図、第４図及び第５図にそれぞれ示されている。

第１図に於て、中央処理装置１と各入出力装置４０．４
１とのデータ伝送は、主局伝送装置２．シリアル伝送路
７゜８、従局伝送装置３を介して行われる。中央処理装
置１はアドレス信号路５に処理対象アドレスを出力し、
データ処理要求信号１１も出力して主局伝送装置２に対
してデータ授受の要求を行う。この要求に応じて各伝送
装置２，３の制御によシデータ信号路６を介したデータ
授受が完了すると完了信号１２によシ中央処理装置１で
その完了が確認される。一方、従局伝送装置３は、空間
的に接近し世人出力装置群毎に１つずつ設定され、アド
レス信号路９のデータｆ、Ｍ次更新していくことＫよシ
、各入出力装置４０．４１ｔ−一定周期で走査し、デー
タ信号路１０ｆ：介してデータの授受を行う。

従来のシリアル伝送システムでは、この走査動作は従局
、伝送装置３に接続可能な最大データ数、つまり入出力
装置に設置されているすべての入出力点の数にあわせて
行ってい九。例えば、第６図（ａ）に示す例ではアドレ
ス信号路９上の走査アドレスＡＤＦは００〜ＩＦ（１６
進表示）の３２個で、これによって３２ワードの最大デ
ータ数分が走査される。但しＩ１０φ１〜８で示したの
は接続可能な入出力装置のデータ領域を示し、装置当シ
最大４ワード迄使用可能としている。従って各点で入力
と出力を区別すると走査データ量としては入力系３２ワ
ード、出力系３２ワードの合計６４ワードを走査するこ
とになる。ところが実際に使用されるワードは第６図（
ａ）の例では入力に００゜０１．１０，１１，１２．１
８の６ワード、出力に０４，０８，０９．ＯＡ、ＯＢ、
ＩＣ，ＩＤの７ワード（いずれ−も斜線の部分）の合計
１３ワードで、約２０％しか使用されていないとする。

そうすると非常に多くの無駄な走査を行うことになシ、
前述したように伝送速度の上からも効率の点からも無駄
の多いシステムとなっていた。−そこで、本発明では、
このような欠点を除去するために、従局伝送装置３と入
出力装置４０．４１間に検索コード用信号路１３ｔ−設
けるとともに、各装置を以下のように構成しておυ、そ
れらを順次説明する。

第２図は従局伝送装置３の実施例を示すもので、伝送制
御回路３０１は、プロセッサ３０３から制御指令信号３
１５を受けとると、内部アドレスバス３２３のデータを
更新して、データ路３１３ｆ：介してデータ用ＲＡＭ３
０２とシリアルバス７又は８０間のデータの授受、つｔ
ｂ伝送処理（送信又は受信処理）を実行する。一連の伝
送処理が終了すると伝送制御回路３０１は主局伝送装置
２からの要求待ちとなり、要求受付時処理要求信号３１
６をプロセッサ３０３に出力する。走査回路３０４は、
プロセッサ３０３からの制御指令信号３２１によシ、接
続されている入出力装置のデータ走査を開始する。走査
回路３０４は要求されている処理数だけカウントアツプ
し、終了時には完了信号３２２ｔ−プロセッサ３０３に
報告する。走査回路３０４内のカウント数に基づきアド
レス変換ＲＡＭ３０５は該当データ（走査アドレス）を
出力する。ゲート制御信号３１９は走査時常に出力され
、ゲート回路３０９を開き、アドレス伝送路９にＲＡＭ
データを出力する。ゲート制御信号３１８は、コード検
索時のみ出力され、ゲート回路３０８を開き、信号路１
３からのコード信号データをバッファＲＡＭ３０６に記
憶させる。ゲート制御信号３２６は、データ入力時に入
力データがデータ伝送路１０から内部データバス３２０
に転送されるようにし、データ出力時には出力データが
内部データバス３２０からデータ伝送路１０に転送され
るように双方向ゲート回路３１０ｔ−制御する優先処理
判別回路３０７は伝送制御回路３０１からのデータ用Ｒ
ＡＭアクセス信号３１１、走査回路３０４からのアクセ
ス信号３２４およびプロセッサのアクセス信号３２８ｔ
−受は付ける回路で、先着優先でＲＡＭ３０２へのアク
セスを許可する。即ち伝送制御回路３０１がアクセス可
能になれば許可信号３１２を、走査回路３０４がアクセ
ス可能になれば許可信号３２５を、プロセッサ３０３が
アクセス可能になれば許可信号３２９を出力する。ＲＡ
Ｍ制御信号３１４は、データ用ＲＡＭ３０２選択時に出
力する。また、内部データバス３２０．内部アドレスバ
ス３２３への各回路からの入出力はトライステートゲー
トになっておシ、動作時１回路しか選択されないのでバ
ス内の競合問題は生じない。またプロセッサ３０３はバ
ッファＲＡＭ３０６のデータを制御信号３１７により読
みこむことができ、アドレス変換用ＲＡＭ３０５には制
御信号３２７によシデータ書き込みができる。またデー
タ用ＲＡＭ３０２に対しても優先処理判別回路３０７ｆ
：介してデータの読み書きができる。

以上のような構成の従局伝送装置３の動作を、各回路に
対して制御指令を出力するプロセッサ３０３を中心にし
て説明する。プロセッサ３０３は、第７図及び第８図に
示すフローを実行する。

まず電源投入等の初期状態においては、プロセッサ３０
３は第７図のフローに従って、実際に使われる入出力デ
ータのみを走査するための前処理を行う。即ちアドレス
変換用Ｒ，ＡＭ３　Ｑ　５に仮データとして使用可能な
入出力装置の入出力データに割当てられたアドレスＡＤ
Ｆの先頭アドレスを設定する（ステップ６００）。次に
走査回路３０４に接続可能な最大入出力装置数を走査数
として設定し、又検索モードを設定しくステップ６０１
）、それから走査を開始させる（ステップ６０２）。

第６図（ａ）の例では接続入出力装置数は最大８台なの
で走査数は８となる。この検索モードによる走査によシ
、各入出力装置に予め設定されている検索コードが順次
読み出されて信号路１３．ゲート回路３０８経由でバッ
ファＲ，ＡＭ３０６（第２図）にとり込まれる。この検
索コードの入出力装置内での設定や読み出しについては
後に詳しく述べる（第４図、第５図）が、検索コード自
体は第９図に示すフォーマットを有しており、ａ＝ｏが
入力系ａ＝ｌが出力系である。またｂｌ、ｂ２．ｂ３も
０又はｌの値をとり２進数で入出力データのワード数を
示している。但し０，０．０はデータなしである。この
検索コードで第６図（ａ）のような入出力装置の使用状
態を表わすと、第６図（ｂ）に示すようなデータとなり
、これがバッファＲＡＭ３．０６のアドレスＡＤ８（検
索走置のアドレス）のＯＯ〜０７に格納される。例えば
入出力装置＋１は入力データ２個を使っているから検索
コードは自＝０、（ｂｌ、ｂ２．ｂ３）＝（０１０）が
入出力装置Φ１内にセットされており、これが走査され
てＲ，ＡＭ３０６のＯＯ番地へ格納される。この走査が
終了すると（ステップ６０３）、プロセッサ３０３はＲ
，ＡＭ３０６にとり込んだ検索コードから人、出力を分
離し、アドレス変換用データを作成する（ステップ６０
４）。即ち、各入出力装置のアドレスＡＤＦのうちの先
頭のアドレスはわかっているから、そこから検索コード
で与えられたワード数分が実際に使われる入出力点を表
わす走査アドレスＡＤＦとなり、これをデータとして第
１０図のようなテーブルにする。このテーブルで、テー
ブル内のアドレスＡＤＨは上から順に００゜０１、・・
・・・・とつけたものでアシ、一方アドレスＡＤＦは入
出力装置の各入出力点に個有のアドレスである。このテ
ーブル作成が終ると、同じステップ６０４で第１０図の
デープルの逆のテーブルを作成する。これは第１１図の
ように、アドレスＡＤＦのＯＯ〜ＩＦ（３２個ずつの入
出力点としている）の各々がアドレスＡＤＲのどれに対
応しているかを示すものである。走査したデータのデー
タＲＡＭ３０２へのと夛込みアドレスは後述するように
アドレスＡＤＨで表わされるから、このテーブルはデー
タＲＡＭ３０２のどのデータがどの入出力点に対応する
かを主局伝送装置２に知らせるために用いられる。但し
第４１図でアドレス人ＤＲ＝２０と汝っているところは
、ここには有効データがないことを示すものである。こ
の第１０図のアドレス変換データはステップ６０５でア
ドレス変換用ＲＡＭ３０５に格納され、第１１図のそれ
はステップ６０６で後に主局伝送装置２へ転送するため
に、データ用ＲＡＭ３０２へ格納され、第７図の前処理
を終了する。

以上のようにして伝送開始前の前処理、つまり走査すべ
きアドレスの設定が終了すると、次には主局伝送装置２
が第１１図に示したアドレス逆変換テーブルを取込み（
この詳細は後述する）、これが終了すると従局伝送装置
３に第８図に示したフローに従って自動走査が開始され
る。即ち、ステップ７００にて入力系、出力系の走査数
と走査モードの設定を走査回路３０４に行い、これが終
ると入力系、出力系の走査を交互に開始する（ステップ
７０１）。この時の走査アドレスは第１０図で説明した
アドレス変換用テーブルのアドレスＡＤＲに対応し、こ
れを００から先に設定した走査数まで順に大きくなって
いく信号を走査回路３０４はアドレス通信路３２３へ出
力する。そうするとこの信号によってアドレス変換用Ｒ
ＡＭ３０５に前処理時に格納された第１０図のテーブル
の対応する内容であるアドレスＡＤＦが読み出されてア
ドレス通信路９へ出力される。従って第１０図の入力系
の例だとアドレスＡＤＦが０Ｏ２０１，１０，１１，１
２，１８である入出力装置の６個の入力点だけが自動走
査されて１回の走査を終了する（ステップ７０２〜７０
３）。そしてこの走査中の各入出力点に於て、主局の方
から伝送要求信号が出されたものについては、その要求
内容を判続しくステップ７０４）、その内容に応じて対
応データをデータ用ＲＡＭ３０２と主局伝送装置との間
で転送するように伝送制御回路３０１への指令信号に応
じて伝送制御回路３０１は第１２図（ａ）、　（ｂ）に
例示したフォーマットでシリアルバス７．８を介しての
データ伝送を行う。即ち１走査の初めと終シには特定パ
ターンの７ラグＦを立て、初めのフラグの後には該当従
局伝送装置を区別するアドレスＡ１そのあとに制御コー
ドＣ（通常のデータ伝送か前処理時の検索コードの転送
か等の区別）、そして転送データ（転送の頭座はアドレ
スＡＤＲの順）とチェックコードＦＣ８から成っている
。第１２図の（ａ）は使用可能な全データｔ−噺送する
従来例の場合、同図（ｂ）は実際に使用されるデータの
みを転送する本発明の場合である。

なお、以上の従局伝送装置３の動作に於て、プロセッサ
３０３から伝送制御回路３０１への制御指令（第８図ス
テップ７０５）や走査回路３０４に送る制御指令（第７
図ステップ６０１１第８図ステップ７００）のフォーマ
ット例を第１３図に示す。処理内容は２ビツトの制御コ
ードで、処理すべきワード数は４ビツトのコードで構成
されておシ、伝送制御回路３０１．走査回路３０４のど
ちらでも同じものである。ＷＡＩＴ指令は各回路を待ち
状態としく×印は０．１どちらでも関係ないことを示す
）、初期要求は検索コードの走査を、送信要求はデータ
の出力を、受信要求はデータの入力を指令する。また、
走査は回路３０４を設けてハードウェアで実行している
が、これによって走査プログラムをプロセッサ３０３に
持たせてソフト制御で行うよシは高速化が容易である。

第３図は主局伝送装置２の実施例を示すもので伝送制御
回路２０１はプロセッサ２０３の制御指令信号２１６に
基づき、受信処理、送信処理を実行し、その処理方法は
従局と同一である。優先処理判別回路も同様で、伝送制
御回路２０１からのデータ用Ｒ，ＡＭアクセス信号２１
２．中央処理装置からのデータ処理要求信号１１および
プロセッサ２０３からのアクセス信号２２３を受は付け
、先着優先でそれぞれに対して許可信号２１１゜２１４
、又は２２４を出力してデータ用ＲＡＭ２０２へのアク
セスを許可する。この時ＲＡＭ制御信号２１３も出力さ
れるが、中央処理装置からのアクセスに対しては許可信
号２１４．ＲＡＭ制御信号２１３．処理完了消号１２の
順で各信号は出力される。許可信号２１４が出力された
時にはゲート回路２０６が選択されアドレス信号路５の
データが内部アドレスバス２１８に入力される。

内部アドレスバス２１８のデータに基づき、アドレス変
換ＲＡＭ２０４内の該当データが選択されデータ用ＲＡ
Ｍアドレス信号路２２１に出力される。アドレス変換用
ＲＡＭ２０４に対しては、内部アドレスバス２１８と、
データ信号路２１９１″介してプロセッサ２０３よシ書
き込みが可能である。

次にこの主局伝送装置２の動作をプロセッサ２０３ｔ″
中心にして説明する。プロセッサ２０３は、第１４図及
び第１５図に示すフローを実行する。まず電源投入等の
初期状態においては、プロセッサ２０３は伝送開始前に
、各従局装置３に接続されている入出力装置の状況、つ
ｔ、ｂアドレス逆変換用テーブルを知る必要があシ、そ
の前処理のフローが第１４図に示されている。まずアド
レス変換ＲＡＭ２０４に仮データとして接続可能な最大
ワード数のアドレス（今これを第６図、第１１図と合せ
て３２とする）を設定する（ステップ８００）。続いて
伝送制御回路２０１にアドレス変換データ要求信号を出
力する（ステップ８０１）。伝送制御回路２（）１は、
この要求によって各従局伝送装置３内のデータ用ＲＡＭ
３０２（第２図）に第７図ステップ６０６で設定された
アドレス逆変換テーブル（第１１図）を読みとシ（この
時の伝送フォーマットは第１２図（ａ）の形となる）、
これが終了すると（ステップ８０２）、それをアドレス
変換用ＲＡＭ２０４に設定し、前処理を終る。これで各
従局とのデータ伝送を開始するが、それは第１５図に示
したように各従局に対し、送信、受信を交互に要求し、
サイクリックに一定周期でデータ用ＲＡＭ２０２と従局
との間でデータ転送を行う。この伝送に当っては、中央
処理装置１はアドレス通信路５経由で各入出力装置の使
用可能な入出力点のアドレスＡＤＦｔ−００から順に出
力する。このアドレスＡＤＦはアドレス変換用ＲＡＭ２
０４へ入力され、第１４図の前処理で格納された第１１
図のようなアドレス逆変換用テーブルをアクセスする。

その時読み出されるデータはデータ転送に際して何番目
のデータであるか、また同時に従局伝送装置で何番目に
走査されるデータであるかを示すアドレスＡＤＲである
から、この情報がデータ用’ＲＡＭ３０２へ入力されて
アドレスＡＤＦの値に対応した転送データが中央処理装
置１へとシ込まれたり（入力の時）、中央処理装置１か
らの転送データを第１２図（ｂ）のようなフォーマット
に編集するのに用いられる（出力の時）。

第４図及び第５図に入力装置及び出力装置の実施例を示
す。アドレス比較回路４０１は、アドレス設定部４０２
のデータ（その入出力装置で使用可能なアドレス）とア
ドレス信号路９のデータとを比較し、一致するものがあ
れば一致検出信号４０８を出力し、これによってゲー）
４０４゜４０５が開かれる。ポイント選択回路４０３は
、１つの入出力装置で複数ワードを使用している場合、
入出力ワードの中からその時走査された１ワードのみゲ
ート４０４で選択するようにするための回路であシ、入
力の場合は（第４図）、プロセスから対応するレベル変
換回路４０７、ゲート４０４経由で（これらは入力点毎
にある）入力データが取シ込まれて従局伝送装置３へ送
られ、出力の場合は（第５図）、従局伝送装置３からの
データがゲート４０４ｔ−介してレジスタ４０９ヘセツ
トされ、その後レベル変換回路４０７経由でプロセスへ
出力される。本発明ではコード設定部４０６を設け、こ
こで第９図で説明した検索コードを予め設定しておく。

そしてこれは従局伝送装置の前処理時の検索モードで走
査されて読み出され（第７図の処理）、前述したように
データ転送時のアドレス制御に用いられる。

〔発明の効果〕

以上の実施例から明らかなように、本発明によれば、必
要なデータ量のみが自動的に走査され転送されるから、
効率良いデータ伝送が可能となシ、特にプロセス入出力
装置のように使用可能アドレスのうち使用されているア
ドレスが少ない時には大きな効果がある。

【図面の簡単な説明】

第１図は本発明を適用したシリアル伝送システムの構成
例を示す図、第２図、第３図、第４図。 及び第５図は本発明を実現するための従局伝送装置、主
局伝送装置、入力装置、及び出力装置の実施例を示す図
、第６図及び第９図は使用人出°力点を示す検索コード
の説明図、第７図及び第８図は従局伝送装置に於る処理
のフローチャート、第１０図及び第１１図はアドレス変
換用テーブルの例を示す図、第１２図はシリアルパス上
の伝送フォーマットの説明図、第１３図はプロセッサか
ら出力される制御信号の説明図、第１４図及び第１５図
は主局伝送装置に於る処理のフローチャートである。 ２・・・主局伝送装置、３・・・従局伝送装置、４０゜
４１・・・入出力装置、７，８・・・シリアル伝送路、
１３・・・検索コード用信号路、２０１．３０１・・・
伝送制御回路、２０２，３０２・・・データ用ＲＡＭ。 ２０３．３０３・・・プロセッサ、２０４，３０５・・
・アドレス変換用ＲＡＭ、２０５，３０７・・・優先処
理判別回路、３０４・・・走査回路、３０６・・・バッ
ファＲＡＭ、４０６・・・コード設定部。

Claims (1)

【特許請求の範囲】
1. １、従局に接続された入出力装置の各々にどの入出力点
   が使用状態にあるかを示す検索コードを設定し、従局は
   主局とのシリアルデータ転送の開始前に上記検索コード
   を走査することによつて使用状態にある入出力点のみを
   走査順に格納した第１の変換テーブルとどの上記入出力
   点が何番目に走査され転送されるかを示す第２の変換テ
   ーブルを作成し、主局は従局とのシリアルデータ転送の
   開始前に前記第２の変換テーブルを従局から読みとつて
   自局内にセットするようにするとともに、主局と従局と
   の間のシリアルデータ転送が開始されると、主局はどの
   入出力点のデータが何番目に転送されるかを上記第２の
   変換テーブルを参照することによつて判断しながら転送
   制御を行い、従局はどの入出力点のデータの転送及び走
   査を何番目に行うかを上記第１の変換テーブルを参照す
   ることによつて判断しながら転送及び走査の制御を行う
   ようにしたことを特徴とするデータ伝送方法。