JPS5917469B2 - デ−タの書き込み方式 - Google Patents
デ−タの書き込み方式Info
- Publication number
- JPS5917469B2 JPS5917469B2 JP49024018A JP2401874A JPS5917469B2 JP S5917469 B2 JPS5917469 B2 JP S5917469B2 JP 49024018 A JP49024018 A JP 49024018A JP 2401874 A JP2401874 A JP 2401874A JP S5917469 B2 JPS5917469 B2 JP S5917469B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- bus line
- address
- memory block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は電子計算機等のディジタル機器に於いて、各種
のデータを記憶するメモリヘデータを書き込むデータの
書き込み方式に関する。
のデータを記憶するメモリヘデータを書き込むデータの
書き込み方式に関する。
一般に電子計算機等の構成は第１図に示す如く、データ
並びにアドレス情報が伝送されるバスラインＢＬに、各
種のデータを記憶するメモリブロックＭＢと、該メモリ
ブロックＭＢに上記バスラインＢＬを介して送る中央処
理装置ＣＰＵ）入出力機器Ｉ／Ｏ等の情報源とから成つ
ており、このバスラインＢＬにはメモリブロックＭＢに
書き込むデータと、そのデータを書き込む番地を指定す
るアドレス情報とを時分割的に乗せてメモリブ頭ノクに
データを書き込んでいる。
並びにアドレス情報が伝送されるバスラインＢＬに、各
種のデータを記憶するメモリブロックＭＢと、該メモリ
ブロックＭＢに上記バスラインＢＬを介して送る中央処
理装置ＣＰＵ）入出力機器Ｉ／Ｏ等の情報源とから成つ
ており、このバスラインＢＬにはメモリブロックＭＢに
書き込むデータと、そのデータを書き込む番地を指定す
るアドレス情報とを時分割的に乗せてメモリブ頭ノクに
データを書き込んでいる。
即ち第２図に示す如く先ず例えばＣＰＵからバスライン
ＢＬにアドレス情報を乗せ、それと同時にＣＰＵからセ
ント信号を送り、メモリブロックＭＢではバスラインＢ
Ｌを介して得られるアドレス情報を受けると同時にレシ
ーブ信号をＣＰＵ側に発信してアドレス情報を受信した
事をＣＰＵ側に伝え、然る後、ＣＰＵ側からデータをバ
スラインＢＬに乗せ、同様にセント信号、レシーブ信号
を夫々発信してデータの書き込みを完了している。斯る
データの書き込み方式を実施するにはメモリブロックＢ
Ｌは第３図の構成を有している。
ＢＬにアドレス情報を乗せ、それと同時にＣＰＵからセ
ント信号を送り、メモリブロックＭＢではバスラインＢ
Ｌを介して得られるアドレス情報を受けると同時にレシ
ーブ信号をＣＰＵ側に発信してアドレス情報を受信した
事をＣＰＵ側に伝え、然る後、ＣＰＵ側からデータをバ
スラインＢＬに乗せ、同様にセント信号、レシーブ信号
を夫々発信してデータの書き込みを完了している。斯る
データの書き込み方式を実施するにはメモリブロックＢ
Ｌは第３図の構成を有している。
即ち同図に於てＭは情報を記憶するメモリ、ＡＤはバス
ラインＢＬを介して得られるアドレス情報を一時的に貯
えるアドレスレジスタ、ＢＲはバスラインＢＬを介して
得られるデータを一時的に貯えると共にメモリＭから読
み出したデータを一時的に貯えるメモリバッファである
。斯る構成に於てはアドレス情報がデータに先立つて到
来する為にアドレス情報を一時的に貯えるアドレスレジ
スタＡＲが不可欠である。本発明はこのアドレスレジス
タＡＲを必要としないデータの書き込み方式を提供する
もので、その基本とするところは第４図に示す如く、ア
ドレス情報に先立つてデータをバスラインＢＬに乗せる
点である。
ラインＢＬを介して得られるアドレス情報を一時的に貯
えるアドレスレジスタ、ＢＲはバスラインＢＬを介して
得られるデータを一時的に貯えると共にメモリＭから読
み出したデータを一時的に貯えるメモリバッファである
。斯る構成に於てはアドレス情報がデータに先立つて到
来する為にアドレス情報を一時的に貯えるアドレスレジ
スタＡＲが不可欠である。本発明はこのアドレスレジス
タＡＲを必要としないデータの書き込み方式を提供する
もので、その基本とするところは第４図に示す如く、ア
ドレス情報に先立つてデータをバスラインＢＬに乗せる
点である。
斯くする事に依つて第５図に示す如く、アドレス情報を
一時的に貯える為のアドレスレジスタＡＲを省く事が出
来る。即ち先ずＣＰＵ等の情報源からバスラインＢＬを
介してデータがメモリブロックＭＢに印加されるとその
データはメモリバッファＢＲに一時的に貯えられ、然る
後バスラインＢＬから得られるアトしス情報に依つてメ
モリバツフアＢＲに一時的に貯えられたデータを書き込
むメモリＭの番地を指定し、その指定された箇所にデー
タを書き込んで書き込みを完了する。従つて本発明力式
に依ると、メモリプロツク側でアドレス情報を一時的に
貯える必要がなく、バスラインＢＬを介して得られるア
ドレス情報で直接メモリＭの書き込み番地を指定する事
が出来るので、メモリプロツクの構成が簡略化され、本
発明が斯界に寄与するところは多大である。
一時的に貯える為のアドレスレジスタＡＲを省く事が出
来る。即ち先ずＣＰＵ等の情報源からバスラインＢＬを
介してデータがメモリブロックＭＢに印加されるとその
データはメモリバッファＢＲに一時的に貯えられ、然る
後バスラインＢＬから得られるアトしス情報に依つてメ
モリバツフアＢＲに一時的に貯えられたデータを書き込
むメモリＭの番地を指定し、その指定された箇所にデー
タを書き込んで書き込みを完了する。従つて本発明力式
に依ると、メモリプロツク側でアドレス情報を一時的に
貯える必要がなく、バスラインＢＬを介して得られるア
ドレス情報で直接メモリＭの書き込み番地を指定する事
が出来るので、メモリプロツクの構成が簡略化され、本
発明が斯界に寄与するところは多大である。
第１図は電子計算機の構成を示すプロツク図、第２図、
第３図は夫々従来力式に依る書き込み状況を示すタイム
チヤート並びにその要部の構成を示すプロツク図、第４
図、第５図は夫々本発明力式に依る書き込み状況を示す
タイムチヤート並びにその要部の構成を示すプロツク図
であつて、ＢＬはバスライン、ＭＢはメモリバス、Ｍは
メモリ、ＡＲはアドレスしジスタ、ＢＲはメモリバツフ
ア、を夫々示している。
第３図は夫々従来力式に依る書き込み状況を示すタイム
チヤート並びにその要部の構成を示すプロツク図、第４
図、第５図は夫々本発明力式に依る書き込み状況を示す
タイムチヤート並びにその要部の構成を示すプロツク図
であつて、ＢＬはバスライン、ＭＢはメモリバス、Ｍは
メモリ、ＡＲはアドレスしジスタ、ＢＲはメモリバツフ
ア、を夫々示している。
Claims (1)
- １ 少くとも、データ並びにアドレス情報が伝送される
バスラインと、該バスラインに連つたメモリブロックと
、バスラインに連り該メモリブロックにデータを送る情
報源と、から成り、上記メモリブロックはデータを記憶
するメモリと、該メモリへ書き込むデータを一時的に貯
えると共にメモリから読み出されるデータを一時的に貯
えるメモリバッファとから構成され、上記情報源からの
データをメモリブロツクへ転送して記憶せしめるに際し
、先ず情報源からデータをバスラインを介してメモリブ
ロックのメモリバッファに送つて一時的に貯え、然る後
バスラインを介してデータを書き込むメモリのアドレス
情報を転送してメモリの番地を指定し、その指定番地に
メモリバッファに貯えられたデータを書き込む事を特徴
としたデータの書き込み方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49024018A JPS5917469B2 (ja) | 1974-02-27 | 1974-02-27 | デ−タの書き込み方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49024018A JPS5917469B2 (ja) | 1974-02-27 | 1974-02-27 | デ−タの書き込み方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS50116242A JPS50116242A (ja) | 1975-09-11 |
| JPS5917469B2 true JPS5917469B2 (ja) | 1984-04-21 |
Family
ID=12126788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49024018A Expired JPS5917469B2 (ja) | 1974-02-27 | 1974-02-27 | デ−タの書き込み方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5917469B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4833539A (ja) * | 1971-09-01 | 1973-05-11 |
-
1974
- 1974-02-27 JP JP49024018A patent/JPS5917469B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS50116242A (ja) | 1975-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62256089A (ja) | 画像処理装置 | |
| JPS5917469B2 (ja) | デ−タの書き込み方式 | |
| US5566350A (en) | Information device for providing fast data transfer with minimum overhead | |
| JPS634216B2 (ja) | ||
| JPS59178487A (ja) | デイスプレイ装置 | |
| JPS6362083A (ja) | 射影デ−タ生成方式 | |
| JP2769640B2 (ja) | Ｉｄシステム | |
| JPS63163679A (ja) | 画像デ−タ転送方法 | |
| JP2822414B2 (ja) | デュアルポートメモリ | |
| SU1735864A1 (ru) | Устройство обработки информации | |
| SU518027A1 (ru) | Устройство поиска путей в коммутационном поле | |
| JP2588514Y2 (ja) | 通信制御装置 | |
| JPS60183627A (ja) | ビツトマツプ・メモリ制御方式 | |
| JPH0516452A (ja) | プリンタ | |
| JPS58196681A (ja) | 仮想マシンシステムにおけるアドレス変換方式 | |
| JPS5999522A (ja) | 入出力制御方式 | |
| JPS6191755A (ja) | デ−タ伝送制御方式 | |
| JPS6037062A (ja) | メモリ読出し方法 | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPS6025003U (ja) | 接点情報出力回路 | |
| JPS58179536U (ja) | 入出力チヤネルの制御装置 | |
| JPH0166697U (ja) | ||
| JPS5873657U (ja) | 通信制御装置 | |
| SU642771A1 (ru) | Устройство дл управлени обменом информации из блоков пам ти | |
| JPH0973771A (ja) | デ−タ記憶装置 |