JPH0254547A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0254547A JPH0254547A JP20554788A JP20554788A JPH0254547A JP H0254547 A JPH0254547 A JP H0254547A JP 20554788 A JP20554788 A JP 20554788A JP 20554788 A JP20554788 A JP 20554788A JP H0254547 A JPH0254547 A JP H0254547A
- Authority
- JP
- Japan
- Prior art keywords
- scribe line
- wafer position
- semiconductor integrated
- detection mark
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000001514 detection method Methods 0.000 claims abstract description 26
- 230000007547 defect Effects 0.000 claims abstract description 9
- 238000007689 inspection Methods 0.000 claims abstract description 3
- 230000000052 comparative effect Effects 0.000 claims description 2
- 230000007257 malfunction Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路のパターン欠陥の検出に関する
。
。
従来の半導体集積回路のパターン欠陥検出用ウェハー位
置検出マークは、回路パターン内に配置されていた。
置検出マークは、回路パターン内に配置されていた。
しかし、前述の従来技術では、検出マークをいれるため
にチップサイズが増加したり、検出マークの周辺に他の
パターンが存在するため検出機構が誤動作を起こし検出
不良になったり、検出に時間がかかったりする問題点を
有する。そこで本発明はこのような問題点を解決するも
ので、その目的とするところは、チップサイズに影響を
及ぼさずかつ検出効率を向上するパターン欠陥検出用ウ
ェハー位置検出マークの位置を提供するところにある。
にチップサイズが増加したり、検出マークの周辺に他の
パターンが存在するため検出機構が誤動作を起こし検出
不良になったり、検出に時間がかかったりする問題点を
有する。そこで本発明はこのような問題点を解決するも
ので、その目的とするところは、チップサイズに影響を
及ぼさずかつ検出効率を向上するパターン欠陥検出用ウ
ェハー位置検出マークの位置を提供するところにある。
本発明の半導体集積回路は、パターン欠陥を検出する比
較検査式欠陥検出装置のウェハー位置検出マークをスク
ライブライン上に配置することを特徴とする。
較検査式欠陥検出装置のウェハー位置検出マークをスク
ライブライン上に配置することを特徴とする。
本発明の上記の構成によれば、ウェハー位置検出マーク
はスクライブライン上に配置されるため、チップサイズ
に影響を及ぼすこともなく、かつマークの周辺に他のマ
ークが存在しないため誤動作による検出不良を起こすこ
ともなくなる。
はスクライブライン上に配置されるため、チップサイズ
に影響を及ぼすこともなく、かつマークの周辺に他のマ
ークが存在しないため誤動作による検出不良を起こすこ
ともなくなる。
以下、本発明について、実施例に基づいて説明する。
第1図は本発明の実施例であり、ウェハー上でのウェハ
ー位置検出マークの配置の例である。101は回路パタ
ーン部分であり、102はスクライブライン、103は
ウェハー位置検出マークの例である。ウェハー位置検出
マーク103はスクライブライン102上に配置されて
いる。
ー位置検出マークの配置の例である。101は回路パタ
ーン部分であり、102はスクライブライン、103は
ウェハー位置検出マークの例である。ウェハー位置検出
マーク103はスクライブライン102上に配置されて
いる。
第2図は従来例であり、ウェハー位置検出マーク103
は回路パターン101内に配置されている。
は回路パターン101内に配置されている。
以上述べたように発明によれば、ウェハー位置検出マー
クをスクライブライン上に配置することにより、回路パ
ターン部分は全く影響を受けず、その結果チップサイズ
の増加はなくなる。又、スクライブライン上には小量の
アライメントマーク類しか配置されていないため、他の
パターンが周辺に配置されないようにウェハー位置検出
マークを配置することが可能となり、その結果類似パタ
ーンを検出してしまうような誤動作もなくなり、検出効
率が向上する。
クをスクライブライン上に配置することにより、回路パ
ターン部分は全く影響を受けず、その結果チップサイズ
の増加はなくなる。又、スクライブライン上には小量の
アライメントマーク類しか配置されていないため、他の
パターンが周辺に配置されないようにウェハー位置検出
マークを配置することが可能となり、その結果類似パタ
ーンを検出してしまうような誤動作もなくなり、検出効
率が向上する。
第1図は本発明の半導体集積回路の1実施例を示す図。
第2図は従来の半導体集積回路を示す図。
101・・・回路パターン部分
102・・・スクライブライン
103・・・ウェハー位置検出マーク
以上
出願人 セイコーエプソン株式会社
Claims (1)
- 半導体集積回路のパターン欠陥を検出する比較検査式欠
陥検出装置のウェハー位置検出マークをスクライブライ
ン上に配置することを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20554788A JPH0254547A (ja) | 1988-08-18 | 1988-08-18 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20554788A JPH0254547A (ja) | 1988-08-18 | 1988-08-18 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0254547A true JPH0254547A (ja) | 1990-02-23 |
Family
ID=16508700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20554788A Pending JPH0254547A (ja) | 1988-08-18 | 1988-08-18 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0254547A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019061267A (ja) * | 2014-06-10 | 2019-04-18 | エーエスエムエル ネザーランズ ビー.ブイ. | 計算的ウェーハ検査 |
-
1988
- 1988-08-18 JP JP20554788A patent/JPH0254547A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019061267A (ja) * | 2014-06-10 | 2019-04-18 | エーエスエムエル ネザーランズ ビー.ブイ. | 計算的ウェーハ検査 |
US10579772B2 (en) | 2014-06-10 | 2020-03-03 | Asml Netherlands B.V. | Computational wafer inspection |
US11080459B2 (en) | 2014-06-10 | 2021-08-03 | Asml Netherlands B.V. | Computational wafer inspection |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950007051A (ko) | 얼라이먼트 마크 배치방법 | |
JPH0254547A (ja) | 半導体集積回路 | |
JP2007335550A (ja) | 半導体装置 | |
JPH02264450A (ja) | 半導体集積回路 | |
JPH02127641A (ja) | 半導体集積回路用レチクル | |
KR970018335A (ko) | 반도체 제조용 로더 스테이션의 카세트 안착불량 검출장치 | |
JPS60120519A (ja) | ホトマスクおよび自動欠陥検査装置 | |
KR940000740Y1 (ko) | 핸들러의 콘택트 핑거와 디바이스 리드의 위치감지장치 | |
JPH065674A (ja) | 半導体集積回路装置 | |
JPH02264448A (ja) | 半導体集積回路 | |
JP2003273172A (ja) | マーキング方法 | |
JPS5698835A (en) | Method of recognition of semiconductor pellet | |
JPS62136041A (ja) | ウエハプロ−バ | |
JPH0267717A (ja) | 縮小投影型露光装置 | |
KR19980031846A (ko) | 반도체 장치의 제조방법 | |
JPS6442772A (en) | System for checking design rule for lsi | |
JPH0595039A (ja) | 半導体装置 | |
JPS63122119A (ja) | 縮小投影露光装置用フオトマスクの検査方法 | |
KR20030083156A (ko) | 웨이퍼 위치 감지용 센서를 구비한 웨이퍼 테이블 | |
JP2000201000A (ja) | 回路基板の位置決め方法及び回路基板 | |
JPH0523490B2 (ja) | ||
JPS5488083A (en) | Manufacture for semiconductor device | |
JPS554685A (en) | Microprogram control unit | |
KR19990000215A (ko) | 포스트 마스크의 검사패턴 | |
KR970051406A (ko) | 반도체 메모리의 기능시험방법 |