JPH025450A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH025450A
JPH025450A JP15471588A JP15471588A JPH025450A JP H025450 A JPH025450 A JP H025450A JP 15471588 A JP15471588 A JP 15471588A JP 15471588 A JP15471588 A JP 15471588A JP H025450 A JPH025450 A JP H025450A
Authority
JP
Japan
Prior art keywords
resin
chip
leads
molded body
mount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15471588A
Other languages
English (en)
Inventor
Katsuo Arai
克夫 新井
Kazuo Shimizu
一男 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15471588A priority Critical patent/JPH025450A/ja
Publication of JPH025450A publication Critical patent/JPH025450A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置、特に樹脂封止型半導体装[ノパッ
ケージング構造に関する。
〔従来の技術〕
樹脂封止型中導体装置の従来のパッケージング構造とし
ては、金属のタブを含むリードフレームのタブ上に半導
体チップを接続し、ワイヤボンディング後樹脂モールド
によりパッケージングする構造が一般的である。
上記したチップを接続するタブはタブ吊りリードによっ
て支えられてし・るが、樹脂封止後にタブ吊りリードに
そって外部からの水分の浸入が問題となって(・る。
本出願人においては、クプをなく1試みがなされ、たと
えば特開昭61−218139にお(・て、タブをペレ
ットより小さく形成するか、あるいは、タブを省略して
リードの一部でペレットを直接に支える構造が提案され
ている。
〔発明が解決しようとする課題〕
上記従来技術ではタブ吊りリードからの水分の浸入につ
いて充分な配慮がなされておらず、したがって耐湿信頼
性について解決がなされて(・ない。
本発明の目的は、タブを全くなくすとともに水分の浸入
経路を完全に遮断し、耐湿信頼性を向上させた樹脂封止
パッケージ構造を提供することにある。
〔課題を解決するだめの手段〕
上記目的は、従来のリードフレームに付属する金属タブ
に代って樹脂製のチップマウントを設け、同時にタブ吊
りリードを廃止したパッケージ構造とすることにより解
決される。
上記樹脂製のチップマウントは樹脂封止のための樹脂成
形体とは別に形成され、タブを有しないリードフレーム
上に支持されるものである。
〔作用〕
タブ及びタブ吊りリードが廃止されることにより、チッ
プへの最大の水分浸入経路が完全に遮断される。
〔実施例1〕 第1図は本発明の一実施例を示すものであって。
樹脂封止型半導体装置の完成時の平面断面図である。@
2図は第1図におけるA−A’切断断面図である。
1aは複数のリードにおける一つのインナーリードであ
る。
2は樹脂からなるチップマウント(第1の樹脂成形体)
で、複数インナーリードの内端部にお(・て支持される
3は半導体(IC)チップで、チップマウント2上に接
続される。3はボンディングワイヤである。
5は樹脂封止体(第2の樹脂成形体)であって、チップ
3、チップマウント2およびインナーリード1を包囲、
@止するものである。
第1の樹脂成形体(2)と第2の樹脂成形体(5)は同
一または同質の樹脂を使用することが望まl−(・。
同−又は同質の樹脂を使用することで第1と第2の成形
体の間は熱的に整合し、水分浸入の原因となる隙間を存
在させることがない。
第4図(al乃至(e)は上記樹脂封止半導体装置の組
立工程を示す工程断面図である。以下工程順に説明する
(al  リードフレーム1を用意する。このリードク
レーム1は第5図に示すように複数のリード(インナー
リード1a+アウターリードlb、ダム又は突起1c)
及び外枠(フレーム)ldから構成され、タブやタブ吊
りリードは存在しな(・。
(b)  上記リードフレームを第1の金型・6にセッ
トする。この場合、インナーリード1 a”の上面は金
型に対し密接する。キャビティー(空間部)7に樹脂を
注入する。
(C)  インナーリード】aの一部にチップマウント
2のモールドされたリードフレーム1を金型から取り吊
す。第5図において破線で囲む部分2′はチップマウン
ト2のパターンを示す。
(d)  チップマウント2上に半導体チップ3を位置
決めし、接着剤を介して接着固定する。次(・でチップ
の各1[とインナーリードとの間を金ワイヤ4等にてワ
イヤポンデイ′ングする。
(e)  第2の金型7内にリードフレームをセットし
、樹脂を注入して樹脂封止体5を形成する。こ−の後ダ
ムlc、フレーム1dを切断してアウターリード間を切
り離し、第1図、第2図に示すごとき樹脂封止半導体装
置を得る。
この実施例で述べたようにチップは樹脂のチップマウン
トのみにより支持され、タブ乃至タブ吊りリードは存在
せず、したがってタブ吊りリードを通じての水分の浸入
はなく、耐湿信頼性同上ができる。
〔実施例2〕 第3図はチップマウント2のモールド時にチップ3を同
時にモールドした場合の実施例を示す断面図である。こ
の場合、チップ接続の工程が廃止可能となり、そのため
の接着剤も不要となり、パッケージ中の不純物イオン低
減効果も期待でき、同時に耐湿信頼性が向上する。
〔発明の効果〕
本発明は以上説明したように構成されているので以下に
記載の効果を奏する。
樹脂封止後、チップ表面への水分浸入を阻止できるので
、半導体装置の耐湿信頼性同上に効果がある。
タブがある場合に半田デイツプ・リフロー時にタブ裏面
の水分の高圧蒸気化によるパッケージクラックの発生は
、本発明の場合は水分がたまることな(・ためクラック
のおそれは全くない。
【図面の簡単な説明】
第1図は本発明の一実施例を示す平面断面図である。 第2図は第1図におけろh−A縦断面図である。 第3図は本発明の他の一実施例を示す縦断面図である。 第4図(at〜(e)は本発明の一実施例における組立
時の工程断面図である。 第5図は組立前のリードフレーム全体平面図である。 1・・・リードフレーム(la・・・インナーリード、
1b・・・アウターリード、lc・・・ダム、1d・・
・フレーム)、2・・・チップマウント(第1の樹脂成
形体)、3・・・半導体チップ、4・・・ワイヤ、5・
・・樹脂封止体(第2の樹脂成形体)。 第 1  図 第  3  図 第  4 図 ゎユ)′q /7/ 訊:====二:==芒==工j 第 図 (A) 第 図 第 図

Claims (1)

  1. 【特許請求の範囲】 1、樹脂封止型半導体装置であって、半導体ペレットが
    取り付けられた第1の樹脂成形体と、第1の樹脂成形体
    が支持されたリードフレームと、上記半導体ペレット、
    第1の樹脂成形体およびリードフレームの一部を包囲し
    て封止する第2の樹脂成形体とからなり、上記リードフ
    レームは複数のリードとこれらを一体に連結する外枠と
    のみからなることを特徴とする半導体装置。 2、上記第1の樹脂成形体と第2の樹脂成形体は同一も
    しくは同質の樹脂からなる請求項1に記載の半導体装置
    。 3、半導体ペレットは第1の樹脂成形体上に接着材を介
    して接続されている請求項1又は2に記載の半導体装置
    。 4、半導体ペレットは第1の樹脂成形体によって一部封
    止されている請求項1又は2に記載の半導体装置。
JP15471588A 1988-06-24 1988-06-24 半導体装置 Pending JPH025450A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15471588A JPH025450A (ja) 1988-06-24 1988-06-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15471588A JPH025450A (ja) 1988-06-24 1988-06-24 半導体装置

Publications (1)

Publication Number Publication Date
JPH025450A true JPH025450A (ja) 1990-01-10

Family

ID=15590380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15471588A Pending JPH025450A (ja) 1988-06-24 1988-06-24 半導体装置

Country Status (1)

Country Link
JP (1) JPH025450A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014020034A1 (de) * 2012-07-30 2014-02-06 Continental Teves Ag & Co. Ohg Verdrahtungseinrichtung zum verdrahten einer elektronischen vorrichtung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014020034A1 (de) * 2012-07-30 2014-02-06 Continental Teves Ag & Co. Ohg Verdrahtungseinrichtung zum verdrahten einer elektronischen vorrichtung
US9661775B2 (en) 2012-07-30 2017-05-23 Continental Teves Ag & Co. Ohg Wiring device for wiring an electronic apparatus

Similar Documents

Publication Publication Date Title
JP2957168B2 (ja) リードフレーム及びこれを用いた半導体パッケージ
JPH047848A (ja) 樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム
JPH0455341B2 (ja)
KR100346671B1 (ko) 플라스틱성형타입반도체장치및그의제조방법
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
JPH025450A (ja) 半導体装置
JPH01241828A (ja) 半導体パッケージ
JPS60171733A (ja) 半導体装置
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JP2001185567A (ja) 半導体装置およびその製造方法
JP3134445B2 (ja) 樹脂封止型半導体装置
KR100632256B1 (ko) 더미리드들을 포함하는 리드 온 칩형 리드 프레임
JPH0567069B2 (ja)
JP2662991B2 (ja) 混成集積回路パッケージ
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
JPH0338864A (ja) 集積回路装置
JPH01187959A (ja) 樹脂封止型半導体装置
JPS6046058A (ja) 半導体装置
JPH0547835A (ja) 半導体装置の実装構造
JPH0294463A (ja) 半導体装置
KR100268922B1 (ko) 반도체패키지및그제조방법
KR200331874Y1 (ko) 반도체의다핀형태패키지
KR0142756B1 (ko) 칩홀딩 리드 온 칩타입 반도체 패키지
JPH02307233A (ja) 集積回路
JPH01248630A (ja) 樹脂封止用キャリアボード