JPH0254179A - スイッチマトリクス回路の検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、スイッチマトリクス回路の各スイッチが押
されたときのチャタリング時間が所定時間を超えるか否
かを検査する、スイッチマトリクス回路の検査装置に関
する。

「従来の技術」 複数の行ラインと複数の列ラインとの間に多数のスイッ
チがマトリクス状に配列されたスイッチマトリクス回路
の各スイッチが押されたときのチャタリング時間が所定
時間を超えるか否かを検査するには、従来一般に、スイ
ッチマトリクス回路の指定したスイッチが属する行ライ
ンと列ラインとの間に負荷抵抗を介して所定電圧を供給
した状態でそのスイッチを押し、そのときそのスイッチ
が属する行ラインに得られる信号の波形をオシロスコー
プで観測し、あるいはロジック回路で判定する方法がと
られている。

「発明が解決しようとする課題」 しかしながら、上述した従来の検査方法は、スイッチマ
トリクス回路のスイッチを１個ずつ指定し、スイッチを
指定するたびに電圧を供給するラインを切り替えるので
、煩雑で手間と時間がかかる不都合がある。また、ある
スイッチを指定した状態では電圧が供給されるラインが
固定されるため他のスイッチを押して他のスイッチにつ
きチャタリング時間を検査することができず、融通性が
ないという不都合もある。

そこで、この発明は、スイッチマトリクス回路の各スイ
ッチが押されたときのチャタリング時間が所定時間を超
えるか否かを検査する、スイッチマトリクス回路の検査
装置において、短時間で簡単に各スイッチにつきチャタ
リング時間を検査することかできるとともに、融通性を
もって任意のスイッチにつきチャタリング時間を検査す
ることができるようにしたものである。

「課題を解決するための手段」 この発明の検査装置は、電圧供給回路、複数のスイッチ
ング素子、信号発生回路、ゲート回路、タイミング検出
回路およびチャタリング検出回路を備える。

電圧供給回路は、スイッチマトリクス回路のそれぞれの
行ラインに、それぞれ負荷抵抗を介して所定電圧を供給
する。スイッチング素子は、スイッチマトリクス回路の
それぞれの列ラインと基準電位点との間に接続される。

信号発生回路は、複数のスイッチング素子をオンオフ制
御するスイッチング信号を発生する。ゲート回路は、ス
イッチマトリクス回路のそれぞれの行ラインに得られる
信号の論理和または論理積を得る。タイミング検出回路
は、ゲート回路の出力からスイッチマトリクス回路のス
イッチが押された瞬間を第１の時点として検出するとと
もに、この第１の時点から所定時間後の第２の時点と、
この第２の時点から所定時間後の第３の時点とを検出す
る。チャタリング検出回路は、ゲート回路の出力とタイ
ミング検出回路の出力から、スイッチマトリクス回路の
押されたスイッチに上記第２の時点から上記第３の時点
までの期間においてチャタリングを生じたか否かを検出
する。

ただし、ここで行ライン、列ラインというのは、必ずし
もスイッチマトリクス回路の縦方向に配列されたライン
、横方向に配列されたラインという意味ではなく、スイ
ッチマトリクス回路の一方向に配列されたライン、他方
向に配列されたラインという意味である。

「作　用」 上記のように構成された、この発明の検査装置において
は、スイッチング信号がすべてのスイッチング素子をオ
ンにしてスイッチマトリクス回路のすべての列ラインを
基準電位点に接続する状態にされた状態でスイッチマト
リクス回路の任意のスイッチを押すことにより、第３の
時点においてチャタリング検出回路の出力から、その押
されたスイッチについてのチャタリング時間が第１の時
点から第２の時点までの時間である所定時間を超えるか
否かを検出することができる。

また、スイッチマトリクス回路のそれぞれの行ラインに
得られる信号の上記のようにすべてのスイッチング素子
がオン状態にある第３の時点における状態から、押され
たスイッチがいずれの行ラインに属するものであるかを
検出できるとともに、スイッチング信号が第３の時点の
後に複数のスイッチング素子を順次１個ずつオンにして
スイッチマトリクス回路の複数の列ラインを順次１本ず
つ基準電位点に接続する状態になるようにすることによ
り、スイッチマトリクス回路の押されたスイッチが属す
る行ラインに得られる信号の第３の時点の後の期間にお
ける状態から、押されたスイッチがいずれの列ラインに
属するものであるかを検出できるので、押されたスイッ
チのスイッチマトリクス回路上における位置を同時に検
出することができる。

さらに、タイミング検出回路がスイッチマトリクス回路
のスイッチが押された瞬間だけでなくスイッチが解放さ
れる瞬間をも第１の時点として検出する構成にされるこ
とにより、スイッチが解放されるときのチャタリング時
間もスイッチが押されたときのチャタリング時間と河様
に検査することができる。

「実施例」 第１図は、この発明の検査装置の一例をスイッチマトリ
クス回路の一例と共に示す。

スイッチマトリクス回路１０は、この例においては、３
本の行ラインＣ１，Ｃ２，Ｃ３と３本の列ラインＲ１，
Ｒ２，Ｒ３との間に９個のスイッチＳｌｌ、Ｓ１２．Ｓ
１３．Ｓ２１．Ｓ２２．Ｓ２３、Ｓ３１．Ｓ３２，３３
３がマトリクス状に配列されたものである。

検査装置は、電圧供給回路２０．３個のスイッチング素
子３１，３２．３３、信号発生回路４０、制御回路５０
、ゲート回路６０、タイミング検出回路７０、チャタリ
ング検出回路８０、読取回路９０および位置検出回路１
００を備え、図示していないがコネクタによりスイッチ
マトリクス回路１０に接続される。

電圧供給回路２０は、スイッチマトリクス回路１０の行
ラインＣＩ、Ｃ２，Ｃ３に、それぞれ負荷抵抗ＲＬＩ、
ＲＬ２．ＲＬ３を介して所定電圧＋■を供給する。

スイッチング素子３１，３２．３３は、この例において
は、それぞれＮＰＮ　）ランジスタが用いられ、それぞ
れコレクタ・エミッタ間がスイッチマトリクス回路１０
の列ラインＲ１、Ｒ２，Ｒ３と接地との関に接続され、
それぞれベースにオンオフ制御するスイッチング信号Ｓ
ｔ、Ｓ２．Ｓ３が供給される。

信号発生回路４０は、上記のスイッチング信号３１、Ｓ
２．Ｓ３を発生し、制御回路５０は、信号発生回路４０
にリセットパルスＲＥと走査開始パルスＳＣを供給する
。

ゲート回路６０は、この例においては、スイッチマトリ
クス回路１０の行ラインＣＩ、Ｃ２，Ｃ３に得られる信
号Ｌｌ、Ｌ２．Ｌ３をそれぞれ反転させ、その反転した
信号の論理和を得る。

タイミング検出回路７０は、ゲート回路６０の出力ＯＲ
からスイッチマトリクス回路１０のスイッチが押された
瞬間または解放される瞬間をそれぞれ第１の時点として
検出するとともに、この第１の時点から所定時間ＴＩ後
の第２の時点と、この第２の時点から所定時間Ｔ２後の
第３の時点とを検出するもので、この例においては、Ｒ
Ｓフリンブフロ・ンブ７１と２個のタイマー７２および
７３により構成され、ＲＳフリップフロップ７１のセッ
ト端子Ｓにゲート回路６０の出力ＯＲが供給され、リセ
ット端子Ｒに制御回路５０から得られるリセットパルス
Ｒ已が供給され、ＲＳフリップフロップ７１の出力ＴＸ
がタイマー７２および７３に供給され、タイマー７２に
より所定時間Ｔｌが計時され、タイマー７３により所定
時間Ｔ１と所定時間Ｔ２の和の時間が計時される。

チャタリング検出回路８０は、ゲート回路６０の出力Ｏ
Ｒとタイミング検出回路７０のタイマー７２の出力ＴＹ
から、スイッチマトリクス回路１０の押されたスイッチ
または解放されるスイッチに第２の時点から第３の時点
までの所定時間Ｔ２の期間においてチャタリングを生じ
たか否かを検出するもので、この例においては、エツジ
検出回路８１とＲＳフリップフロップ８２により構成さ
れ、エツジ検出回路８１からゲート回路６０の出力ＯＲ
の立ち上がりおよび立ち下がりで幅の狭いパルスが得ら
れ、このエツジ検出回路８１の出力ＥＤがＲＳフリップ
フロップ８２のセット端子Ｓに供給され、タイマー７２
の出力ＴＶがＲＳフリップフロップ８２のリセット端子
Ｒに供給される。

読取回路９０は、タイミング検出回路７０のタイマー７
３の出力ＴＺによりＲＳＳフリップフロラ１８の出力で
あるチャタリング検出回路８０の出力ＣＨの第３の時点
におけるレベル状態を読み取る。

位置検出回路１００は、スイッチマトリクス回路１０の
行ラインＣＩ、Ｃ２，Ｃ３に得られる信号ＬＬ、Ｌ２．
Ｌ３から、スイッチマトリクス回路１０の押されたスイ
ッチのスイッチマトリクス回路ｌＯ上における位置を、
すなわち押されたスイ・ンチがスイッチＳｌｌ〜Ｓ３３
のうちのいずれであるかを検出するもので、これには、
信号ＬＩＬ２．Ｌ３のほかにタイミング検出回路７０の
タイマー７３の出力ＴＺと制御回路５０から得られる走
査開始パルスＳＣが供給される。

タイマー７３の出力ＴＺは制御回路５ｏにも供給され、
制御回路５０には起動スイッチ５１が設けられる。

スイッチマトリクス回路１０のスイッチＳＬｌ〜Ｓ３３
をいずれも押していない状態で、時点ｔ０において起動
スイッチ５１をオンにすると、第２図に示すように制御
回路５０からリセットパルスＲＥが得られて信号発生回
路４０の出力のスイッチング信号３１，３２．Ｓ３がす
べて高レベルになり、スイッチング素子３１，３２．３
３がすべてオンになってスイッチマトリクス回・路１０
の列ラインＲ１，Ｒ２，Ｒ３がすべて接地される。時点
ｊｏにおいては、スイッチ３１１〜Ｓ３３がいずれも押
されていないので、行ラインＣ１，Ｃ２゜Ｃ３に得られ
る信号Ｌｌ、Ｌ２．Ｌ３がすべて高レベルになり、ゲー
ト回路６０の出力ＯＲが低レベルになる。

この状態で、スイッチ３１１〜Ｓ３３のいずれか一つを
押す。スイッチＳｌｌ〜Ｓ３３のいずれか一つが押され
ると、その押された瞬間の時点１゜においては、その押
されたスイッチが属する行ラインに得られる信号が低レ
ベルになり、ゲート回路６０の出力ＯＲが高レベルにな
るが、チャタリングにより、ある時間にわたって、その
レベル状態が不定になる。第２図の左側は、時点Ｌ１に
おいてスイッチＳ１２が押され、しかも上述した所定時
間Ｔ１を超える時間にわたってチャタリングを生じる場
合を示している。

時点ｔ０において、制御回路５０から得られるリセット
パルスＲＥによりタイミング検出回路７０のＲＳフリッ
プフロップ７１がリセットされて、その出力ＴＸが低レ
ベルになり、時点も、において、ゲート回路６０の出力
ＯＲの最初の立ち上がりによりＲＳフリップフロンプ７
１がセットされて、その出力ＴＸが高レベルになる。

このＲＳフリップフロップ７１の出力ＴＸの立ち上がり
により時点ｔ１においてタイマー７２および７３がトリ
ガーされて、時点Ｌ１においてタイマー７２の出力ＴＶ
およびタイマー７３の出力ＴＺが高レベルになり、時点
ｔ、から所定時間Ｔ１後の時点ｔ２においてタイマー７
２の出力ＴＹが低レベルになり、時点も、から所定時間
Ｔ２後の時点Ｌ３においてタイマー７３の出力ＴＺが低
レベルになる。

チャタリング検出回路８０のエツジ検出回路８１の出力
ＥＤには、ゲート回路６０の出力ＯＲの立ち上がりおよ
び立ち下がりごとに幅の狭いパルスが得られる。時点１
．において、このエツジ検出回路８１の出力ＥＤの最初
のパルスによりチャタリング検出回路８０のＲＳフリッ
プフロップ８２がセットされて、その出力であるチャタ
リング検出回路８０の出力ＣＨが高レベルになり、時点
ｔ２において、タイミング検出回路７０のタイマー７２
の出力ＴＹの立ち下がりによりＲＳフリップフロップ８
２がリセットされて、出力ＣＨが低レベルになる。

そして、上述したようにチャタリング時間が所定時間Ｔ
１を超えるときには、時点む２から時点ｔ３までの所定
時間Ｔ２の期間Ｐ２においてもエツジ検出回路８１の出
力ＥＤに幅の狭いパルスが得られて、そのパルスにより
期間Ｒ２中の時点ｔｘにおいてＲＳフリップフロップ８
２がセットされることにより、チャタリング検出回路８
０の出力ＣＨが第２図の実線で示すように時点Ｌｘから
後述する時点ｔＩ！までの途中に時点も３を含む期間に
おいて高レベルになる。

これに対して、チャタリング時間が所定時間Ｔ１を超え
ないときには、期間Ｐ２においてエツジ検出回路８１の
出力ＥＤに幅の狭いパルスが得られず、期間Ｒ２中にＲ
Ｓフリップフロップ８２がセットされないことにより、
チャタリング検出回路８０の出力ＣＨが第２図の鎖線で
示すように時点ｔ２から後述する時点も、までの途中に
時点も。

を含む期間において低レベルになる。

読取回路９０においては、タイマー７３の出力ＴＺの立
ち下がりにより、このチャタリング検出回路８０の出力
ＣＨの時点ｔ、におけるレベル状態が読み取られる。し
たがって、読取回路９０の出力から、スイッチマトリク
ス回路１０の押されたスイッチについての押されたとき
のチャタリング時間が所定時間Ｔ１を超えるか否かがわ
かる。

タイマー７３の出力ＴＺが制御回路５０に供給されるこ
とにより、第２図に示すように時点ｔ３から所定時間後
の時点ｔ４において制御回路５０から走査開始パルスＳ
Ｃが得られて信号発生回路４０の出力のスイッチング信
号Ｓｔ、Ｓ２，３３が走査状態になる。すなわち、まず
、時点ｔ、ａからその後の時点ｔ、までの期間Ｐ４にお
いて、スイッチング信号Ｓ１が扁レベル、スイッチング
信号３２．Ｓ３が低レベルになって、スイッチング素子
３１がオン、スイッチング素子３２．３３がオフになり
、次に、時点１．からその後の時点ｔ。

までの期間Ｐ５において、スイッチング信号Ｓ２が高レ
ベル、スイッチング信号Ｓ、１．Ｓ３が低レベルになっ
て、スイッチング素子３２がオン、スイッチング素子３
１．３３がオフになり、最後に、時点ｔ、からその後の
時点ｔ、までの期間Ｐ６において、スイッチング信号Ｓ
３が高レベル、スイッチング信号Ｓｔ、Ｓ２が低レベル
になって、スイッチング素子３３がオン、スイッチング
素子３１．３２がオフになる。

このとき、時点り、から時点Ｌ４までの期間Ｐ３におい
ては、押されたスイッチが属する行ラインに得られる信
号が低レベルになり、期間Ｐ４゜Ｐ５．Ｐ６においては
、押されたスイッチが属する行ラインに得られる信号が
、押されたスイッチが列ラインＲ１に属するときは期間
Ｐ４において、押されたスイ、ツチが列ラインＲ２に属
するときは期間Ｐ５において、押されたスイッチが列ラ
インＲ３に属するときは期間Ｐ６において、というよに
押されたスイッチが属する列ラインに対応した期間にお
いて低レベルになる。すなわち、スイッチＳ１２が押さ
れた場合には、第２図に示すように行うインＣ１に得ら
れる信号Ｌ１が期間Ｐ３と期間Ｐ５において低レベルに
なる。

位置検出回路１００においては、タイマー７３の出力Ｔ
Ｚの立ち下がり、および制御回路５０から得られる走査
開始パルスＳＣをタイミング情報として、信号ＬＬ、Ｌ
２．Ｌ３の期間Ｐ３におけるレベル状態が読み取られて
押されたスイッチが属する行ラインが検出されるととも
に、信号Ｌｌ。

Ｌ２．Ｌ３のうちの期間Ｐ３において低レベルになった
ものの期間Ｐ４．Ｐ５．Ｐ６におけるレベル状態が読み
取られて押されたスイッチが属する列ラインが検出され
ることにより、押されたスイッチのスイッチマトリクス
回路１０上における位置が検出される。

時点も、から所定時間後の、すなわち時点も。

から所定時間後の時点ｔｌＯにおいて、第２図に示すよ
うに制御回路５０からリセットパルスＲＥが得られて信
号発生回路４０の出力のスイッチング信号Ｓｌ、Ｓ２．
Ｓ３がすべて高レベルになり、スイッチング素子３１，
３２．３３がすべてオンになる。ただし、時点Ｌ１゜に
おいては、スイッチマトリクス回路１０のスイッチＳＬ
ｌ〜５３３（７）いずれかが押された状態にあるので、
信号ＬＩＬ２　　Ｌ３のいずれかが低レベルになり、ゲ
ート回路６０の出力ＯＲが高レベルになる。また、時点
Ｌ１゜においては、制御回路５０から得られるリセット
パルスＲＥによりタイミング検出回路７０のＲＳフリッ
プフロップ７１がリセットされて、その出力ＴＸが低レ
ベルになる。

この状態でスイッチマトリクス回路１０のそれまで押し
ていたスイッチから手を離すと、その解放される瞬間の
時点ｔ、においては、その解放されるスイッチが属する
行ラインに得られる信号が高レベルになり、ゲート回路
６０の出力ＯＲが低レベルになるが、チャタリングによ
り、ある時間にわたって、そのレベル状態が不定になる
。第２図の右側は、時点ｔ１１においてスイッチＳ１２
が解放され、しかも上述した所定時間Ｔ１を超える時間
にわたってチャタリングを生じる場合を示している。

そして、時点Ｌ１１において、ゲー　１・回路６０の出
力ＯＲの最初の立ち下がりによりタイミング検出回路７
０のＲＳフリップフロップ７１がセットされて、その出
力ＴＸが高レベルになり、このＲＳフリップフロップ７
１の出力ＴＸの立ち上がりによりタイマー７２および７
３がトリガーされる。

また、チャタリング検出回路８０のエツジ検出回路８１
の出力ＥＤには、ゲート回路６０の出力ＯＲの立ち下が
りおよび立ち上がりごとに幅の狭いパルスが得られる。

したがって、スイッチが押された場合の時点ｔ。

ｔ２．ｔ３．Ｌｘおよび期間Ｐ２に対応する時点および
期間を時点ｔｌｌ、　　ｔ、□、ｔ１ｓ、ｔｙおよび期
間ＰＬ２で示すように、チャタリング検出回路８０の出
力ＣＨの時点ｔ１３におけるレベル状態から、スイッチ
マトリクス回路１０の押されたスイッチについての解放
されるときのチャタリング時間が所定時間Ｔ１を超える
か否かが測定される。

スイッチが解放された場合は、制御回路５０から走査開
始パルスＳＣが得られず、時点ｔ１３から所定時間後の
時点ｔｅａにおいて信号発生回路４０の出力のスイッチ
ング信号Ｓｌ、Ｓ２　　Ｓ３が一旦すべて低レベルにな
り、時点ｔ１４から所定時間後の時点ｔｚｏにおいて制
御回路５０からリセットパルスＲＥが得られてスイッチ
ング信号Ｓｌ、Ｓ２、Ｓ３がすべて高レベルになる。

したがって、時点Ｌ２゜以降においてスイッチ５１１−
３３３のいずれか一つを押し、そのスイッチから手を離
すことにより、時点ｔ０以降における場合と同様に、そ
のスイッチについての押されたときのチャタリング時間
が所定時間Ｔ１を超えるか否かが測定され、そのスイッ
チのスイッチマトリクス回路１０上における位置が検出
されるとともに、そのスイッチについての解放されると
きのチャクリング時間が所定時間Ｔ１を超えるか否かが
測定される。

このようにして、短時間で簡単にスイッチマトリクス回
路ｌＯのスイッチＳＬｌ〜Ｓ３３につきチャタリング時
間を検査することができるとともに、融通性をもって任
意のスイッチにつきチャタリング時間を検査することが
できる。

なお、ゲート回路６０は、その出力にスイッチマトリク
ス回路１０の押されたスイッチが属する行ラインに得ら
れる信号、またはこれを反転させたものが得られればよ
いので、行う′インＣＩ、Ｃ２、Ｃ３に得られる信号Ｌ
１．Ｌ２．Ｌ３の論理積を得るアンドゲート構成ないし
ナントゲート構成のものでもよい。

「発明の効果」 上述したように、この発明によれば、短時間で簡単にス
イッチマトリクス回路の各スイッチにつきチャタリング
時間を検査することができるとともに、融通性をもって
任意のスイッチにつきチャタリング時間を検査すること
ができる。

【図面の簡単な説明】

第１図はこの発明の検査装置の一例をスイッチマトリク
ス回路の一例と共に示す接続図、第２図はその動作の説
明に供するタイムチャートである。

Claims (1)

【特許請求の範囲】
1. （１）複数の行ラインと複数の列ラインとの間に多数の
   スイッチがマトリクス状に配列されたスイッチマトリク
   ス回路の上記それぞれの行ラインに、それぞれ負荷抵抗
   を介して所定電圧を供給する電圧供給回路と、 上記それぞれの列ラインと基準電位点との間に接続され
   る複数のスイッチング素子と、 この複数のスイッチング素子をオンオフ制御するスイッ
   チング信号を発生する信号発生回路と、上記それぞれの
   行ラインに得られる信号の論理和または論理積を得るゲ
   ート回路と、 このゲート回路の出力から上記スイッチマトリクス回路
   のスイッチが押された瞬間を第１の時点として検出する
   とともに、この第１の時点から所定時間後の第２の時点
   と、この第２の時点から所定時間後の第３の時点とを検
   出するタイミング検出回路と、 上記ゲート回路の出力と上記タイミング検出回路の出力
   から、上記スイッチマトリクス回路の押されたスイッチ
   に上記第２の時点から上記第３の時点までの期間におい
   てチャタリングを生じたか否かを検出するチャタリング
   検出回路と を備える、スイッチマトリクス回路の検査装置。