SU1136209A2 - Устройство дл отображени информации - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ИНФОРМАЦИИ по авт.св. 963082, отличающеес  тем, что, с целью расширени  области применени  путем обеспечени  возможности отображени  случайных процессов произвольной формы, в него введены регистр ьинимума отображаемого сигнала , первый и второй компараторы, вычитающий блок и четвертый коммутатор , причем первые входы регистра минимума отображаемого сигнала и первого компаратора соединены с выходом аналого-цифрового преобразовател , второй вход первого компаратора соединен с выходом регистра минимума отображаемого сигнала и первым входом вычитающего блока, выход первого компаратора соединен с вторым входом регистра минимума отображаемого сигнала и входом четвертого коммутатора, второй вход вычитакщего блока соединен с выходом группы регистров максимума ртображаемого сигнала,)а выход - с., первым входом второго компаратора, второй вход которого  вл етс  входом устройства , а выход соединен с управл хлрм входом четвертого коммутатора и входом первого элемента И, а выходы четвертого коммутатора соединены с входами третьего коммутатора.

Description

Изобретение относитс  к информационно-измерительной технике и мсшет быть использовано в цифровой осциллографии дл  обнаружени  и регистрации однократных сигналов. Известно устройство дл  ивдикации содержащее последовательно соединенные аналого-цифровой преобразователь коммутатор, запоминающее устройство, дешифратор, матричную панель, распределитель импульсов, компаратор и устройство управлени  l . Дл  правильной установки уровн  синхронизации необходимо знать форму ожидаемого сигнала. В данном устройстве нельз  вьщелить начало сигнала у процессов с посто нной составл ющей. Кроме того, оно характеризуетс  наличием ручной установки уровн  син хронизации, что не позвол ет включать регистраторы данного типа в автоматизированные измерительные системы, а также невозможностью исследовани  задних фронтов у сигналов с неопределенной длительностью. По основному авт. св. № 963082 известно устройство дл  отображени  информации, содержащее газоразр дную индикаторную панель, дешифратор, рас пределитель импульсов, аналого-цифро вой преобразователь, первый, второй и третий коммутаторы, блок пам ти, схему сравнени , первый и второй три геры, первый и второй элементы И, эл мент ИЛИ, группу блоков пам ти, грул пу элементов И, группу элементов ИЛИ группу счетчиков, группу триггеров, блок фиксации признака, группу регис ров максимума отображени  сигнала и группу схем сравнени  2. Цель изобретени  - расширение области применени  путем обеспечени  возможности отображени  случайных процессов произвольной формы. Поставленна  цель достигаетс  тем что в устройство дл  отображени  информации введены регистр минимума отображаемого сигнала, первый и второй компараторы, вычитающий блок и четвертый коммутаторj причем первые входы регистра минимума отображаемог сигнала и первого компаратора соединены с выходом аналого-цифрового пре образовател , второй вход первого компаратора соединен с выходом регистра минимума отображаемого сигнала и первым входом вычитающего блока, выход первого компаратора соединен с вторым входом регистра минимума отображаемого сигнала и входом четвертого коммутатора, второй вход вычитающего блока соединен с выходом группы регистров максимума отображаемого сигнала, а выход - с первым входом второго компаратора, второй вход которого  вл етс  входом устройства, а выход соединен с управл ющим входом четвертого коммутатора и входом первого элемента И, а выходы четвертого коммутатора соединены с входами треть- его коммутатора. На фиг. 1 показана блок-схема предлагаемого устройства; на фиг. 2 временные диаграммы сигналов, по сн ющие его работу. Устройство дл  отображени  информации содержит аналого-цифровой преобразователь 1 .первый коммутатор 2,блок ; 3 пам ти, дешифра -ор 4, газоразр дную индикаторную панель 5, распределитель 6 импульсов, схему 7 сравнени , первый 8 и второй 9 триггеры, первый 10 и второй 11 элементы И, элемент ИЛИ 12, второй коммутатор 13, группу блоков 14 пам ти, группу элементов И 15, группу элементов ИЛИ 16, группу счетчиков 17 группу триггеров 18, блок 19 фиксации признака, третий коммутатор 20, группу регистров 21 максимума отображаемого сигнала , группу схем 22 сравнени , регистр 23 минимума отображаемого сигнала , первый компаратор 24, вычитающий блок 25, второй ко1ипаратор 26 и четвертый коммутатор 27. Вход аналого-цифрового преобразовател  1 св зан с входной шиной,, а выкод - с первым коммутатором 2, группой блоков 14 пам ти, группой регистров 21 максимума отображаемого сигнала, группой схем 22 сравнени , регистром 23 минимума отображаемого сигнала и первым компаратором 24, выход первого коммутатора 2 соединен с блоком 3 пам ти, выход которого соединен с первым входом второго коммутатора 13, другие входы которого св заны с выходами группы блоков 14 пам. ти, управл ющие входы - с выходами третьего коммутатора 20, а его выход с дешифратором 4, выходы которого соединены с газоразр дной индикаторной панелью 5, другие входы которой соединены с распределителем 6 импульсов, вход которого соединен с выходом элемента ИЛИ 12, первый вход которой св зан с выходом первого элемента И 10 и входом второго триггера 9, второй вход - с вторыми входами второго 9 и первого 8 триггеров и выходом второго элемента И 11, входы которого соединены с выхо дом второго триггера 9и выходом piac пределител  6 импульсов, выход первого триггера 8 соединен с входами первого коммутатора 2 группы блоков 14 пам ти и первого элемента И 10 другие входы которого св заны с выходом второго триггера 9, выходом второго компаратора 26 и выходом схемы 7 сравнени , вход которой соединен с входной шиной. Группа элементов И 15 соединена своими выходами с входами группы блоков 14 пам ти , а входами - с выходами группы элементов ИЛИ 16 и с входами группы счетчиков 17, входы установки тз ноль которых соединены с выходами третьего коммутатора 20 и входами группы триггеров 18, а выходы - с другими входами группы триггеров 18, выходы которых св заны с входами группы эле ментов ИЛИ 16, другие входы которых соединены с выходом первого триггера 8, группа регистров 21 максимума .отображаемого сигнала соединена свои{ми входами с выходом группы схем 22 :сравнени  и входом четвертого коммутатора 27, а выходами - с входами группы схем 22 сравнени , входы установки нул  регистра 23 минимума отображаемого сигнала св заны с шиной Пуск, вход - с выходом первого компаратора 24 и входом четвертого коммутатора 27 и выходы - с входами первого компаратора 24 и входами вычитающего блока 25, выходы которого соединены с первыми входами второго компаратора 26, вторые входы которого соединены с входами устройства, а выход - с входом четвертого коммутатора 27, выходы которого соединены с входами .третьего коммутатора 20.

Устройство работает следуюшим образом.

При поступпении сигнала Пуск первый триггер В переводитс  в состо  ние логической единицы, соответствукг щее режиму записи. При этом коды с вых.ода аналого-цифрового преобразовател  1 записываютс  последрватель1/Ь в блок 3 пам ти. При срабатывании компаратора 7 (момент превышени  сигналом уровн  UQ) распределитель 6 импульсов сбрасываетс  в ноль и начинаетс  счет записанных ординат в бло пам ти (емкость распределител  6 импульсов равна емкости блока пам ти). При переполнении распределител  6 импульсов триггер 8 переключаетс  импульсом переполнени  в ноль, что соответствует окончанию записи.

Дл  более детального изучени  формы исследуемого сигнала в устройстве имеютс  п однородных каналов, которые работают следующим образом.

Коды с аналого-цифрового преобразвател  1 поступают, на входы группы блоков 14 пам ти и последовательно записываютс  в них, вытесн   старые значени . Длительность записи определ етс  объемом счетчика 17 группы . При его переполнении триггер 18 группы переключаетс  в состо ние логической единицы, что соответствует режиму воспроизведетш .

Таким образом, момент обнулени  счетчика 17 группы  вл етс  моментом начала записи. Обнуление счетчика 17 группы производитс  блоком 19 фиксации признака, которьй в режиме синхрнизации максимуме работает следующим образом.

Коды с аналого-цифрового преобразовател  сравниваютс  на схеме 22 сравнени  и при поступлении кода большего, чем тот, который хранитс  в регистре 21 максимума отображаемого сигнала, формируетс  импульс синхронизации, который сбрасывает счетчик 17 группы в ноль, что  вл етс  моментом начала записи. Одновременно зтот код записываетс  в регистр 21 максимума отображаемого сигнала и считаетс : максимумом сигнала. Если в дальнейшем по витс  большее значение , чем записанное, то сформируетс  новый импульс синхронизации и все повторитс  заново.

В тракте прохождени  синхроимпуль са предлагаемое устройство работает следукхцим образом..

На выходе второго компаратора 26 формируетс  сигнал блокировки син хронизацки до некоторого момента и этим сигналом на данное врем  запрещаетс  прох с сдение синхроимпульсов через первую схему И 10 и четвертый коммутатор 27.

С приходом импульса Пуск -триггер 8 переводитс  в состо ние Jfoгической единицы и начинаетс  режиу записи. Одновременно в регистр 21 максимума отображаемого сигнала и регистр 23 минимума отображаемого сигнала записываетс  код ординаты сигнала в момент Ц, (фиг. 2д). В следующие моменты времени при по влении большего кода срабатывает группа схем сравнени , и этот код записываетс  в регистр 21 максимума отображаемого сигнала, соответственно меньшее значение кода записываетс  в регистр 23 минимума отображаемого сигнала (фиг. 2д). Коды с выходов этих регистров подаютс  на вычитающий блок 25, где вычисл етс  их разность (фиг. 2е) размах сигнала. При малом значении разности между максимальным и минимальным значени ми кодов (например, когда размах сигнала не достигает 40% диапазона аналого-цифрового преобразовател  - минимальное значение амплитуды сигнала, при которой обычно можно производить измерени  в цифровом осциллографе), т.е. при код на выходе вычитающего блока 25 меньшем , чем заданное значение В1, у второго компаратора 26 на выходе буд сформирован логический ноль (фиг.2ж) который подаетс  на вход первой схемы И и на вход разрешени  четвертого коммутатора 27. При этом импул сы синхронизации, выработанные на выходе компаратора 7 и выходах блока фиксации признака, не проход т на входы установки в ноль распределител  импульсов 6 и счетчиков 17 группы Когда размах исследуемого сигнала достигнет заданного значени  кода В1 (фиг. 2е), второй компаратор 26 сформирует на выходе логическую еди ницу (фиг. 2ж), после чего разреша1 96 етс  прохождение импульсов синхронизации на входы установки в ноль соответствующих счетчиков 17 группы. В момент tj сформирован синхроимпульс, после которого в одну из групп 14 пам ти будет записана часть сигнала на интервале (t3 и t,), что  вл етс  наиболее информативным участком сигнала (фиг. 2з). Технический эффект от внедрени  изобретени  заключаетс  . в сокращении необходимого числа повторений экспериментов; в упрощении работы оператора, так как не надо устанавливать уровень синхронизации, -.- . требований к априорным сведени м об исследуемьпс сигналах;в возможности включений предлагаемого устройства в автоматизированные измерительные системы. Экономический эффект от внедрени  изобретени  тесно св зан со стоимостью проводимого эксперимента, в результате которого необходимо зарегистрировать однократный сигнал. С применением предлагаемого устройства нет надобности повтор ть эксперимент дважды, так как дл  точного вьщелени  момента начала сигнала не Надо знать его форму дл  точной установки уровн  синхронизации. Зачастую стоимость самого эксперимента зо много раз превосходит стоимость всего регистратора, поэтому экономический эффект от внедрени  изобретени  в таких област х исследовани  как  дерна  физика, радиолокаци , исследование различного рода взрывов , изучении природньк  влений ожидаетс  очень большим.

J t

Ф{4г.2

Claims (1)

1. (57} УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ИНФОРМАЦИИ по авт.св. № 963082, отличающееся тем, что, с целью расширения области применения путем обеспечения возможности отображения случайных процессов произвольной формы, в него введены регистр минимума отображаемого сигнала, первый и второй компараторы, вычитающий блок и четвертый комму татор , причем первые входы регистра минимума отображаемого сигнала и первого компаратора соединены с выходом аналого-цифрового преобразователя, второй вход первого компаратора соединен с выходом регистра минимума отображаемого сигнала и первым входом вычитающего блока, выход первого компаратора соединен с вторым входом регистра минимума отображаемого сигнала и входом четвертого коммутатора, второй вход вычитающего блока соединен с выходом группы регистров максимума ртображаемого сигнала,)а выход - с. первым входом второго компаратора, второй вход которого является входом устройства, а выход соединен с управляющим входом четвертого коммутатора и входом первого элемента И, а выходы четвертого коммутатора соединены с входами третьего коммутатора.