JPH0252258A - デジタルオシロスコープ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、入力信号の波形を観測するデジタルオシロス
コープに関するものであり、詳しくは、波形の観測を容
易にするためのトリ力信号発生回路の改良に関するもの
である。

（従来の技術） デジタルオシロスコープは、入力アナログ信号をデジタ
ル信号に変換して一旦メモリに格納し、この格納された
デジタルデータに基づいてＣＲＴなどの表示器に波形を
表示するものである。

第１２図はこのようなデジタルオシロスコープの一例を
示す構成説明図であり、実時間サンプリング方式のサン
プリングオシロスコープの例を示している。第１２図に
おいて、入力信号はサンプリングゲート１に入力される
。サンプリングゲト１はフリーランパルス発生器８から
加えられるサンプリングパルスに同期して入力信号をサ
ンプリングし、デジタル信号に変換してボールド回路２
に格納する。また、入力信号はトリガ回路４にも入力さ
れる。トリガ回路４は入力信号か予め設定された所定の
値になると時間軸用のこぎり波発生器５に信号を出力す
る。時間軸用のこぎり波発生器５は、このトリ力回路４
の出力に同期して時間軸用のこぎり波を発生し、サンプ
リングゲート６に出力する。サンプリングゲート６はフ
リーランパルス発生器８のサンプリングパルスにより時
間軸用のこぎり波をサンプリングし、デジタル信号に変
換してホールド回路７に格納する。ホールド回路２．７
に格納されたデータは図示しないＤ／Ａ変換器を介して
表示器３のＹ軸、Ｘ軸に入力され、波形が表示される。

波形表示にあたっては、入力信号のレベルが予め設定さ
れた所定の値になった点を常に表示器３の表示部の左端
に位置させるようにして波形の観測を容易にしている。

９はアンブランキング回路であり、不必要な表示を禁止
する働きをしている。

（発明か解決しようとする問題点） しかし、このようなデジタルオシロスコープは、入力信
号か不規則な波形の場合には次のような問題点かある。

第１３図（Ａ）は表示する波形の一例を示している６点
線はトリガレベルであり、入力信号かこのレベルを低い
方から高い方に向かって横切ったとき、すなわち時点■
〜■でトリガ信号が発生し、この点が常に表示部の左端
に来るように表示される。入力信号が周期信号であると
きは各表示波形は完全に重なるので正常に表示されるが
、（Ａ）の場合には時点■〜■、■〜■、■移行の波形
はすべて異なっているので、これらの波形が重なって同
図（Ｂ）のようになり、波形の観測が不可能になるとい
う欠点があった。

本発明は、このような点に着目したものであり、その目
的は、不規則波形でも表示波形の重なりを生じることの
ないデジタルオシロスコープを提供することにある。

（問題点を解決するための手段） 本発明のデジタルオシロスコープは、 アナログ信号をデジタル信号に変換するＡ／Ｄ変換器と
、 このＡ／Ｄ変換器の出力データを順次格納するシフトレ
ジスタと、 前記Ａ／Ｄ変換器の出力データを格納するメモリと、 前記シフトレジスタに格納されたデータから所望の１デ
ータを選択するセレクタと、 このセレクタを介して読み出されたデータが予め設定さ
れた値の範囲にあるかを検出するコンパレータと、 前記アナログ信号が所定値になったことを検出する検出
部と、 この検出部および前記コンパレータの出力によりトリ力
信号を発生するトリ力信号発生部とを具備し、 このトリ力信号により前記メモリに格納されたデータを
表示することを特徴とする。

（作用） このようなデジタルオシロスコープは、入力信号がトリ
ガレベルを通過し、かつその時点から所定の時間前の入
力信号のレベルが予め設定された範囲にあるときのみト
リ力信号を発生して波形を表示する。

（実施例） 以下、図面を用いて本発明の実施例を詳細に説明する。

第１図は、本発明の一実施例を示す構成説明図である。

第１図において、１１はアナログ信号ＳＡの入力端子で
あり、Ａ／Ｄ変換器１２の入力端子に接続されるととも
に、アナログコンパレータ１３の一方の入力端子に接続
されている。　Ａ／Ｄ変換器１２は入力端子１１に加え
られるアナログ信号ＳＡをクロックＣＬＫＩに従ってサ
ンプリングしてｎビットのデジタル信号ＳＤに変換する
。

このＡ／Ｄ変換器１２の出力データＳＤはｎビットを有
するＮ段のシフトレジスタ１４にクロックＣＬＫＩに同
期したクロックＣＬＫ２に従って順次格納されるととも
に、レートリデューサ１５を介して複数ｍ系統に分周さ
れたのちメモリ１６に格納される。これらレートリデュ
ーサＪ５およびメモリ１６によりメモリブロックＭＢが
構成されている。１７はシフトレジスタ１４に格納され
たデータから選択信号ＳＥＬに従って所望の１デタを選
択するセレクタである。１８．１９はこのセレクタ１７
を介して読み出されたデータが予め設定された値の範囲
にあるかを検出するデジタルコンパレータであり、コン
パレータ１８の一方の入力端子にはセレクタ１７の出力
データが加えられて他方の入力端子にはｎビットの上限
設定値ＵＳが加えられ、コンパレータＪ−９の一方の入
力端子にはセレクタ１７の出力データか加えられて他方
の入力端子にはｎビットの下限設定値ＬＳが加えられて
いる。これらコンパレータ１８，１９は、セレクタ１７
から加えられるデータが下限値設定値ＬＳよりも大きく
上限設定値ＵＳよりも小さい場合にＨレベルの出力をア
ンドゲート２０に送出するウィンドウコンパレータとし
て動作する。２１はクロックＣ１，、Ｋ　１．　、２に
同期したタロツクＣＬＫ３をカウントするカウンタであ
り、そのフルカウント出力をアンドゲート２０に送出す
る。このカウンタ２１はシフトレジスタ１４にセレクタ
１７を介して送出されるべきデータが蓄積されるまでの
時間を管理するものであり、選択信号ＳＥＬに応じた数
のデータが蓄積された時点でフルカウント出力を送出す
るように初期値が設定される。

アンドゲート２０の出力端子はフリップフロップ２２の
データ端子に接続されている。フリップフロップ２２の
タロツク端子にはクロックＣＬＫＩ。

２．３に同期したクロックＣＬＫ４が加えられ、出力端
子Ｑはフリップフロップ２３のデータ端子に接続されて
いる。フリップフロップ２３のタロツク端子にはアナロ
グコンパレータ１３の出力信号が加えられている。フリ
ップフロップ２３の出力端子Ｑは時間軸信号発生部２４
に接続されている。なお、シフトレジスタ１４．セレク
タ１７゜コンパレータ１８，１９．アンドゲート２０お
よびカウンタ２１によりレベルシーゲンストリガ回路Ｌ
　Ｓ　’ｒ１か構成されている。

このように構成された装置の動作を第２図のりイミング
チヤードを用いて説明する。第２図において、（ａ）は
Ａ／Ｄ変換器１２のサンプルクロックＣＬＫＩを示し、
このクロックＣＬ　Ｋ　１の立ち上かりでＡ／Ｄ変換器
１２から（ｂ）に示すような出力データＳＤか変換出力
される。（ｃ）はシフトレジスタ１４に加えられるデユ
ーティレジ第５０％のクロックＣＬＫ２であり、クロッ
クＣＬＫＩに同期している。シフトレジスタ１４は、こ
のクロックＣＬＸ２が加えられることによりＡ／Ｄ変換
器１２の出力データをラッチするとともにラッチされて
いるデータを１段ずつシフトさせる。（ｄ）はセレクタ
１７から選択的に出力されるデータであり、本実施例で
はシフトレジスタ１４の第１段目のデータを選択出力す
る例を示している。すなわち、セレクタ１７は１クロツ
クだけ過去のデータをコンパレータ１．８．１９の一方
の入力端子に出力する。（ｅ）はフリップフロップ２２
に加えられるクロックＣＬＫ４であり、クロック２を反
転させたパルスになっている。フリップフロップ２２は
このタロツクＣＬＫ４の立ち上がりでアンドゲート２０
の出力をラッチする。

（ｆ）はカウンタ２１に加えられるクロックＣＬＫ３で
あり、クロックＣＬ　Ｋ　２と同相になっている。カウ
ンタ２１はタロツクＣＬ　Ｋ　２の立ち上がりで１カウ
ントを行い、フルカウントになった時点で（ｇ）に示す
ようなＨレベルの出力をアンドゲート２０に送出する。

このＨレベルのカウンタ出力がアンドゲート２０に加え
られることにより、その時点以降のコンパレータ１８．
１９の出力が有効になる。過去のデータとしてＮ＋１＞
サンプル前のデータを用いる場合には、２個のデータが
シフトレジスタ１４およびメモリ１６に格納された時点
でカウントアツプしてアンドゲート２０にトＩレベルの
出力信号を送出するようにカウンタ２１の初期値を設定
する。本実施例のように過去のデータとして２サンプル
前のデータを用いる場合には２を１としてカウンタ２１
の初期値を設定することになる。（ｈ）はフリッグフロ
ッブ２２の出力である。コンパレータ１８，１９の出力
信号は、セレクタ１７を介して加えられるデータか下限
設定値ＬＳより大きく上限設定値ＵＳより小さいときに
トＩレベルになる。フリップフロップ２２はタロツクＣ
ＬＫ４の立ち上がりに従ってアンドゲート２０の出力信
号をラッチするので、！クロック過去のデータか下限設
定値ＬＳと上限設定値ＵＳの間にあるときのみその出力
かトＩレベルになる６　（ｉ）はアナログコンパレータ
１３の出力信号ＴＧを示している。アナログコンパレー
タ１３の出力信号Ｔ　Ｇは、アナログ入力信号ＳＡかト
リガレベルより大きくなるとＬレベルからＨレベルに変
化する。フリップフロップ２３はこの出力信号′１゛Ｇ
のタイミングでフリップフロップ２２の出力をラッチし
、このフリップフロップ２３の出力の立ち上がりにより
時間軸信号発生部２４は時間軸信号を発生ずる。

第３図は、このような一連の動作を説明するための波形
図である。図において、ＳＡはアナログ入力信号、ＴＬ
はトリ力レベル、Ｗはコンパレタ１８．１９で検出する
下＠設定値ＬＳと上限設定値ＵＳの間のウィンドウ、Ｔ
はカウンタ２１に入力されるタロツクＣＬ　Ｋ　３の周
期に相当する。

この実施例では、シフトレジスタ１４の１段目のデータ
をセレクタ１７を介して読み出してこのブタかウィンド
ウ内にあることをコンパレータ１８．１９で検出し、こ
の検出がなされかつアナログ入力信号ＳＡかトリ力レベ
ルＴＩ−を通過したときのみ時間軸信号を発生させる。

これにより、区間ｔ２の波形のみか表示されることにな
り、従来のように複数の波形か重なって観測しにくくな
ることはない。なお、カウンタ２１の初期値、コンパレ
ータ１．８．１９に対する下限設定値１．Ｓおよび上限
設定値ＵＳは表示したい波形に応じて適宜設定すればよ
い。

そして、このような構成によれば、Ａ　／　Ｉ）変換器
１２から変換出力されるデータをＡ／Ｄ変換器のサンプ
リングレートでレベルシーケンストリヵ用のデータとし
て利用できるので、Ａ／Ｄ変換器１２でサンプリングさ
れてがらレベルシーゲンストリ力用のデータとして利用
可能になるまでの時間を例えば２クロツク過去までに短
縮できる。

なお、第１図の実、！例ではレベルジ−ケンストリカ回
路ＬＳＴＩが１系統の例を示したか、第４図に示すよう
にレベルジ−ケンストリカ回路Ｌ　Ｓ′ｒ１の内のシフ
トレジスタ１４．セレクタ１７およびコンパレータ１．
８．１９の組合せＬＳ’ｌ”ｌ−を複数系統（例えば２
系統）設けてそれらの出力の論理積や論理和をフリップ
フロップ２２の入力にしてもよい。そして、各組合せＬ
　Ｓ　Ｔ１−でそれぞれ異なる過去の時点のデータを選
択することにより、複雑なトリガをかけることかできる
。

ところで、第１図の実施例では過去に遡及しようとする
データの数が増えるのに応じてシフトレジスタ１４の段
数か増加するとともにセレクタ１７の構成規模も大きく
なり、例えば過去数１０デタまで遡及しようとするとそ
の回路規模は実用的ではなくなる。このような場合には
、第５図に示すようなレベルシーゲンストリ力回路を併
用すればよい。

第５図の回路によれは、Ａ／Ｄ変換器１２の出力を複数
のメモリに順に格納することによって過去のデータの判
定点を複数にしてより複雑な判定を行うことができ、同
様の回路構成で数１０以上の過去のデータまでも容易に
遡及することができる。

第５図において、２５はレートリデューサであり、その
内部に７つのレジスタ２６〜３２が含まれている。Ａ／
Ｄ変換器１２の出力はレジスタ２６〜２８および２９に
並列に入力される。また、レジスタ２６〜２８の出力は
それぞれレジスタ３０〜３２に入力される。レジスタ２
６〜２８はそれぞれクロックＣＬＫｃ〜ＣＬＫａによっ
て、レジスタ２９〜３２はクロックＣＬ　Ｋ　ｄによっ
て駆動される。３３〜３６はメモリであり、クロックＣ
ＬＫ５の立ち上がりでデータを書込み、クロックＣＬＫ
６の立ち上がりでデータを読み出す。これらのメモリは
、レートリデューサ２４の出力を格納し、また格納され
たデータをデジタルコンパレータ３７に出力する。これ
らの切り換えはスイッチ３８〜４１で行われる。４２〜
４５はカウンタであり、クロックＣＬＫ５によってカウ
ントアツブされその出力はそれぞれスイッチ４６〜４９
を介してメモリ３３〜３６のアドレスバスに入力される
。カウンタ４２〜４５はメモリ３３〜３６に格納された
過去のデータを読み出すためのアドレスを指定するもの
である。カウンタ６２はＡ／Ｄ変換器１２の出力データ
をメモリ３３〜３６に書込むときのアドレスを指定する
ものであって、タロツクＣＬ　Ｋ　６によりカウントア
ツプされる。

カウンタ６２とカウンタ４２〜４５の出力の切り換えは
それぞれスイッチ４６〜４９で行う。スイッチ３８〜４
１および４６〜４９はＣＬＫ７で駆動される。デジタル
コンパレータ３７には４つのウィンドウ＝１ンパレ−タ
か含まれ、これらのウィンドウコンパレータにはそれぞ
れスイッチ３８〜４１で選択されたメモリ３３〜３６か
ら読み出されたデータか入力され、このデータか予め設
定された上限設定値、下限設定値の間にあるときにＨレ
ベルを出力する。５０はシフトレジスタであり、クロッ
クＣＬ　Ｋ　５に同期してデジタルコンパレタ３７の出
力を並列に入力する。また、クロックＣＬＫＩに同期し
て左方向にデータを回転させる。

シフトレジスタ５０の出力は並列に取出され、セレクタ
５１〜５４に入力される。セレクタ５１〜５４は入力さ
れた４ピツトの並列出力のどの出力を取出すかを選択す
る。セレクタ５１〜５４の出力はアンドゲート５５〜５
８に入力され、さらにその出力はアンドゲート５９に入
力される。アンドゲート５５〜５８にはまたイネーブル
信号が入力され、この信号によりゲートの開閉を行う。

アンドゲート５９の出力はフリップフロップ１８のデー
タ端子りに入力される。６０は分周器であり、クロック
ＣＬＫ２が入力され、これをそのまま、１／２．１／４
に分周した出力を出力する。６１はセ〕／クタであり、
分周器６０の出力を選択する。

セレクタ６１の出力はフリップフロラ１１８のクロック
端子に入力される。クロックＣＬＫ５，６゜７の周期は
クロックＣＬＫＩの周期の４倍になるように選定する。

なお、この回路では省略しているが、所定の数のデータ
か格納されるまでデジタルコンパレータ３７の出力を禁
止する第１図のカウンタ２１と同じ働きをするものを使
用することもできる。

次にこのような回路の動作を説明する。最初にレートリ
デューサ２５の動作について説明する。

第６図にクロックＣＬＫＩおよび゛クロックＣＬＫａ〜
ＣＬ　Ｋ　ｄのタイミングを示す。クロックＣＬＫａ〜
ＣＬＫｄはクロックＣＬ　Ｋ　１の４倍の周期を有し、
かつそれらの位相は互いに１／４周期ずつすれている。

クロックＣＬ、　Ｋ　ａ〜ＣＬＫｃはそれぞれその立ち
上がりのタイミングでＡ／Ｄ変換器１２の出力をレジス
タ２６〜２８に格納する。

また、クロックＣＬ　Ｋ　ｄの立ち上がりでＡ／Ｄ変換
器１２およびレジスタ２６〜２８の出力がそれぞれレジ
スタ２９〜３２に格納される。このレジスタ２９〜３２
に格納されたデータはそれぞれメモリ３３〜３６に格納
される。すなわち、レートリデューサ２５はＡ　／　Ｉ
）変換器１２の出力を順にメモリ３３〜３６に分配して
格納する働きをする。

このようにすることによって、メモリ３３〜３６として
サイクルタイムの長いものを使用することかでき、かつ
複数の点の過去のデータでトリ力することができる。

次に全体の動作を説明する。最初に現在からに細首（ク
ロックＣＬＫ２のにクロック前）のブタを参照する場合
を説明する。この場合はｆｉ＝４に＋Ｍ　　　（０≦Ｍ
く４）・・・・・・（１）とし、カウンタ４２〜４５の
カウント値をカウンタ６２のカウント値よりＫｍたは（
Ｋ＋１＞過去のアドレスを指定するように設定する。す
なわちＭの値により、カウンタ４２〜４５のカウント値
をこの順にＭ個だけ現在よりに過去のアドレスを出力す
るようにし、残りを（Ｋ＋１）過去のアドレスを指定す
るようにする。但しＭ＝０のときはすべてに過去のアド
レスを指定するようにする。

この様子を第７図（Ａ）に示す。この図はＭ＝２の場合
を示す。現在のアドレスを！とすると、カウンタ６２の
カウント値！に対してカウンタ４２゜４３は！−Ｋ、カ
ウンタ４４，４５は＃−に−１をカウントするようにす
る６メモリ３３〜３６にはカウンタ６２で指定されるア
ドレスに現在のデ夕か書込まれ、またカウンタ４２〜４
５で指定されるアドレスのデータか読み出されるので、
デジタルコンパレータ３７には現在からに〜Ａ−３クロ
ック過去のデータが出力される。この様子を第７図（Ｂ
）に示す。！は現在のデータか書込まれるアドレスであ
り、読み出しはこのアドレス！から前記（１）式で示さ
れるＫまたはに＋１過去のアドレスに対して行う。Ｍ＝
２なので、メモリ３３．３４は０−に−１、メモリ３５
．３６は！Ｋに設定する。このデータはデジタルコンパ
レタ３７で予め設定された所定の範囲と比較され、その
結果がクロックＣＬ　Ｋ　５の立ち上がりに同期してシ
フトレジスタ５０に４ビット並列に入力される。これを
（Ｃ）に示す。シフトレジスタ５０には左からメモリ３
３〜３６のアドレスｌ−に１、ｌ−にのデータが格納さ
れる。また、矢印のようにクロックＣＬＫＩで左側に回
転される。そのため、４ビット並列で処理されていた判
定結果か直列に変換される。この判定結果はセレクタ５
１〜５４に入力される。セレクタは５１のみ、またイネ
ーブル信号によりアンドゲート５５のみか選択されるよ
うに設定されているので、判定結果はセレクタ５１、ア
ンドゲート５５．５９を通り、フリップフロップ２２の
データ端子りに印加される。また、セレクタ６１は分周
器６０の１／１出力ずなわち分周しない出力が選択され
、フリップフロップ２２のタロツク端子に印加される。

以後の動作は第１図と同じなので、説明を省略する。

この回路ではセレクタ５１のみを選択し、過去の１デー
タのみを参照するようにしたか、セレクタ５１〜５４を
適宜選択することにより連続する１〜４点を参照するよ
うにすることかできる。

次に過去のレベルを参照する点か離散した複数点の場合
を第８図により説明する。図において、カウンタ６２お
よびカウンタ４２〜４５のタイミングチャートに示した
数字はそれぞれのカウンタのカウント値を示す。また、
クロックＣＬＫ７゜１．５．６のタイミングは第７図と
同じなので省略する。この例において、複数の点をクロ
ックＣＬＫＩのｆｌ＋　−１２、ｉ３クロック過去の３
点とすると、（Ｂ）に示ずようにカウンタ４２〜４４で
指定されるアドレスをカウンタ６２で指定されるアドレ
スに比べてそれぞれ Ｋｌ　＝ｉ　ｎ　ｔ　（ｋ、／４） Ｋ２＝　ｉ　ｎ、ｔ　＜ｊｔ２／４　）Ｋ３−１ｎｔ（
ｆ１３／４）　　　　・・・（２）で計算されるに１〜
に３たけ過去のアドレスを指定するように設定する。な
お、上式で１ｎｔＯは整数部分をとることを表わす。ま
たカウンタ４５は使用しない。そのため、デジタルコン
パレタ３７にはそれぞれカウンタ４２〜４４で指定した
過去のデータか入力される。これらのデータが予め設定
されている範囲にあることをデジタルコンパレータ３７
で判定し、判定結果を（Ｃ）に示すようにシフトレジス
タ５０を介してセレクタ５１〜５４に入力する。この場
合はシフトレジスタ５０はデータのシフトは行わず、単
なるバヅファとして使用する。セレクタ５１〜５４のう
ち５１〜５３が選択され、カウンタ４２〜４４で指定し
た過去のデータがすべて所定の範囲内にあることをアン
ドゲート５９で判定し、その結果をフリップフロップ２
２のデータ端子りに印加する。なお、この例ではデジタ
ルコンパレータ３７に入力されるデータはクロックＣＬ
ＫＩの周期の４倍の周期で更新されるので、セレクタ６
１により分周器６０でタロツクＣＬＫ２を１／４分周し
たタロツクをフリップフロップ２２のタロツク端子に印
加するようにする。そのため、現在から参照する過去の
点までの時間はクロックＣＬＫＩの周期の４倍たけ不確
定性を生じる。

第９図により参照する過去のデータ点か２点の場合を説
明する。この場合は参照する過去の点をに１、ｋ２クロ
ックとし、前記（２）式で示したように遅らせるアドレ
スの値をに４、Ｋ２とすると、第９図（Ａ）のようにカ
ウンタ４２．４４にに、だけ遅れたアドレスを、カウン
タ４３．４５ににまたけ遅れたアドレスを出力するよう
にする。

すなわち、Ｋ、とに２を交互に設定するようにする。こ
の関係を（Ｂ）に示す。このようにすると、例えば（Ｃ
）に示すようにシフトレジスタ５０にはその左側からク
ロックＣＬＫ２の周期を基準にして４（ｌ　　Ｋ＋　　
）、４（ｌ　Ｋ２）、４（／に１）＋２．４　（１−’
に２　）　＋２クロツクたけ遅れた、デジタルコンパレ
ータ３７による判定結果か格納される。シフ１〜レジス
タ５０はクロックＣＬＫＩにより矢印で示すように２ク
ロック単位でた側にシフトされる。セレクタ６１により
クロックＣＬ　Ｋ　１を１／２分周したクロックをフリ
ップフロップ２２のクロック端子に印加することにより
、２点の過去のデータでトリ力することができる。なお
、このような回路構成ではカウンタ４２〜４５に設定す
る値によりクロックＣＬＫＩの周期の２倍の時間の不確
定性か生じる。また、第５図ではレートレデューサ２５
により４つのメモリ３３〜３６に順番に格納するように
したか、レートレデューサ２５により、より多くのメモ
リに分配するようにずれは、参照する過去の点の数を任
意に変えることかできる。

このように構成される回路ては、Ａ／Ｄ変換器１２で変
換されたデータのレートをレートリデュサ２５で落して
からメモリに書込んだ後コンパレータ３７に読み出して
フリップフロップにセットするまでのサイクルはレート
リデューサ２５で分周されたサイクルで行われ、シフト
レジスタ５０に移された後に元のクロックレートで１〜
リガ発生用のフリップフロップにセットされる。このた
めに、データがサンプリングされてがら８クロツク後に
レベルシーケンストリガがセットされることになり、９
データ過去のデータしか利用することができない。反面
、カウンタ４２〜４５の設定に応じて、回路規模を増大
さぜることなく第１図の回路よりもさらに遠い過去のデ
ータを容易に読み出してトリガを設定することかできる
。

そこで、第１０図に示すように第１図の回路の一部ＬＳ
Ｔ１と第５図の回路の一部Ｌ　Ｓ　Ｔ２を組合せてＬ　
Ｓ　Ｔ　１のアンドゲート２０から出力されるデータと
ＬＳＴ２のアンドゲート５９から出力されるデータとを
セレクタ６３に入力し、ｍブタ以前のデータを利用する
場合にはＬＳＴ２の出カデータをフリップフロップ２２
に出力して２〜＜ｍ−１）のデータを利用する場合には
ＬＳＴＩの出力データをフリップフロップ２２に出力す
ればよい。このように構成することにより、回路規模を
大幅に増大させることなく、広い範囲にわたって所望の
データを利用することができる。

なお、これらの回路ではアナログ入力信号ＳＡはクロッ
クＣＬ、　Ｋ　１に同期してデジタル信号に変換される
ので、アナログコンパレータ１３の出力はクロックＣＬ
Ｋ　１に非同期に発生することになり、これらの信号の
間にジッタか発生ずる。従って、クロックＣＬＫＩの立
ち上がりとアナログコンパレータ１３の出力の立ち上が
りの時間差を測定して補正することによってより高精度
の測定を行うことかでき、またこの時間差による表示波
形のゆらぎを解消できる。この様な時間差を測定する回
路の一例を第１１図に示ず。この図において、６４は正
弦波発振器であり、その出力はコンパレタ６５に入力さ
れ、矩形波に変換される。このコンパレータ６５の出力
はクロックＣＬ、　Ｋ　１になる。また正弦波発振器６
４の出力はＡ／Ｄ変換器６６およびバッファ６８を介し
て移相器６つに入力される。移相器６８の出力はバッフ
ァ６９を介してＡ／Ｄ変換器７０に入力される。移相器
６８は例えは遅延素子等で構成され、入力信号の位相を
９０度移相させる。まなＡ／Ｄ変換器６６．７０はアナ
ログコンパレータ１３の出力によって変換を開始する。

このようにすると、Ａ／Ｄ変換器６６．７０の出力Ｘ、
Ｙおよび測定する時間差ｔの関係は Ｘ＝　　　　　＋　　　　ｓｉｎ　　（ωｔ）Ｙ＝−十
　　　　　　ｃｏｓ（ωｔ　）（ω：正弦波の角周波数
） となり、時間差ｔを正確に求めることかできる。

また、第５図のアンドゲート５９をオアゲートに変える
と、どれかの参照する過去の点でトリ力されると表示す
るようにすることもできる。

さらに、波形を表示する表示部に波形表示と同時にデジ
タルコンパレータ３７に設定されている設定値の範囲お
よび参照する過去の点の不確定性の範囲を表示するよう
にすると、より扱いを容易にすることができる。この場
合、最初に過去の参照点を参照しないようにして表示さ
せ、この表示された波形を見ながら過去の参照点のトリ
力範囲を設定するようにすると、設定か簡単にできる。

（発明の効果） 以上説明したように、本発明によれば、不規則波形でも
表示波形の重なりを生じることのないデジタルオシロス
コープが実現できる。

また、過去の参照点およびその範囲を的確に設定するこ
とによって例外的な事象でも部分だけを抜出して丁確に
捕えることか可能になり、低レートの高速等価時間サン
プリングにも有効である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成説明図、第２図は
第１図の動作を説明するタイミングチャド、第３図は第
１図の動作を説明する波形例図、第４図および第１０図
は本発明の他の実施例を示す構成説明図、第５図は第１
０図で用いる他の回路の具体例を示す構成説明図、第６
図〜第９図は第５図の動作を説明するためのタイミング
チャド、第１１図は時間差測定回路の具体例を示す構成
説明図、第１２図は従来のデジタルオシロスコブの一例
位を示す構成説明図、第１３図は第１２図の表示動作を
説明する波形例図である。 １１・・・入力端子、１２・・・Ａ／Ｄ変換器、１３・
・・アナログコンパレータ、１４・・・シフトレジスタ
、１７・・・セレクタ、１８．１９・・・デジタルコン
パレタ、２０・・・アンドゲート、２１・・・カウンタ
、２２２３・・・フリップフロップ、２４・・・時間軸
信号Ｑ 々 →く 十く ト 々 十ぐ 代 ペ ペ

Claims (1)

1. 【特許請求の範囲】 アナログ信号をデジタル信号に変換するＡ／Ｄ変換器と
   、 このＡ／Ｄ変換器の出力データを順次格納するシフトレ
   ジスタと、 前記Ａ／Ｄ変換器の出力データを格納するメモリと、 前記シフトレジスタに格納されたデータから所望の１デ
   ータを選択するセレクタと、 このセレクタを介して読み出されたデータが予め設定さ
   れた値の範囲にあるかを検出するコンパレータと、 前記アナログ信号が所定値になったことを検出する検出
   部と、 この検出部および前記コンパレータの出力によりトリガ
   信号を発生するトリガ信号発生部とを具備し、 このトリガ信号により前記メモリに格納されたデータを
   表示することを特徴とするデジタルオシロスコープ。