JPH025145A - マイクロプロセッサーの異常処理装置 - Google Patents

マイクロプロセッサーの異常処理装置

Info

Publication number
JPH025145A
JPH025145A JP63157132A JP15713288A JPH025145A JP H025145 A JPH025145 A JP H025145A JP 63157132 A JP63157132 A JP 63157132A JP 15713288 A JP15713288 A JP 15713288A JP H025145 A JPH025145 A JP H025145A
Authority
JP
Japan
Prior art keywords
control
abnormality
mode
control mode
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63157132A
Other languages
English (en)
Inventor
Hiroaki Ishimoto
博昭 石本
Takashi Iwasa
岩佐 隆司
Akira Shiratake
昭 白武
Shinichi Watanabe
伸一 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63157132A priority Critical patent/JPH025145A/ja
Publication of JPH025145A publication Critical patent/JPH025145A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロプロセッサ−を用いて制御を行う機器
において、その制御中にフラグ異常、RAMのデータ異
常、プログラムの暴走等の異常が発生した場合において
その異常による被害をできるだけ最少限に抑えると共に
制御そのものを正常復帰させる異常処理装置に関する。
従来の技術 従来のこの種のマイクロプロセッサ−の異常処理装置の
ブロック図を第3図に示す。11は複数の制御モードを
記憶するモード記憶部、12はモード記憶部11の制御
モードに基づいて機器の制御を行う制御部、13は制御
部12が正常に機能していることを監視する監視部、1
4は監視部13が制御部の動作が異常と判断した場合に
異常処理としてプログラムの実行番地をプログラムの先
頭番地に移して制御を開始する異常処理部である。
この構成において、マイクロプロセッサ−は常にモード
記憶部11の制御モードに基づいて制御を行っている。
もしも制御中に何等かの異常が発生すると監視部13は
異常処理部14に制御を移す処理を行ない、異常処理部
14はプログラムの先頭番地から制御を開始することに
より機器の制御を復帰させる処理を行う。
発明が解決しようとする課題 しかしながら上記のような構成では、異常処理部14は
単に、プログラムの先頭番地から制御を開始するだけで
あるから異常が発生した時の制御モードとは全く関係無
しに最初の制御モードで制御を開始することになる。
通常、機器の制御を行うためのプログラムは第4図に示
すようなフロー構成になっており、まず、マイクロプロ
セッサ−自身のチエツクとしてRAMのチエツク15を
行ない、次に制御に必要な初期データのRAMへの書き
込み及び入出力ポートの設定を行う初期設定16を行な
う、さらに最初に行うべき制御モードのモード記憶部へ
の書き込み17を行なって初めて機器の制御18を開始
するのである。制御中、常に制御部を監視19して異常
が発生すれば異常処理を行なう。異常処理においては、
その異常の原因が何であるかが明確であれば、それに応
じた異常処理を行うことが出来るが、ノイズ等によりR
AMの内容が書き替えられたり、フラグが反転したりと
いった異常、あるいはプログラムの暴走といった異常の
際には、全てを初期化する必要がある。従って、異常処
理としてプログラムの最初の番地から実行することが行
なわれるのである。
機器の具体的な例として電気毛布について、説明を行う
。近年の電気毛布には制御モードの1つとして冷え切っ
た寝床内を予め暖めて入床時に充分な暖かさを得るため
の予熱モードが採用されている。この予熱モードは電源
を入れてから30分から1時間だけ、使用者が設定した
温度目盛とは無関係に強制的に最高の目盛で制御を行う
モードであり、一定時間経過した後、もしくは予熱モー
ドの解除スイッチにより予熱モードを解除して使用者が
設定した温度目盛で制御を行うことになる。
もしも、上記のような制御を行う電気毛布において、何
等かの制御異常が発生した場合にはプログラムの初めか
ら実行が始まる。この場合、全てが初期化されてしまう
。つまり電源が入ってからの時間に関係なく予熱モード
が開始され、しかも異常が発生してから一定時間予熱モ
ードを維持することになる。この制御異常が使用者の睡
眠中に発生すれば、使用者は熱くて目が覚めたり汗をか
くといった不具合、あるいは低温やけどを引き起こす危
険性もある。
ここでは、電気毛布°について説明したが、モーター等
を用いた機器において、この様な異常処理が行なわれた
場合には、動いてはならない時にモーターが動いてしま
い人身事故を引き起こす可能性もある。
本発明はかかる従来の課題を解決するもので異常処理に
よる不具合を防止し、安全性の高いマイクロプロセッサ
−の異常処理装置を提供するものである。
課題を解決するための手段 上記課題を解決するために、本発明のマイクロプロセン
サーの異常処理装置は、複数の制御モードを記憶するモ
ード記憶部と、モード記憶部の制御モードに基づいて機
器の制御を行う制御部と、前記制御部が正常に機能して
いることを監視する監視部と、前記監視部が制御部の動
作が異常と判断した場合に現在の制御モードを記憶する
ハードレジスタと、異常処理としてプログラムの実行番
地をプログラムの先頭番地に移すと共に前記ハードレジ
スタに記憶された制御モードに基づいて制御を開始する
異常処理部とから構成したものである。
作  用 と記した構成によって、異常処理を行う場合、異常が発
生した時の制御モードをハードレジスタに一時的に記憶
させることにより、異常処理後、異常が発生したときの
制御モードで制御を開始できる。
実施例 以下、本発明の実施例を添付図面にもとづいて説明をお
こなう。
第1図は本発明のマイクロプロセッサ−の異常処理装置
のブロック図を示したもので、11は複数の制御モード
を記憶するモード記憶部、12はモード記憶部11の制
御モードに基づいて機器の制御を行う制御部、13は制
御部12が正常に機能していることを監視する監視部で
あり、RAMの値が通常採り得る値であるかの判定部、
及びマイコンの暴走をチエツクするためのウォッチドッ
グタイマーで構成されている。1は監視部13が制御部
12の動作が異常と判断した場合に現在の制御モードを
記憶するハードレジスタ、14は監視部13が制御部1
2の動作が異常と判断した場合にプログラムの実行番地
をプログラムの先頭番地に移すと共にハードレジスタ1
に記憶された制御モードに基づいて制御を開始する異常
処理部である。
上記構成において、異常処理は異常が発生した時の制御
モードを一時的にハードレジスタ1に記憶させた後、プ
ログラムの最初の番地から実行しRAMチエツク、RA
M及び入出力ポートの初期設定を行った後に、基びハー
ドレジスタ1に記憶された制御モードをモード記憶部1
1に記憶させて機器の制御を開始することにより行なわ
れる。
第2図に本発明による異常処理装置のフロー構成を示す
。まず異常処理時に制御モードを記憶するためのハード
レジスタ1の機能チエツク2を行ない、次に従来と同様
にマイクロプロセッサ−自身のチエツクとしてRAMの
チエツク15、制御に必要な初期データのRAMへの書
き込み及び入出力ポートの設定を行う初期設定16を行
なった後に、ハードレジスタ1のチエツク3を行ない、
もしも電源が入った場合の制御開始であれば最初に行う
べき制御モード、異常処理による制御開始であればハー
ドレジスタ1に記憶されている制御モードのモード記憶
部への書き込み4,5を行なって初めて機器の制御18
を開始するのである。
制御中、常に制御部を監視19して異常が発生すれば現
在の制御モードをハードレジスタに記憶6させて異常処
理を行なう。従って異常処理であっても機器の制御は異
常が生じた時の制御モードで開始されることになり従来
のような異常処理による不具合を解消することができる
ここでは制御モードに限って説明したが、時間そのもの
を制御モードと考えると、電源が入ってからの時間経過
で制御モードを変える制御機器においては、時間をハー
ドレジスタに記憶して異常処理を行なうといった応用が
できることは明白である。
発明の効果 以上のように本発明によるマイクロプロセッサ−の異常
処理装置によると異常処理の際、ハードレジスタに異常
が発生した時の制御モードを一時的に記憶させることに
より、異常処理後、異常が発生したときの制御モードで
制御を開始できるので、異常処理による不具合を解消す
ることができるのである。
また制御する機器によっては人身に危害を与えるといっ
た危険を防止することができる。
【図面の簡単な説明】
第1図は本発明のマイクロプロセッサ−の異常処理装置
のブロック図、第2図は同異常処理装置のプログラムの
フローチャート、第3図は従来のマイクロプロセッサ−
の異常処理装置のブロック図、第4図は同異常処理装置
のプログラムのフローチャートである。 1・・・・・ハードレジスタ、11・・・・・・モード
記憶部、12・・・・・・制御部、13・・・用監視部
、14・・・・・・異常処理部。 代理人の氏名 弁理士 中 尾 敏 男 はか1名第 因 第

Claims (1)

    【特許請求の範囲】
  1. 複数の制御モードを記憶するモード記憶部と、モード記
    憶部の制御モードに基づいて機器の制御を行う制御部と
    、前記制御部が正常に機能していることを監視する監視
    部と、前記監視部が制御部の動作が異常と判断した場合
    に現在の制御モードを記憶するハードレジスタと、監視
    部が制御部の動作が異常と判断した場合にプログラムの
    実行番地をプログラムの先頭番地に移すと共に前記ハー
    ドレジスタに記憶された制御モードに基づいて制御を開
    始する異常処理部とからなるマロクロプロセッサーの異
    常処理装置。
JP63157132A 1988-06-24 1988-06-24 マイクロプロセッサーの異常処理装置 Pending JPH025145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63157132A JPH025145A (ja) 1988-06-24 1988-06-24 マイクロプロセッサーの異常処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63157132A JPH025145A (ja) 1988-06-24 1988-06-24 マイクロプロセッサーの異常処理装置

Publications (1)

Publication Number Publication Date
JPH025145A true JPH025145A (ja) 1990-01-10

Family

ID=15642902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63157132A Pending JPH025145A (ja) 1988-06-24 1988-06-24 マイクロプロセッサーの異常処理装置

Country Status (1)

Country Link
JP (1) JPH025145A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6439072B1 (en) 1998-06-30 2002-08-27 Nnsk Ltd. Ball screw
EP2110580A1 (en) 2008-04-14 2009-10-21 Jtekt Corporation Ball screw mechanism and electric power steering device using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6439072B1 (en) 1998-06-30 2002-08-27 Nnsk Ltd. Ball screw
EP2110580A1 (en) 2008-04-14 2009-10-21 Jtekt Corporation Ball screw mechanism and electric power steering device using the same
US8418577B2 (en) 2008-04-14 2013-04-16 Jtekt Corporation Ball screw mechanism and electric power steering device using the same

Similar Documents

Publication Publication Date Title
JPS62157953A (ja) 異常検知機能を備えたマイクロコンピユ−タ
JPH025145A (ja) マイクロプロセッサーの異常処理装置
JPS6351301B2 (ja)
JP2000039936A (ja) パーソナルコンピュータの自動シャットダウン装置および方法
JP3547238B2 (ja) 情報処理システム及び、情報処理システムの電源制御方法
JP3082608B2 (ja) メモリデータ破壊防止回路
US11550296B2 (en) Numerical controller
JPS6347812A (ja) スリ−プモ−ド制御装置
JP4000722B2 (ja) プログラマブルコントローラ
JP3785844B2 (ja) プログラマブルコントローラ、及びその起動方法
JPH0687213B2 (ja) データ処理装置
JPH04178855A (ja) パーソナルコンピュータ
JPH09190360A (ja) マイクロコンピュータ及びその暴走監視処理方法
JPH11161519A (ja) リセット装置
JP2748153B2 (ja) 産業用ロボットの制御装置
JPH0529430A (ja) Ic試験装置の異常処理装置
JPS5833758A (ja) プログラマブル・コントロ−ラ
JPH0316656B2 (ja)
JPS58168121A (ja) 停電復電処理方式
JPH0789308B2 (ja) コンピュ−タの自動再スタ−ト方法
JPH0619807A (ja) 情報処理装置
JPH07122805B2 (ja) プログラマブルコントローラ
JPH05225075A (ja) データ処理装置
JPH04177504A (ja) プログラマブルコントローラのバックアップ装置
JP2000235436A (ja) コンピュータシステム