JPH0250622B2 - - Google Patents
Info
- Publication number
- JPH0250622B2 JPH0250622B2 JP56208931A JP20893181A JPH0250622B2 JP H0250622 B2 JPH0250622 B2 JP H0250622B2 JP 56208931 A JP56208931 A JP 56208931A JP 20893181 A JP20893181 A JP 20893181A JP H0250622 B2 JPH0250622 B2 JP H0250622B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- filler content
- molding material
- molding
- filler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000945 filler Substances 0.000 claims description 34
- 239000012778 molding material Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000010410 layer Substances 0.000 claims description 11
- 239000002344 surface layer Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 238000001721 transfer moulding Methods 0.000 claims description 6
- 238000000465 moulding Methods 0.000 claims description 3
- 229920003002 synthetic resin Polymers 0.000 description 5
- 239000000057 synthetic resin Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は半導体装置その他の電気的固体装置、
もしくは抵抗器、コンデンサ等の電気素子のフイ
ラーを含有する成形材料からなるパツケージの製
造方法の改良に関する。
もしくは抵抗器、コンデンサ等の電気素子のフイ
ラーを含有する成形材料からなるパツケージの製
造方法の改良に関する。
(b) 従来技術と問題点
半導体装置等において、そのパツケージは該装
置の素子を外部雰囲気、外力等に対して保護する
とともに、電気的接続と絶縁、熱的接続等の目的
をもつて、その形状、構造が開発されて来てい
る。これら各種のパツケージ構造中、一般の半導
体装置についてはモールド形パツケージ、特に合
成樹脂系のトランスフア成形によるパツケージが
多く用いられている。
置の素子を外部雰囲気、外力等に対して保護する
とともに、電気的接続と絶縁、熱的接続等の目的
をもつて、その形状、構造が開発されて来てい
る。これら各種のパツケージ構造中、一般の半導
体装置についてはモールド形パツケージ、特に合
成樹脂系のトランスフア成形によるパツケージが
多く用いられている。
合成樹脂系の成形材料は、周知の如く合成樹脂
と例えば二酸化シリコン（SiO2）等のフイラー
よりなり、成形されたパツケージの組織は第１図
の模式断面図に示す如く、フイラー１間に合成樹
脂２が充填された状態となつている。この様な組
織を水蒸気等が浸透する場合の経路は、例えば第
１図に破線で示す如く、フイラー表面に沿つて形
成されると考えられている。従つてパツケージの
外部雰囲気に対する保護効果を改善するために
は、成形材料中のフイラーの含有率を現状の例え
ば重量比70％より低下することが望ましい。
と例えば二酸化シリコン（SiO2）等のフイラー
よりなり、成形されたパツケージの組織は第１図
の模式断面図に示す如く、フイラー１間に合成樹
脂２が充填された状態となつている。この様な組
織を水蒸気等が浸透する場合の経路は、例えば第
１図に破線で示す如く、フイラー表面に沿つて形
成されると考えられている。従つてパツケージの
外部雰囲気に対する保護効果を改善するために
は、成形材料中のフイラーの含有率を現状の例え
ば重量比70％より低下することが望ましい。
一方、半導体装置等のパツケージは素子内で発
生する熱を該装置外に放出するためにその熱抵抗
が低いことが要求される。成形材料の組成中、合
成樹脂の熱伝導率は 概ね３乃至９×10-4cal／sec・cm・℃ であり、フイラーの熱伝導率は例えばSiO2の場
合 30乃至40×10-4cal／sec・cm・℃ であつて、パツケージの熱抵抗の点からはフイラ
ーの含有率が高いことが望ましく、外部雰囲気に
対する保護の改善と相反する。
生する熱を該装置外に放出するためにその熱抵抗
が低いことが要求される。成形材料の組成中、合
成樹脂の熱伝導率は 概ね３乃至９×10-4cal／sec・cm・℃ であり、フイラーの熱伝導率は例えばSiO2の場
合 30乃至40×10-4cal／sec・cm・℃ であつて、パツケージの熱抵抗の点からはフイラ
ーの含有率が高いことが望ましく、外部雰囲気に
対する保護の改善と相反する。
(c) 発明の目的
本発明は半導体装置その他の電気的固体装置も
しくは抵抗器、コンデンサ等の電気素子の、フイ
ラーを含有する成形材料よりなるパツケージの製
造方法において、外部雰囲気に対する保護を改善
し、かつその熱抵抗を低下するパツケージを容易
に形成することができる製造方法を提供すること
を目的とする。
しくは抵抗器、コンデンサ等の電気素子の、フイ
ラーを含有する成形材料よりなるパツケージの製
造方法において、外部雰囲気に対する保護を改善
し、かつその熱抵抗を低下するパツケージを容易
に形成することができる製造方法を提供すること
を目的とする。
(d) 発明の構成
本発明の目的は、トランスフア成形機の充填部
にフイラー含有率が小の成形材料とフイラー含有
率が大の成形材料とを充填し、前記二種類の成形
材料を先ずフイラー含有率が小の成形材料、次に
フイラー含有率が大の成形材料の順で連続して半
導体装置その他の電気的固体装置もしくは電気素
子を配したキヤビテイに注入することにより、フ
イラー含有率が大の成形材料からなる内部層をフ
イラー含有率が小の成形材料からなる外表面層が
包囲する構造のパツケージを成形すること、によ
り達成される。
にフイラー含有率が小の成形材料とフイラー含有
率が大の成形材料とを充填し、前記二種類の成形
材料を先ずフイラー含有率が小の成形材料、次に
フイラー含有率が大の成形材料の順で連続して半
導体装置その他の電気的固体装置もしくは電気素
子を配したキヤビテイに注入することにより、フ
イラー含有率が大の成形材料からなる内部層をフ
イラー含有率が小の成形材料からなる外表面層が
包囲する構造のパツケージを成形すること、によ
り達成される。
(e) 発明の実施例
以下本発明を実施例により図面を参照して具体
的に説明する。
的に説明する。
第２図は本発明に基づき製造した半導体装置の
一例を示す断面図である。図において１１は半導
体チツプ、１２はチツプ１１を支持する基板、１
３は外部端子、１４はワイヤ、１５は保護膜、１
６はパツケージの内部層、１７はパツケージの外
表面層を示す。
一例を示す断面図である。図において１１は半導
体チツプ、１２はチツプ１１を支持する基板、１
３は外部端子、１４はワイヤ、１５は保護膜、１
６はパツケージの内部層、１７はパツケージの外
表面層を示す。
第２図のパツケージはSiO2をフイラーとし、
エポキシ系樹脂をベースとする成形材料を用い、
後に説明するトランスフア成形法によつて成形し
たが、従来技術によるパツケージはフイラー含有
率70％程度の一層より構成されるのに対して、第
２図のパツケージにおいては、パツケージの内部
層１６はフイラーの含有率75％乃至80％、外表面
層１７は30％程度としている。また内部層１６と
外表面層１７との厚さの比は、両層の境界が必ず
しも明確でなく、また位置によつて差異があるが
概ね２：１である。
エポキシ系樹脂をベースとする成形材料を用い、
後に説明するトランスフア成形法によつて成形し
たが、従来技術によるパツケージはフイラー含有
率70％程度の一層より構成されるのに対して、第
２図のパツケージにおいては、パツケージの内部
層１６はフイラーの含有率75％乃至80％、外表面
層１７は30％程度としている。また内部層１６と
外表面層１７との厚さの比は、両層の境界が必ず
しも明確でなく、また位置によつて差異があるが
概ね２：１である。
第２図のものと同一のパツケージを用いた雰囲
気試験試料と従来技術によるパツケージを用いた
比較試料とについて、加速耐湿試験を実施して、
PCTバイアステストにおいて不良率30％に到達
する時間は、従来技術による比較試料が250乃至
300時間であるのに対して、本発明によるパツケ
ージを用いた試料は400時間以上であつた。
気試験試料と従来技術によるパツケージを用いた
比較試料とについて、加速耐湿試験を実施して、
PCTバイアステストにおいて不良率30％に到達
する時間は、従来技術による比較試料が250乃至
300時間であるのに対して、本発明によるパツケ
ージを用いた試料は400時間以上であつた。
また熱抵抗については、16ピンパツケージにお
いて、従来技術によるパツケージの約110℃／Ｗ
に対し、本発明のパツケージは約90℃／Ｗに低下
した。
いて、従来技術によるパツケージの約110℃／Ｗ
に対し、本発明のパツケージは約90℃／Ｗに低下
した。
以上の結果から、外部雰囲気に対する保護の効
果は、フイラー含有率の小さいパツケージの外表
面層１７によつて向上し、他方パツケージの熱抵
抗に関しては、等温面の面積が小さいパツケージ
内部層１６の熱伝導率が従来技術によるパツケー
ジより大きい効果が、パツケージ外表面層１７に
おける熱抵抗上昇の不利を上廻ることが確認され
た。
果は、フイラー含有率の小さいパツケージの外表
面層１７によつて向上し、他方パツケージの熱抵
抗に関しては、等温面の面積が小さいパツケージ
内部層１６の熱伝導率が従来技術によるパツケー
ジより大きい効果が、パツケージ外表面層１７に
おける熱抵抗上昇の不利を上廻ることが確認され
た。
本発明の実施例の製造方法を第３図を参照して
説明する。第３図はトランスフア成形機の充填部
に成形材料を入れた状態を示す模式図である。本
実施例において成形材料は２個のタブレツト２１
及びタブレツト２２として充填部に入れられる。
このタブレツト２１はフイラー含有率が30％程度
と小く、タブレツト２２はフイラー含有率が75乃
至80％と大きい組成であつて、タブレツト２１が
充填部の底側に、タブレツト２２はタブレツト２
１の上に位置している。このタブレツト２１及び
２２を例えば180℃程度に加熱し、プランジヤー
２３によつて例えば60Kg／cm2程度の圧力を加える
ことにより、成形材料はランナー２４を通つてキ
ヤビテイ２５に押し込まれ、パツケージとして成
形されるが、この際にキヤビテイ２５に先に入つ
た成形材料が、後に続く成形材料によつて押し広
げられてキヤビテイ２５の壁面に接することとな
る。すなわち、充填部底側のフイラー含有率の小
いタブレツト２１によつて、パツケージの外表面
層が形成され、フイラー含有率の大きいタブレツ
ト２２によつてパツケージの内部層が形成され
る。
説明する。第３図はトランスフア成形機の充填部
に成形材料を入れた状態を示す模式図である。本
実施例において成形材料は２個のタブレツト２１
及びタブレツト２２として充填部に入れられる。
このタブレツト２１はフイラー含有率が30％程度
と小く、タブレツト２２はフイラー含有率が75乃
至80％と大きい組成であつて、タブレツト２１が
充填部の底側に、タブレツト２２はタブレツト２
１の上に位置している。このタブレツト２１及び
２２を例えば180℃程度に加熱し、プランジヤー
２３によつて例えば60Kg／cm2程度の圧力を加える
ことにより、成形材料はランナー２４を通つてキ
ヤビテイ２５に押し込まれ、パツケージとして成
形されるが、この際にキヤビテイ２５に先に入つ
た成形材料が、後に続く成形材料によつて押し広
げられてキヤビテイ２５の壁面に接することとな
る。すなわち、充填部底側のフイラー含有率の小
いタブレツト２１によつて、パツケージの外表面
層が形成され、フイラー含有率の大きいタブレツ
ト２２によつてパツケージの内部層が形成され
る。
なお、前記製造方法の如く、２個のタブレツト
２１及び２２に代えて、フイラー含有率の異なる
２層よりなるタブレツト１個を使用してもよい。
２１及び２２に代えて、フイラー含有率の異なる
２層よりなるタブレツト１個を使用してもよい。
(f) 発明の効果
本発明は以上説明した如く、半導体装置その他
の電気的固体装置もしくは電気素子の、フイラー
を含有する封止材料をトランスフア成形法により
成形してなるパツケージの製造方法について、該
パツケージの外表面層のフイラー含有率を小とす
ることによつて外部雰囲気に対する保護を改善
し、該パツケージの内部層のフイラー含有率を外
表面層より大とすることによつて熱抵抗を低下す
るパツケージを容易に形成するものであつて、前
記半導体装置等の信頼度の向上及び作業性の向上
に効果を有する。
の電気的固体装置もしくは電気素子の、フイラー
を含有する封止材料をトランスフア成形法により
成形してなるパツケージの製造方法について、該
パツケージの外表面層のフイラー含有率を小とす
ることによつて外部雰囲気に対する保護を改善
し、該パツケージの内部層のフイラー含有率を外
表面層より大とすることによつて熱抵抗を低下す
るパツケージを容易に形成するものであつて、前
記半導体装置等の信頼度の向上及び作業性の向上
に効果を有する。
第１図は従来技術によるパツケージの模式断面
図、第２図は本発明に基づき製造した半導体装置
の模式断面図、第３図は本発明の実施例の製造方
法を示す模式図である。 図において、１はフイラー、２は合成樹脂、１
１は半導体チツプ、１２は基板、１３は外部端
子、１４はワイヤ、１５は保護膜、１６はパツケ
ージの内部層、１７はパツケージの外表面層、２
１及び２２はタブレツト、２３はプランジヤー、
２４はランナー、２５はキヤビテイを示す。
図、第２図は本発明に基づき製造した半導体装置
の模式断面図、第３図は本発明の実施例の製造方
法を示す模式図である。 図において、１はフイラー、２は合成樹脂、１
１は半導体チツプ、１２は基板、１３は外部端
子、１４はワイヤ、１５は保護膜、１６はパツケ
ージの内部層、１７はパツケージの外表面層、２
１及び２２はタブレツト、２３はプランジヤー、
２４はランナー、２５はキヤビテイを示す。
Claims (1)
- 【特許請求の範囲】 １ トランスフア成形機の充填部にフイラー含有
率が小の成形材料とフイラー含有率が大の成形材
料とを充填し、 前記二種類の成形材料を先ずフイラー含有率が
小の成形材料、次にフイラー含有率が大の成形材
料の順で連続して半導体装置その他の電気的固体
装置もしくは電気素子を配したキヤビテイに注入
することにより、 フイラー含有率が大の成形材料からなる内部層
をフイラー含有率が小の成形材料からなる外表面
層が包囲する構造のパツケージを成形することを
特徴とする半導体装置等のパツケージ製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56208931A JPS58110061A (ja) | 1981-12-23 | 1981-12-23 | 半導体装置等のパッケージ製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56208931A JPS58110061A (ja) | 1981-12-23 | 1981-12-23 | 半導体装置等のパッケージ製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58110061A JPS58110061A (ja) | 1983-06-30 |
| JPH0250622B2 true JPH0250622B2 (ja) | 1990-11-02 |
Family
ID=16564492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56208931A Granted JPS58110061A (ja) | 1981-12-23 | 1981-12-23 | 半導体装置等のパッケージ製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58110061A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016162767A (ja) * | 2015-02-26 | 2016-09-05 | 株式会社デンソー | モールドパッケージの製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6331149A (ja) * | 1986-07-25 | 1988-02-09 | Fujitsu Ltd | 半導体装置 |
| JPH0294458A (ja) * | 1988-09-29 | 1990-04-05 | Nec Corp | 樹脂封止型半導体装置 |
| US5300459A (en) * | 1989-12-28 | 1994-04-05 | Sanken Electric Co., Ltd. | Method for reducing thermal stress in an encapsulated integrated circuit package |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4950870A (ja) * | 1972-09-18 | 1974-05-17 | ||
| JPS4953387A (ja) * | 1972-09-27 | 1974-05-23 | ||
| JPS5588357A (en) * | 1978-12-27 | 1980-07-04 | Hitachi Ltd | Resin mold semiconductor device |
| JPS596512A (ja) * | 1982-07-02 | 1984-01-13 | Nissin Electric Co Ltd | モ−ルドコイルの製造方法 |
-
1981
- 1981-12-23 JP JP56208931A patent/JPS58110061A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4950870A (ja) * | 1972-09-18 | 1974-05-17 | ||
| JPS4953387A (ja) * | 1972-09-27 | 1974-05-23 | ||
| JPS5588357A (en) * | 1978-12-27 | 1980-07-04 | Hitachi Ltd | Resin mold semiconductor device |
| JPS596512A (ja) * | 1982-07-02 | 1984-01-13 | Nissin Electric Co Ltd | モ−ルドコイルの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016162767A (ja) * | 2015-02-26 | 2016-09-05 | 株式会社デンソー | モールドパッケージの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58110061A (ja) | 1983-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8013431B2 (en) | Semiconductor power module package with temperature sensor mounted thereon and method of fabricating the same | |
| US4091407A (en) | Combination glass/low temperature deposited Siw Nx Hy O.sub.z | |
| US4472730A (en) | Semiconductor device having an improved moisture resistance | |
| JPH0358185B2 (ja) | ||
| US5215801A (en) | Silicone resin electronic device encapsulant | |
| JPH0250622B2 (ja) | ||
| CN104422558B (zh) | 压力传感器封装的管芯边缘保护 | |
| JPS59191353A (ja) | 多層配線構造を有する電子装置 | |
| JPS6140137B2 (ja) | ||
| US5191403A (en) | Resin-sealed semiconductor device having a particular mold resin structure | |
| JPS63213347A (ja) | 半導体装置 | |
| US3487275A (en) | Protective element for hermetically enclosed semiconductor devices | |
| USH73H (en) | Integrated circuit packages | |
| US3810068A (en) | Impedance element with magnesium reaction terminal contact and method | |
| GB2134709A (en) | Semiconductor device and fabrication method thereof | |
| JPH0337308B2 (ja) | ||
| JPS61187262A (ja) | 半導体素子 | |
| CN100499086C (zh) | 高度湿敏电子器件元件及其制造方法 | |
| JPH0760848B2 (ja) | 電子チップ部品のテーピング包装方法 | |
| JP2700351B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6356704B2 (ja) | ||
| JPH0438829A (ja) | 保護絶縁膜を有する半導体装置，その製造方法およびその製造装置 | |
| JPH08316373A (ja) | 樹脂封止型パワーモジュール装置およびその製造方法 | |
| JPS559445A (en) | Semiconductor device | |
| JPH0415942A (ja) | 半導体装置 |