JPH0760848B2 - 電子チップ部品のテーピング包装方法 - Google Patents

電子チップ部品のテーピング包装方法

Info

Publication number
JPH0760848B2
JPH0760848B2 JP2404370A JP40437090A JPH0760848B2 JP H0760848 B2 JPH0760848 B2 JP H0760848B2 JP 2404370 A JP2404370 A JP 2404370A JP 40437090 A JP40437090 A JP 40437090A JP H0760848 B2 JPH0760848 B2 JP H0760848B2
Authority
JP
Japan
Prior art keywords
electronic chip
chip parts
protective film
wafer
taping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2404370A
Other languages
English (en)
Other versions
JPH04219955A (ja
Inventor
喜文 北山
和弘 森
啓二 佐伯
尚士 秋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2404370A priority Critical patent/JPH0760848B2/ja
Publication of JPH04219955A publication Critical patent/JPH04219955A/ja
Publication of JPH0760848B2 publication Critical patent/JPH0760848B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子チップ部品のテー
ピング包装方法に関するものである。
【0002】
【従来の技術】従来電子チップ部品のテーピング包装
は、ウェハー状態からダイシングされ個別に分割された
後、図3に示すように、ボトムテープ23を貼り合わせた
キャリアテープ本体22のデバイスホール25に格納され、
前記キャリアテープ本体22にトップテープ24を貼り合わ
せて前記デバイスホール25を封じて行われていた。ベア
チップ形の電子チップ部品21においては、ウェハーの段
階で電極部27が設けられたアクティブ面26が前記電極部
27の外部との接合部分を除いて二酸化ケイ素、窒化ケイ
素などからなるパッシベーション膜28で被覆されてお
り、このパッシベーション膜28によって電子チップ部品
21に耐湿性を付与している。
【0003】
【発明が解決しようとする課題】しかし従来は、電子チ
ップ部品21のアクティブ面26に露出された箇所が残存し
た状態であるために、テーピング後前記デバイスホール
25内で電子チップ部品21が移動し、トップテープ24やデ
バイスホール25の内側面に電子チップ部品21が接触した
場合に、アクティブ面26に傷がついたりチッピングが生
じるという問題があった。又電極部27が外気と接触する
ため電極部27が酸化されて腐食する原因となるという問
題もあった。
【0004】又パッシベーション膜28にはピンホールが
生じることがあるため、電子チップ部品21の耐湿性が不
十分である場合があった。
【0005】
【課題を解決するための手段】本発明は上記課題を解決
するため、電子チップ部品のテーピング包装方法におい
て、ウェハー上に形成された電極部及びパッシベーショ
ン膜を電気絶縁性が高い熱硬化性有機物や熱可塑性有機
物を用いた有機保護膜で被覆した後、前記ウェハーをダ
イシングして電子チップ部品を分割形成し、次いで有機
保護膜を備えた電子チップ部品を、キャリアテープにテ
ーピング収納することを特徴とする。
【0006】
【作用】電子チップ部品のアクティブ面に被覆した有機
保護膜は、電気絶縁性が高い熱硬化性有機物や熱可塑性
有機物を用いたもので構成され、この有機保護膜は電子
チップ部品をキャリアテープにテーピング収納した後、
前記電子チップ部品がキャリアテープの格納空間で移動
し、トップテープ等に前記アクティブ面が衝突した場合
でも、前記有機保護膜がそのクッション保護作用により
アクティブ面を保護する。又前記有機保護膜は、アクテ
ィブ面を空気から遮断するので、アクティブ面に設置さ
れた電極が酸化されることを防止するだけでなく、湿気
の侵入をも防ぐことができる。そして前記有機保護膜は
ウェハーの段階で被覆されるので、生産能率が良く、又
後のボンディング工程においても、ボンディングされる
箇所のみが破壊されて有効な電気的接続を行うことがで
きる。
【0007】
【実施例】図1及び図2は本発明の一実施例を示してい
る。
【0008】ウェハー1のアクティブ面11にはアルミニ
ウム電極部2が設けられており、電子チップ部品と外部
を接続するアルミニウム電極部2の中央部は露出されて
いるが、アルミニウム電極部2の周縁部及びウェハー1
の表面は、ウェハー1 に耐湿性を付与するため二酸化ケ
イ素、窒化ケイ素などからなる0.8 〜1.3 μm厚のパッ
シベーション膜3で覆われている。パッシベーション膜
3を形成した後、アルミニウム電極部2の前記露出部及
びパッシベーション膜3をスピンコートによってポリイ
ミド溶液で覆い、ウェハー1表面全体にポリイミド溶液
を均一に延ばし、 100〜150 ℃で1〜3時間加熱して硬
化させ、図1に示すように有機保護膜4を形成する。前
記パッシベーション膜3には、ピンホール5が生じるこ
とがあるが、このとき前記ポリイミド溶液は、ピンホー
ル5にも流入するのでピンホール5は埋められ、ウェハ
ー1のアクティブ面11は有機保護膜4によって全て被覆
される。
【0009】尚、有機保護膜4は電子チップ部品に応じ
て上記ポリイミドに限らず、例えばポリウレタン、ポリ
フェニレンサルファイド、エポキシ樹脂等の電気絶縁性
が高い熱硬化性有機物や熱可塑性有機物を素材に用い、
適した製膜方法を選択して形成することができる。
【0010】ウェハー1は有機保護膜4を被覆した後、
ダイシングされ、個々の電子チップ部品6に分割され
る。
【0011】図2に示すように、ポリスチレン製のキャ
リアテープ7の本体7aには、ポリエステル製のボトム
テープ8が貼り合わせてあり、前記電子チップ部品6
は、キャリアテープ7に設けられたデバイスホール9内
に格納される。電子チップ部品6を格納した後、キャリ
アテープ本体7aにポリエステル製のトップテープ10を
貼り付け、デバイスホール9を封じ、樹脂フィルムを用
いた電子チップ部品6のテーピング包装が完成する。テ
ーピングに用いるテープ材料は上記のポリスチレン及び
ポリエステルだけに限らず、104 Ω・cm〜106 Ω・cmの
比抵抗値を持つ材料であれば他の材料を用いてもよい。
【0012】上述のようにアクティブ面11を有機保護膜
4で被覆された電子チップ部品6が、キャリアテープ7
のデバイスホール9内に格納されテーピングされた後、
デバイスホール9内で移動してトップテープ10やデバイ
スホール9の内面に接触しても、アクティブ面11が有機
保護膜4によって保護されているので、アクティブ面11
に傷がついたりチッピングすることがない。
【0013】又有機保護膜4によってアクティブ面11が
外気から完全に遮断されるので、アルミニウム電極部2
の酸化されるのを防ぐことができると同時に湿気が侵入
することを防ぐことができ、耐酸化性、耐湿性に優れた
製品を製造することができる。
【0014】尚、有機保護膜4は電子チップ部品をボン
ディングする場合に加わる熱及び圧力に耐えられる程機
械的強度が強くないので、ボンディングする場合には電
極部2の当接部分のみを破壊し、容易にボンディングす
ることができる。
【0015】有機保護膜4はこのようにボンディングす
る箇所以外の部分を破壊せずに、ボンディングに必要な
部分のみを破壊することが容易であるので、後の工程で
ボンディングを行う電子チップ部品には大変好適であ
る。
【0016】
【発明の効果】本発明によれば、テーピングされた電子
チップ部品のアクティブ面がキャリアテープの格納空間
の内壁やトップテープに直接接触しても、電子チップ部
品のアクティブ面に傷がついたり、チッピングが生じる
のを防止することができると共に、電子チップ部品の耐
酸化性、耐湿性を向上させることができるので、信頼性
が高く且つボンディング容易なテーピング包装電子チッ
プ部品を合理的な製造工程によって提供することができ
る。
【図面の簡単な説明】
【図1】本発明の一実施例におけるウェハーの要部の断
面図である。
【図2】電子チップ部品をテーピング収納した状態の断
面図である。
【図3】従来のテーピング包装の断面図である。
【符号の説明】
1 ウェハー 2 電極部 3 パッシベーション膜 4 有機保護膜 6 電子チップ部品 7 キャリアテープ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 秋口 尚士 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭63−164444(JP,A) 特開 昭60−189228(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ウェハー上に形成された電極部及びパッ
    シベーション膜を電気絶縁性が高い熱硬化性有機物や熱
    可塑性有機物を用いた有機保護膜で被覆した後、前記ウ
    ェハーをダイシングして電子チップ部品を分割形成し
    次いで有機保護膜を備えた電子チップ部品を、キャリア
    テープにテーピング収納することを特徴とする電子チッ
    プ部品のテーピング包装方法。
JP2404370A 1990-12-20 1990-12-20 電子チップ部品のテーピング包装方法 Expired - Lifetime JPH0760848B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2404370A JPH0760848B2 (ja) 1990-12-20 1990-12-20 電子チップ部品のテーピング包装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2404370A JPH0760848B2 (ja) 1990-12-20 1990-12-20 電子チップ部品のテーピング包装方法

Publications (2)

Publication Number Publication Date
JPH04219955A JPH04219955A (ja) 1992-08-11
JPH0760848B2 true JPH0760848B2 (ja) 1995-06-28

Family

ID=18514049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2404370A Expired - Lifetime JPH0760848B2 (ja) 1990-12-20 1990-12-20 電子チップ部品のテーピング包装方法

Country Status (1)

Country Link
JP (1) JPH0760848B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426293B2 (en) 2004-07-09 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. IC chip and its manufacturing method
JP5025103B2 (ja) * 2004-07-09 2012-09-12 株式会社半導体エネルギー研究所 Icチップの作製方法
CN100460292C (zh) * 2005-02-24 2009-02-11 亚洲光学股份有限公司 通用型承载装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60189228A (ja) * 1984-03-08 1985-09-26 Shinkawa Ltd チツプテ−ピング装置
JPS63164444A (ja) * 1986-12-26 1988-07-07 Matsushita Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH04219955A (ja) 1992-08-11

Similar Documents

Publication Publication Date Title
US5744382A (en) Method of packaging electronic chip component and method of bonding of electrode thereof
US4837184A (en) Process of making an electronic device package with peripheral carrier structure of low-cost plastic
US20030009864A1 (en) Method for fabricating surface acoustic wave filter package
KR20010049363A (ko) 반도체장치
US5951813A (en) Top of die chip-on-board encapsulation
US4152689A (en) Electrical resistor package which remains unaffected by ambient stresses and humidity
JPH0653358A (ja) 絶縁半導体パッケージ
JPH0760848B2 (ja) 電子チップ部品のテーピング包装方法
JPS6140137B2 (ja)
JPS63262860A (ja) 混成集積回路装置
JPH0613501A (ja) 樹脂封止形半導体装置
JP2970211B2 (ja) 樹脂封止型半導体装置
JP2744740B2 (ja) 半導体装置
JPH03116960A (ja) 半導体装置
JPH0469424B2 (ja)
JPS6239036A (ja) ハイブリツドic
JPS6127663A (ja) 半導体集積回路
JPS5998540A (ja) 半導体装置
JP2633557B2 (ja) 樹脂封止型集積回路装置
JPS5837694B2 (ja) 半導体装置
JP3711969B2 (ja) 半導体装置用テープキャリアの梱包方法
JPH02109883A (ja) 半導体装置の包装装置
JPS617638A (ja) 半導体装置
JP2765265B2 (ja) 半導体装置用リードフレーム
JP2571315B2 (ja) 半導体装置の製造方法