JPH0249442A - 光半導体素子のダイボンディング方法 - Google Patents

光半導体素子のダイボンディング方法

Info

Publication number
JPH0249442A
JPH0249442A JP63200609A JP20060988A JPH0249442A JP H0249442 A JPH0249442 A JP H0249442A JP 63200609 A JP63200609 A JP 63200609A JP 20060988 A JP20060988 A JP 20060988A JP H0249442 A JPH0249442 A JP H0249442A
Authority
JP
Japan
Prior art keywords
chip
layer
brazing material
die bonding
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63200609A
Other languages
English (en)
Other versions
JPH0797593B2 (ja
Inventor
Toshiyuki Nonomura
野々村 敏幸
Fumiaki Sato
文明 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63200609A priority Critical patent/JPH0797593B2/ja
Publication of JPH0249442A publication Critical patent/JPH0249442A/ja
Publication of JPH0797593B2 publication Critical patent/JPH0797593B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は光半導体素子のダイボンディング方法に係り
、特に半導体素子のp側電極にてダイボンディングが施
される。いわゆるアップサイドダウン構造の光半導体素
子で合金のろう材によるダイボンディング方法に適用さ
れる。
(従来の技術) 従来の例えば光半導体素子で、そのp側電極を合金のろ
う材によってマウント部材にダイボンディングが施され
るものがある。第2図(a)〜(C)に上記従来例のダ
イボンディング方法を工程順に示す、すなわち、第2図
(a)に示すように、マウント部材101の上面におけ
る素子のダイボンド予定域102に一例として素子のp
側電極ろう材であるIn、 Sn等のろう材を蒸着また
はめつき等の方法で。
またはプリフォームろう材を設ける0次の第2図(b)
に、例えばプリフォームろう材103を配置した状態を
示す、ついで、加熱を施して光半導体素子チップ104
(以下チップと略称する)をマウント部材101にダイ
ボンドを施し第2図(c)の如くなる。
図に示されるように、チップのダイボンド面の面積より
もろう材113のひろがり面の面積の方が大きくなるの
で、チップ104の側面にろう材が這い上がりやすい。
(発明が解決しようとする課題) 光半導体素子は通常チップのサイズが00.3〜0.6
+ms程度であり、又アップサイドダウン構造のチップ
では活性層からマウント面までの距離は10μ重以下で
非常に小さい。
従って、プリフォームろう材を用いてダイボンドした時
、ろう材がペレット側面の活性層に這い上がらないよう
にするには、ろう材のサイズを極力小さくする必要があ
る。
現在成形可能なろう材のサイズは径0 、3mm、厚さ
0.05+am程度が実用限界であり、アップサイドダ
ウン構造のダイボンド方式ではろう材量が多すぎる。
このため、ろう材量を少なくする方法としてマウント部
材にろう材を供給し、そのろう材を溶融後に余分な量だ
け取り除く方法があるが、工程が煩雑で量産に適しない
という問題がある。
又、この方法では第2図に示し説明したように、チップ
のダイボンド面面積よりろう材床がり面積の方が大きく
なるためチップ側面にろう材が這い上がり、電気的短絡
不良の原因となる可能性がある。
この回避方法としてチップとマウント部材の間に任意の
面のみにろう材が濡れるようにバターニングしたサブマ
ウント材を使用する方法があるが、他の工程の妨げとな
り、又工程を複雑にするものである。
次に蒸着方法による場合、マウント部材あるはチップの
p側面にIn、Sn等の単金属を蒸着により形成した場
合、膜厚は数μ論以下に制御出来、ろう材を取り除く工
程は必要ない、又、チップのp側面の必要面のみろう材
を蒸着することにより、チップの側面へのろう材の這い
上がりを防止することが出来る。
しかし、Inの場合、融点が低((156℃)熱的に不
安定であり、又経時変化が著しく信頼性に欠ける。
又、Snは通常チップ9面あるいはマウント部材に予じ
め付けておいたAuと合金化してAuSn合金として使
用するが、融点が220〜280℃と高く、硬いため、
マウント部材チップ間の熱ストレスを吸収出来ず、チッ
プの劣化の原因となる。従って、この系の合金を使う場
合、マウント部材とチップの間に他のSi等のチップを
入れる必要があり、工程を複雑にするものである。
In、Sn等に対してPb−5n系の合金は熱的に比較
的安定(融点183℃)で経時変化も少なく、又AuS
n合金に比べ軟かく、ろう材としては良い特徴をもって
いる。 このPb−Sn合金を蒸着によりマウント部材
あるいはチップのp面に形成する場合、Sn/pbある
いはPb/SnのJ@で層状に蒸着する。しかしこの場
合、pbが単金属として存在するため、非常に酸化しや
すい、そして、ダイボンド時ろう材を溶融するとマウン
ト部材あるいはチップのp面のAuとSnが優先して合
金化して、pbが単相として析出する。従って、ろう材
融点は、実質pbの融点327℃になり、又、pbが溶
けた時点で酸素を放出するため、非酸化性雰囲気中でも
酸化膜が出来て、実際に使用出来ない。
本発明は層上の従来技術の問題点に鑑みてなされたもの
で、多層合金の蒸着法によるダイボンディングを可能に
するダイボンディング方法を提供することを目的とする
〔発明の構成〕
(課題を解決するための手段) 本発明にかかる光半導体素子のダイボンディング方法は
1表面に酸化シリコン層が形成されたシリコン基板に所
定の大きさのダイシング溝を設ける工程と、前記酸化シ
リコン層上に全体で所定の構成になる複数のろう材層を
形成する工程と、前記ダイシング溝に沿ってシリコン基
板を分割したのち非酸化性雰囲気にて加熱しろう材層を
合金化する工程と、前記ろう材を半導体素子またはマウ
ント部材のいずれかに転写する工程とを含むものである
(作 用) 本発明はろう材を蒸着法により数μmの薄層に形成でき
るので、チップの側面、レーザ出射面へのろう材の這い
上がりを防止できる。
また、合金化したろう材をチップ、あるいはマウント部
材に転写するのでろう材の単金属を層状に蒸着した時に
生ずる成分の偏析を防止することができる。
(実施例) 以下、本発明の一実施例につき第1図および第2図を参
照して説明する。
一例のチップサイズが00.4w+m、ろう材のffl
[が3μmの場合、次のようにダイボンディングを行な
う。
まず、第1図(a) 、 (b)に示すように、表面に
5in2層12が形成された厚さ0.2mmのシリコン
基板11に互いに直交する複数のダイシング溝13を形
成する。このダイシング溝13は幅:30μm(A)、
深さ=0.1μ5(B)、 ピッチ寸法:縦方向X横方
向=0.38mm(C) X 0.43+u+にて形成
され、得られる1ブロツクの寸法が縦×横= 0.35
mm(D) X O,40!all(E)になるように
形成する。このブロックの寸法はチップ104の寸法よ
りも小さく設定される。
次に、第1図(C)に示すように、シリコン基板11上
面のSin、層12上に全体の層厚が3μ−になるよう
にろう材層14a、14bを積層させて形成する。
次に、上記シリコン基板12をダイシング*13に沿っ
て分割したのち非酸化性雰囲気中で加熱溶融し、ろう材
層14a、14bを合金化し凝集した球状のろう材15
に形成する(第1図(d))。
上記状態を保持し、球状のろう材15にチップ104、
またはマウント部材1(チップの場合を図示する)を圧
接させることにより、チップ104またはマウント部材
1にろう材15が転写、変形され、ろう層25として固
着される(第1図(e))。
次に、上記転写後、直ちにチップ104とマウント部材
10とをダイボンドすることにより、ろう層25はチッ
プ側面、光出射面への這い上がりなくダイボンディング
を達成する(第1図(f))。
〔発明の効果〕
この発明には次にあげる利点がある。
(+)ろう材層を蒸着により積層形成するので、層厚が
数μ−と薄く形成できるため、 プリフォームろう材に
よるろう接において必須のろう材除去工程が不要である
(i)チップサイズよりわずかに小さい面のみにろう層
を形成できるため、チップの側面、レーザ出射面へのろ
う材の這い上がりによる不良の発生を防止できる。
(i)合金化されたろう材をチップまたはマウント部材
に転写するため、従来の単金属を層状に蒸着した時に生
じる成分の偏析(ろう材融点の変化)が防止できる。ま
た、単金属よりも酸化の程度は非常に少ない。
(it)本発明により、2元合金、3元合金が使えるた
め1色々な特性のろう材を使うことができ。
他の工程に制約をおよぼす条件が少ない。
【図面の簡単な説明】
第1図(a)ないしくf)は本発明の一実施例のダイボ
ンディング工程を工程順に示すもので、第1図(a)は
シリコン基板の上面図、第1図(b)ないしくf)はい
ずれも断面図、第2図(a)ないしくc)は従来例のダ
イボンディング工程を工程順に示すいずれも断面図であ
る。 10.101−−−−−マウント部材 11−一−−−シリコン基板 14.14a。 5in、層 ダイシング溝 14b−−−−−一ろう材層 球状のろう層 ろう層 チップ

Claims (1)

    【特許請求の範囲】
  1. 表面に酸化シリコン層が形成されたシリコン基板に所定
    の大きさのダイシング溝を設ける工程と、前記酸化シリ
    コン層上に全体で所定の構成になる複数のろう材層を形
    成する工程と、前記ダイシング溝に沿ってシリコン基板
    を分割したのち非酸化性雰囲気にて加熱しろう材層を合
    金化する工程と、前記ろう材を半導体素子またはマウン
    ト部材のいずれかに転写する工程とを含む光半導体素子
    のダイボンディング方法。
JP63200609A 1988-08-11 1988-08-11 光半導体素子のダイボンディング方法 Expired - Lifetime JPH0797593B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63200609A JPH0797593B2 (ja) 1988-08-11 1988-08-11 光半導体素子のダイボンディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63200609A JPH0797593B2 (ja) 1988-08-11 1988-08-11 光半導体素子のダイボンディング方法

Publications (2)

Publication Number Publication Date
JPH0249442A true JPH0249442A (ja) 1990-02-19
JPH0797593B2 JPH0797593B2 (ja) 1995-10-18

Family

ID=16427213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63200609A Expired - Lifetime JPH0797593B2 (ja) 1988-08-11 1988-08-11 光半導体素子のダイボンディング方法

Country Status (1)

Country Link
JP (1) JPH0797593B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817636A (ja) * 1981-07-23 1983-02-01 Nec Home Electronics Ltd 半導体装置の製造方法
JPS5834737U (ja) * 1981-08-31 1983-03-07 日本電気ホームエレクトロニクス株式会社 半導体ウエ−ハ
JPS60101937A (ja) * 1983-11-07 1985-06-06 Sony Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817636A (ja) * 1981-07-23 1983-02-01 Nec Home Electronics Ltd 半導体装置の製造方法
JPS5834737U (ja) * 1981-08-31 1983-03-07 日本電気ホームエレクトロニクス株式会社 半導体ウエ−ハ
JPS60101937A (ja) * 1983-11-07 1985-06-06 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0797593B2 (ja) 1995-10-18

Similar Documents

Publication Publication Date Title
US4772935A (en) Die bonding process
JP3271475B2 (ja) 電気素子の接合材料および接合方法
JP2837616B2 (ja) 半導体部品の接合方法
US5217922A (en) Method for forming a silicide layer and barrier layer on a semiconductor device rear surface
US5917200A (en) Optical semiconductor device
US20050280142A1 (en) Electronic assembly having an indium wetting layer on a thermally conductive body
JPH0777280B2 (ja) ボンディング方法
KR20050061452A (ko) 서브 마운트 및 반도체 장치
JP2008543049A (ja) 半導体パッケージ及び同パッケージを形成する方法
US5622305A (en) Bonding scheme using group VB metallic layer
JP2797958B2 (ja) 光半導体素子接合構造と接合方法
JP3346971B2 (ja) 光半導体素子用サブマウントおよびそのマウント方法
EP0335744B1 (en) Semiconducting device mounting
JPH05190973A (ja) 半導体レーザ用サブマウント
JP4537877B2 (ja) セラミックス配線基板とそれを用いた半導体装置
JP2002359425A (ja) サブマウントおよび半導体装置
JPH0249442A (ja) 光半導体素子のダイボンディング方法
JPH06188516A (ja) 光半導体装置およびその製造方法
JP2006216766A (ja) セラミックス配線基板とそれを用いた半導体装置
EP0186585A2 (en) Die bonding process
JPS59983A (ja) 半導体レ−ザ装置の製造方法
JPH03108361A (ja) 半導体集積回路装置
JPH07176546A (ja) 半導体装置
JPH0140514B2 (ja)
JPS5868945A (ja) フリツプチツプボンデイング法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 13