JPH0797593B2 - 光半導体素子のダイボンディング方法 - Google Patents

光半導体素子のダイボンディング方法

Info

Publication number
JPH0797593B2
JPH0797593B2 JP63200609A JP20060988A JPH0797593B2 JP H0797593 B2 JPH0797593 B2 JP H0797593B2 JP 63200609 A JP63200609 A JP 63200609A JP 20060988 A JP20060988 A JP 20060988A JP H0797593 B2 JPH0797593 B2 JP H0797593B2
Authority
JP
Japan
Prior art keywords
brazing material
semiconductor element
optical semiconductor
chip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63200609A
Other languages
English (en)
Other versions
JPH0249442A (ja
Inventor
敏幸 野々村
文明 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63200609A priority Critical patent/JPH0797593B2/ja
Publication of JPH0249442A publication Critical patent/JPH0249442A/ja
Publication of JPH0797593B2 publication Critical patent/JPH0797593B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)
  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は光半導体素子のダイボンディング方法に係
り、特に半導体素子のp側電極にてダイボンディングが
施される、いわゆるアップサイドダウン構造の光半導体
素子で合金のろう材によるダイボンディング方法に適用
される。
(従来の技術) 従来一例としてアップサイドダウン構造の光半導体素子
で第3図に断面図示する構造が知られている。この第3
図においてp−電極201はn−基板207(n−GaAs)に順
次積層されたn−クラッド層206(n−AlGaAs層)、活
性層205(p−InAlGaP)、p−クラッド層204(p−AlG
aAs層)、キャップ層203(p−GaAs)を介して、さらに
一部の絶縁用酸化膜202(SiO2)を介してp−電極201が
設けられている。また、前記n−基板207(n−GaAs)
における上記積層が設けられた反対側主面にはn−電極
208が設けられている。
以下、第2図(a)〜(c)に上記従来例のダイボンデ
ィング方法を工程順に示す。すなわち、第2図(a)に
示すように、マウント部材101の上面における素子のダ
イボンド予定域102に一例として素子のp側電極ろう材
であるIn、Sn等のろう材を蒸着またはめっき等の方法
で、またはプリフォームろう材を設ける。次の第2図
(b)に、例えばプリフォームろう材103を配置した状
態を示す。ついで、加熱を施して光半導体素子チップ10
4(以下チップと略称する)をマウント部材101にダイボ
ンドを施し第2図(c)の如くなる。図に示されるよう
に、チップのダイボンド面の面積よりもろう材113のひ
ろがり面の面積の方が大きくなるので、チップ104の側
面にろう材が這い上がりやすい。
(発明が解決しようとする課題) 光半導体素子は通常チップのサイズが口0.3〜0.6mm程度
であり、又アップサイドダウン構造のチップでは活性層
からマウント面までの距離は10μm以下、例えば第4図
に示すように3μmと非常に小さい。
従って、プリフォームろう材を用いてダイボンドした
時、ろう材がペレット側面の活性層に這い上がらないよ
うにするには、ろう材のサイズを極力小さくする必要が
ある。
現在成形可能なろう材のサイズは径0.3mm、厚さ0.05mm
程度が実用限界であり、アップサイドダウン構造のダイ
ボンド方式ではろう材量が多すぎる。
このため、ろう材量を少なくする方法としてマウント部
材にろう材を供給し、そのろう材を溶融後に余分な量だ
け取り除く方法があるが、工程が煩雑で量産に適しない
という問題がある。
又、この方法では第2図に示し説明したように、チップ
のダイボンド面面積よりろう材広がり面積の方が大きく
なるためチップ側面にろう材が這い上がり、電気的短絡
不良の原因となる可能性がある。
この回避方法としてチップとマウント部材の間に任意の
面のみにろう材が濡れるようにパターニングしたサブマ
ウント材を使用する方法があるが、他の工程の妨げとな
り、又工程を複雑にするものである。
次に蒸着方法による場合、マウント部材あるはチップの
p側面にIn,Sn等の単金属を蒸着により形成した場合、
膜厚は数μm以下に制御出来、ろう材を取り除く工程は
必要ない。又、チップのp側面の必要面のみろう材を蒸
着することにより、チップの側面へのろう材の這い上が
りを防止することが出来る。
しかし、Inの場合、融点が低く(156℃)熱的に不安定
であり、又経時変化が著しく信頼性に欠ける。
又、Snは通常チップp面あるいはマウント部材に予じめ
付けておいたAuと合金化してAuSn合金として使用する
が、融点が220〜280℃と高く、硬いため、マウント部材
チップ間の熱ストレスを吸収出来ず、チップの劣化の原
因となる。従って、この系の合金を使う場合、マウント
部材とチップの間に他のSi等のチップを入れる必要があ
り、工程を複雑にするものである。
In,Sn等に対してPb−Sn系の合金は熱的に比較的安定
(融点183℃)で経時変化も少なく、又AuSn合金に比べ
軟かく、ろう材としては良い特徴をもっている。このPb
−Sn合金を蒸着によりマウント部材あるいはチップのp
面に形成する場合、Sn/PbあるいはPb/Snの順で層状に蒸
着する。しかしこの場合、Pbが単金属として存在するた
め、非常に酸化しやすい。そして、ダイボンド時ろう材
を溶融するとマウント部材あるいはチップのp面のAuと
Snが優先して合金化して、Pbが単相として析出する。従
って、ろう材融点は、実質Pbの融点327℃になり、又、P
bが溶けた時点で酸素を放出するため、非酸化性雰囲気
中でも酸化膜が出来て、実際に使用出来ない。
本発明は叙上の従来技術の問題点に鑑みてなされたもの
で、多層合金の蒸着法によるダイボンディングを可能に
するダイボンディング方法を提供することを目的とす
る。
〔発明の構成〕
(課題を解決するための手段) 本発明にかかる光半導体素子のダイボンディング方法
は、表面に酸化シリコン層が形成されたシリコン基板に
所定の大きさのダイシング溝を設ける工程と、前記酸化
シリコン層上に全体で所定の構成になる複数のろう材層
を形成する工程と、前記ダイシング溝に沿ってシリコン
基板を分割したのち非酸化性雰囲気にて加熱しろう材層
を合金化する工程と、前記ろう材を半導体素子またはマ
ウント部材のいずれかに転写する工程とを含むものであ
る。
(作 用) 本発明はろう材を蒸着法により数μmの薄層に形成でき
るので、チップの側面、レーザ出射面へのろう材の這い
上がりを防止できる。
また、合金化したろう材をチップ、あるいはマウント部
材に転写するのでろう材の単金属を層状に蒸着した時に
生ずる成分の偏析を防止することができる。
(実施例) 以下、本発明の一実施例につき第1図および第2図を参
照して説明する。
一例のチップサイズが口0.4mm、ろう材の膜厚が3μm
の場合、次のようにダイボンディングを行なう。
まず、第1図(a),(b)に示すように、表面にSiO2
層12が形成された厚さ0.2mmのシリコン基板11に互いに
直交する複数のダイシング溝13を形成する。このダイシ
ング溝13は幅:30μm(A)、深さ:0.1μm(B)、ピ
ッチ寸法:縦方向×横方向=0.38mm(C)×0.43mmにて
形成され、得られる1ブロックの寸法が縦×横=0.35mm
(D)×0.40mm(E)になるように形成する。このブロ
ックの寸法はチップ104の寸法よりも小さく設定され
る。
次に、第1図(C)に示すように、シリコン基板11上面
のSiO2層12上に全体の層厚が3μmになるようにろう材
層14a,14bを積層させて形成する。
次に、上記シリコン基板12をダイシング溝13に沿って分
割したのち非酸化性雰囲気中で加熱溶融し、ろう材層14
a,14bを合金化し凝集した球状のろう材15に形成する
(第1図(d))。
上記状態を保持し、球状のろう材15にチップ104、また
はマウント部材1(チップの場合を図示する)を圧接さ
せることにより、チップ104またはマウント部材1にろ
う材15が転写、変形され、ろう層25として固着される
(第1図(e))。
次に、上記転写後、直ちにチップ104とマウント部材10
とをダイボンドすることにより、ろう層25はチップ側
面、光出射面への這い上がりなくダイボンディングを達
成する(第1図(f))。
〔発明の効果〕
この発明には次にあげる利点がある。
(i)ろう材層を蒸着により積層形成するので、層厚が
数μmと薄く形成できるため、プリフォームろう材によ
るろう接において必須のろう材除去工程が不要である。
(ii)チップサイズよりわずかに小さい面のみにろう層
を形成できるため、チップの側面、レーザ出射面へのろ
う材の這い上がりによる不良の発生を防止できる。
(iii)合金化されたろう材をチップまたはマウント部
材に転写するため、従来の単金属を層状に蒸着した時に
生じる成分の偏析(ろう材融点の変化)が防止できる。
また、単金属よりも酸化の程度は非常に少ない。
(iv)本発明により、2元合金、3元合金が使えるた
め、色々な特性のろう材を使うことができ、他の工程に
制約をおよぼす条件が少ない。
【図面の簡単な説明】
第1図(a)ないし(f)は本発明の一実施例のダイボ
ンディング工程を工程順に示すもので、第1図(a)は
シリコン基板の上面図、第1図(b)ないし(f)はい
ずれも断面図、第2図(a)ないし(c)は従来例のダ
イボンディング工程を工程順に示すいずれも断面図、第
3図は光半導体素子の断面図、第4図は光半導体素子の
マウントを説明するための断面図である。 10,101……マウント部材 11……シリコン基板 12……SiO2層 13……ダイシング溝14 ,14a,14b……ろう材層 15……球状のろう層 25……ろう層 104……チップ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】光半導体素子の電極にろう材を用いてダイ
    ボンディングを施すにあたり、表面に酸化シリコン層が
    形成されたシリコン基板に所定の大きさのダイシング溝
    を設ける工程と、前記酸化シリコン層上に光半導体素子
    の電極となじむろう材をその成分割合の金属層を順次積
    層し蒸着させる工程と、前記ダイシング溝に沿ってシリ
    コン基板を分割したのち非酸化性雰囲気にて加熱しろう
    材層を合金化させかつ球状に形成する工程と、前記ろう
    材を半導体素子またはマウント部材のいずれかに転写す
    る工程とを含む光半導体素子のダイボンディング方法。
  2. 【請求項2】光半導体素子の電極がAuまたはAu合金、ろ
    う材がPbSn系合金であることを特徴とする請求項1記載
    の光半導体素子のダイボンディング方法。
JP63200609A 1988-08-11 1988-08-11 光半導体素子のダイボンディング方法 Expired - Lifetime JPH0797593B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63200609A JPH0797593B2 (ja) 1988-08-11 1988-08-11 光半導体素子のダイボンディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63200609A JPH0797593B2 (ja) 1988-08-11 1988-08-11 光半導体素子のダイボンディング方法

Publications (2)

Publication Number Publication Date
JPH0249442A JPH0249442A (ja) 1990-02-19
JPH0797593B2 true JPH0797593B2 (ja) 1995-10-18

Family

ID=16427213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63200609A Expired - Lifetime JPH0797593B2 (ja) 1988-08-11 1988-08-11 光半導体素子のダイボンディング方法

Country Status (1)

Country Link
JP (1) JPH0797593B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817636A (ja) * 1981-07-23 1983-02-01 Nec Home Electronics Ltd 半導体装置の製造方法
JPS5834737U (ja) * 1981-08-31 1983-03-07 日本電気ホームエレクトロニクス株式会社 半導体ウエ−ハ
JPS60101937A (ja) * 1983-11-07 1985-06-06 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0249442A (ja) 1990-02-19

Similar Documents

Publication Publication Date Title
JP3271475B2 (ja) 電気素子の接合材料および接合方法
US6027957A (en) Controlled solder interdiffusion for high power semiconductor laser diode die bonding
US7219825B2 (en) SnAgAu solder bumps, method of manufacturing the same, and method of bonding light emitting device using the same
US6479325B2 (en) Method of stacking semiconductor laser devices in a sub-mount and heatsink
JP4141549B2 (ja) 半導体発光装置の製造方法
US5821154A (en) Semiconductor device
JP3752339B2 (ja) 半導体発光素子
JP4121591B2 (ja) 半導体レーザ装置の製造方法
JPH0750813B2 (ja) 半導体レーザ素子用サブマウント
JP4908982B2 (ja) 半導体レーザ素子
JPH0738208A (ja) 半導体レーザ装置
JP4537877B2 (ja) セラミックス配線基板とそれを用いた半導体装置
JP4036658B2 (ja) 窒化物系化合物半導体レーザ装置およびその製造方法
JPH0797593B2 (ja) 光半導体素子のダイボンディング方法
JP3801108B2 (ja) 半導体素子の固定方法および半導体装置
US7606275B2 (en) Semiconductor laser device having incomplete bonding region and electronic equipment
JP2005101149A (ja) 半導体発光装置及びその製造方法
JPH06188516A (ja) 光半導体装置およびその製造方法
JPH0629627A (ja) 半導体装置
JP2001127348A (ja) 発光ダイオードチップとそのバンプ形成方法
JP3634538B2 (ja) 半導体レーザ素子の製造方法および半導体レーザ装置
JP2007129162A (ja) 半導体レーザ装置および半導体レーザ素子
KR100922847B1 (ko) 레이저 다이오드 및 그 제조방법
JP2005038970A (ja) サブマウントおよび半導体レーザ装置
JPH05211374A (ja) 光半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 13