JPH0248917Y2 - - Google Patents

Info

Publication number
JPH0248917Y2
JPH0248917Y2 JP6280688U JP6280688U JPH0248917Y2 JP H0248917 Y2 JPH0248917 Y2 JP H0248917Y2 JP 6280688 U JP6280688 U JP 6280688U JP 6280688 U JP6280688 U JP 6280688U JP H0248917 Y2 JPH0248917 Y2 JP H0248917Y2
Authority
JP
Japan
Prior art keywords
processor
clock
generation circuit
processors
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6280688U
Other languages
English (en)
Other versions
JPS63175258U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP6280688U priority Critical patent/JPH0248917Y2/ja
Publication of JPS63175258U publication Critical patent/JPS63175258U/ja
Application granted granted Critical
Publication of JPH0248917Y2 publication Critical patent/JPH0248917Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【考案の詳細な説明】 (A) 考案の技術分野 本考案は、プロセツサ間クロツク同期化装置、
特に多重プロセツサ・システムにおいて、単一の
発振器出力を各プロセツサがマシン・クロツク源
として取入れるよう構成されている状態の下で、
プロセツサ間の同期を例えば或る時点で主となる
マスタ・プロセツサを基準として行わせるように
し、同期化を容易に達成するようにしたプロセツ
サ間クロツク同期化装置に関するものである。
(B) 技術の背景と問題点 従来から、多重プロセツサ・システムにおいて
は、複数の周期および/または複数の位相のクロ
ツクを発生するクロツク発生回路を各プロセツサ
が夫々もつのではなく、システムに1つだけもう
けたクロツク発生回路から各プロセツサへ分配す
る装置を採用している。
しかし、システムに含まれるプロセツサの台数
が段々と増大しつつある状態において、上記の装
置をそのまま採用しようとすると、クロツク間の
位相調整が極めて複雑となり、特に超高速計算機
においては電圧余裕度や温度余裕度が小さくな
り、動作の不安定を招くこととなる。また予めマ
スタ・プロセツサとなるべきプロセツサをシステ
ム内で固定的に定めておくと、当該マスタ・プロ
セツサの障害がシステム全体の障害に波及するこ
とがある。
(C) 考案の目的と構成 本考案は上記の点を解決することを目的として
おり、本考案のプロセツサ間クロツク同期化装置
は、複数台のプロセツサが単一の発振器出力をマ
シン・クロツク源として供給されると共に、各プ
ロセツサが夫々独立に上記発振器出力にもとづい
て複数個の周期および/または複数個の位相をも
つクロツクを発生するクロツク発生回路をそな
え、かつ同期化の時点において基準となるものを
マスタ・プロセツサとし、上記複数台のプロセツ
サの内、上記マスタ・プロセツサを除く全てのプ
ロセツサをスレーブ・プロセツサとする多重プロ
セツサシステムにおいて、上記マスタ・プロセツ
サは上記任意のスレーブ・プロセツサ内の上記ク
ロツク発生回路の起動および/または停止を行う
制御手段とそなえ、上記マスタ・プロセツサから
の制御によつて、上記スレーブ・プロセツサのク
ロツク発生回路をマスタ・プロセツサのクロツク
発生回路と同期化せしめるようにしたことを特徴
としている。なお、本考案にいうマスタとスレー
ブとは、マスタやスレーブの役割が固定的に定め
られているものを意味するものではなく、いわば
同期化の時点において基準となるものをマスタと
し、他をスレーブとする如き態様をも意味する。
以下図面を参照しつつ説明する。
(D) 考案の実施例 図は本考案の一実施例構成を示す。図中、1は
発振器、2はマスタ・プロセツサ、3−1,3−
2,……は夫々スレーブ・プロセツサ、4はマス
タ・プロセツサ用クロツク発生回路、5−1,5
−2,……は夫々スレーブ・プロセツサ用クロツ
ク発生回路、6−1,6−2,……は夫々接続状
態保持フリツプ・フロツプ、7ないし18は夫々
アンド回路、19ないし22は夫々ゲート回路を
表わしている。
マスタ・プロセツサ2および各スレーブ・プロ
セツサ3−iは、夫々、発振器1からの出力を供
給されるクロツク発生回路4および5−iをそな
えている。各クロツク発生回路4および5−iは
夫々上記発振器1からの出力にもとづいて例えば
1t,2t,3t,4tの周期のクロツクなどを
発生する。
本考案の場合、図示の如く、マスタ・プロセツ
サ2が各スレーブ・プロセツサ3−iの各クロツ
ク発生回路5−iに対して、起動・停止・リセツ
トを行い得るように構成され、図示の場合にはゲ
ート回路19ないし22によつてマスタ・プロセ
ツサ2と各スレーブ・プロセツサ3−iとの間で
インタフエースをもつようにされている。このた
めに、フリツプ・フロツプ6−iがもうけられて
おり、例えばスレーブ・プロセツサ3−1に対し
てはアンド回路7または8または9をオンせしめ
ることによつて、夫々起動または停止またはリセ
ツトを行わせることができる。
図示の構成において、各プロセツサ間を同期化
するには次のように行われる。即ち、マスタ・プ
ロセツサ2は、クロツク発生回路4を運転状態に
置いたままで、上記アンド回路7または8または
9を制御せしめて、スレーブ・プロセツサ3−1
のクロツク発生回路5−1が運転状態のもとで、
クロツク発生回路4の出力とクロツク発生回路5
−1の出力とが同期化するように制御する。以下
各スレーブ・プロセツサ3−2,3−3,……に
対する同期化も実質的に同様であり、マスタ・プ
ロセツサ2のクロツク発生回路4の出力を基準と
して同期化される。
(E) 考案の効果 以上説明した如く、本考案によれば、クロツク
発生回路を各プロセツサにもたせ、マスタ・プロ
セツサからの制御によつてクロツク発生回路の位
相を合わせ得るようにしており、従来の如く複雑
な位相調整回路をもつものにくらべて大幅に簡単
化されかつ位相合せが楽になる。またシステム内
の夫々のプロセツサが適宜にマスタ・プロセツサ
となることから、システムに大きい融通性を与え
ることが可能となる。
【図面の簡単な説明】
図は本考案の一実施例構成を示す。 図中、1は発振器、2はマスタ・プロセツサ、
3はスレーブ・プロセツサ、4,5は夫々クロツ
ク発生回路、6は接続状態保持フリツプフロツプ
を表わす。

Claims (1)

    【実用新案登録請求の範囲】
  1. 複数台のプロセツサが単一の発振器出力をマシ
    ン・クロツク源として供給されると共に、各プロ
    セツサが夫々独立に上記発振器出力にもとづいて
    複数個の周期および/または複数個の位相をもつ
    クロツクを発生するクロツク発生回路をそなえ、
    かつ同期化の時点において基準となるものをマス
    タ・プロセツサとし、上記複数台のプロセツサの
    内、上記マスタ・プロセツサを除く全てのプロセ
    ツサをスレーブ・プロセツサとする多重プロセツ
    サシステムにおいて、上記マスタ・プロセツサは
    上記任意のスレーブ・プロセツサ内の上記クロツ
    ク発生回路の起動および/または停止を行う制御
    手段をそなえ、上記マスタ・プロセツサからの制
    御によつて、上記スレーブ・プロセツサのクロツ
    ク発生回路をマスタ・プロセツサのクロツク発生
    回路と同期化せしめるようにしたことを特徴とす
    るプロセツサ間クロツク同期化装置。
JP6280688U 1988-05-12 1988-05-12 Expired JPH0248917Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6280688U JPH0248917Y2 (ja) 1988-05-12 1988-05-12

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6280688U JPH0248917Y2 (ja) 1988-05-12 1988-05-12

Publications (2)

Publication Number Publication Date
JPS63175258U JPS63175258U (ja) 1988-11-14
JPH0248917Y2 true JPH0248917Y2 (ja) 1990-12-21

Family

ID=30897433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6280688U Expired JPH0248917Y2 (ja) 1988-05-12 1988-05-12

Country Status (1)

Country Link
JP (1) JPH0248917Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5431907B2 (ja) * 2009-12-18 2014-03-05 ラピスセミコンダクタ株式会社 同期処理システム及び半導体集積回路

Also Published As

Publication number Publication date
JPS63175258U (ja) 1988-11-14

Similar Documents

Publication Publication Date Title
JPH0433056B2 (ja)
KR970028922A (ko) 퍼스컴을 사용한 수치제어장치 및 그 제어방법
JPH0248917Y2 (ja)
JPH0133864B2 (ja)
JPS593676A (ja) プロセツサ間クロツク同期化方式
JPS6354655A (ja) バスタイミング制御回路
JPS622348B2 (ja)
JPH0293810A (ja) 信号発生方式
JPS6316322U (ja)
JPH0418330B2 (ja)
JPS6033654A (ja) マイクロプロセツサ間デ−タ転送方式
JP2646436B2 (ja) タイマ制御方式
JPS62169560A (ja) 二重化クロツク信号発生装置
JPS59123911A (ja) 位相調整方式
JPH0460392B2 (ja)
JPH04171513A (ja) クロック発生回路
JPH0354022U (ja)
JPS6261150A (ja) 複数計算機システム
JPS6320517A (ja) システムクロックストレッチ回路
JPH02153653A (ja) 低消費電力モード制御回路
JPH01178627U (ja)
JPS61128309A (ja) リセツト制御回路
JPH01137494A (ja) メモリ装置
JPS6223335U (ja)
JPH032948A (ja) 間欠動作の制御方式