JPH0246720A - 化合物半導体基板の製造方法 - Google Patents
化合物半導体基板の製造方法Info
- Publication number
- JPH0246720A JPH0246720A JP19777388A JP19777388A JPH0246720A JP H0246720 A JPH0246720 A JP H0246720A JP 19777388 A JP19777388 A JP 19777388A JP 19777388 A JP19777388 A JP 19777388A JP H0246720 A JPH0246720 A JP H0246720A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buffer layer
- single crystal
- gallium arsenide
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 72
- 150000001875 compounds Chemical class 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 90
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims abstract description 67
- 239000013078 crystal Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 37
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims abstract description 33
- 238000000151 deposition Methods 0.000 claims description 29
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000003475 lamination Methods 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 101100215641 Aeromonas salmonicida ash3 gene Proteins 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000846 In alloy Inorganic materials 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- OTRPZROOJRIMKW-UHFFFAOYSA-N triethylindigane Chemical compound CC[In](CC)CC OTRPZROOJRIMKW-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、単結晶シリコン基板上に単結晶ガリウム砒
素層を具えた化合物半導体基板の製造技術に閉する。
素層を具えた化合物半導体基板の製造技術に閉する。
（従来の技術）
■族元素であるガリウム（Ｇａ）とＶ族元素である砒素
（Ａｓ）とから構成される化合物半導体は、従来広く用
いられているシリコシ（Ｓｉ）に比べて結晶内での電子
の移動速度が速く、光デバイスや電子デバイスへの応用
が注目されている。
（Ａｓ）とから構成される化合物半導体は、従来広く用
いられているシリコシ（Ｓｉ）に比べて結晶内での電子
の移動速度が速く、光デバイスや電子デバイスへの応用
が注目されている。
このような種々のデバイスの作製に用いられる化合物半
導体基板としで、現在では、単結晶Ｓｉ基板上に単結晶
のＧａＡｓを気相成長させることか広く成されでいる。
導体基板としで、現在では、単結晶Ｓｉ基板上に単結晶
のＧａＡｓを気相成長させることか広く成されでいる。
これは、化合物半導体のみから成るバルクを短時間で大
量に得ることが難しいためである。
量に得ることが難しいためである。
しかしながら、単結晶ＧａＡｓの格子定数は、単結晶Ｓ
ｉの格子定数に比べて約４（％）大きく、格子不整合を
生ずる。これかため、単結晶Ｓｉ基板の表面に単結晶Ｇ
ａＡｓを、直接、被着成長させる場合、当該単結晶Ｇａ
Ａｓの結晶欠陥密度（εｔｃｈ ＰｉｔＤｅｎｓｉｔｙ
：ＥＰＤ）か大きくなり、優れた特性を有するデバイス
を得ることか難しい。
ｉの格子定数に比べて約４（％）大きく、格子不整合を
生ずる。これかため、単結晶Ｓｉ基板の表面に単結晶Ｇ
ａＡｓを、直接、被着成長させる場合、当該単結晶Ｇａ
Ａｓの結晶欠陥密度（εｔｃｈ ＰｉｔＤｅｎｓｉｔｙ
：ＥＰＤ）か大きくなり、優れた特性を有するデバイス
を得ることか難しい。
このようなＥＰＤの小さい化合物半導体基板を得る技術
として、例えば文献工：”Ｊｏｕｒｎａｌ ｏｆＣｒｙ
ｓｔａｌ Ｇｒｏｗｔｈ （ジャーナル オン クリス
タルグロース）″ （Ｖｏｌ、 ７？、第４９０〜４９
７頁、 １９８６年発行）に開示されるように、単結晶
Ｓｉ基板の表面に、例えばアモルファス状態または多結
晶状態、或いはこれら２つの状態が混在するＧａＡｓか
ら成るバッファ層を低温プロセスで被着させた後、この
ａ−ＧａＡｓバッファ層の表面に高温プロセスで単結晶
ＧａＡｓを被着成長させる技術が知られている。尚、以
下の説明の理解を容易とする目的で、結晶がアモルファ
ス状態または多結晶状態、或いはこれら２つの状態が混
在するガリウム砒素ｔａ−ＧａＡｓとして包括的に表わ
し、単結晶状態のガリウム砒素％ＧａＡｓとして、夫々
、表わすこととする。
として、例えば文献工：”Ｊｏｕｒｎａｌ ｏｆＣｒｙ
ｓｔａｌ Ｇｒｏｗｔｈ （ジャーナル オン クリス
タルグロース）″ （Ｖｏｌ、 ７？、第４９０〜４９
７頁、 １９８６年発行）に開示されるように、単結晶
Ｓｉ基板の表面に、例えばアモルファス状態または多結
晶状態、或いはこれら２つの状態が混在するＧａＡｓか
ら成るバッファ層を低温プロセスで被着させた後、この
ａ−ＧａＡｓバッファ層の表面に高温プロセスで単結晶
ＧａＡｓを被着成長させる技術が知られている。尚、以
下の説明の理解を容易とする目的で、結晶がアモルファ
ス状態または多結晶状態、或いはこれら２つの状態が混
在するガリウム砒素ｔａ−ＧａＡｓとして包括的に表わ
し、単結晶状態のガリウム砒素％ＧａＡｓとして、夫々
、表わすこととする。
以下、図面を参照しで、上述した文献■に開示される技
術につき説明する。
術につき説明する。
第３図は、上述した文献に開示される技術を説明するた
め、化合物半導体基板の模式的な概略断面により示す説
明図である６図中、１１はシリコン（Ｓｌ）から成り、
（＋００）面を有する基板、１３はａ−ＧａＡｓバッフ
ァ層、１５は単結晶状態を有するＧａＡｓ層である。ま
た、断面を示すハツチングは一部省略する。
め、化合物半導体基板の模式的な概略断面により示す説
明図である６図中、１１はシリコン（Ｓｌ）から成り、
（＋００）面を有する基板、１３はａ−ＧａＡｓバッフ
ァ層、１５は単結晶状態を有するＧａＡｓ層である。ま
た、断面を示すハツチングは一部省略する。
まず始めに、上述した基板１１ヲ用意し、例えばフッ酸
（ＨＦ）を用いて、基板表面に形成された自然酸化膜を
除去する。
（ＨＦ）を用いて、基板表面に形成された自然酸化膜を
除去する。
続いて、減圧ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ
ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ
：有機金属化学気相成長）装置の反応管内に、上述し
た基板１１を装填する。
ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ
：有機金属化学気相成長）装置の反応管内に、上述し
た基板１１を装填する。
然る後、この反応管を９０〜１００（Ｔｏｒｒ）の圧力
にまで減圧し、続いて、アルシン（ＡｓＨ３）と水素（
Ｈ２）とから成る混合ガスを導入する。この混合ガス雰
囲気中、約９００（”Ｃ）以上の温度で加熱処理して、
基板１１の表面を清浄化する。
にまで減圧し、続いて、アルシン（ＡｓＨ３）と水素（
Ｈ２）とから成る混合ガスを導入する。この混合ガス雰
囲気中、約９００（”Ｃ）以上の温度で加熱処理して、
基板１１の表面を清浄化する。
このような処理を行なった後、バッファ層の形成を行な
う。この文献に開示される技術の場合、ガリウムの原料
としてトリメチルガリウム（Ｇａ（ＣＨ３）３：ＴＭＧ
）、及び砒素の原料としてＡｓＨ３’ｉ：用い、ＭＯＣ
ＶＤ法によつ４５０（’Ｃ）以下の低温で、２００（人
）以下の膜厚を以ってａ−ＧａＡｓ層１３を被着させる
。
う。この文献に開示される技術の場合、ガリウムの原料
としてトリメチルガリウム（Ｇａ（ＣＨ３）３：ＴＭＧ
）、及び砒素の原料としてＡｓＨ３’ｉ：用い、ＭＯＣ
ＶＤ法によつ４５０（’Ｃ）以下の低温で、２００（人
）以下の膜厚を以ってａ−ＧａＡｓ層１３を被着させる
。
続いて、上述した積層状態を有する基板１１を加熱して
６５０〜７５０（”Ｃ）の範囲内の比較的高い温度条件
にまで昇温させ、原料ガス（ＴＭＧ及びＡｓＨ３）を用
いてＧａＡｓ層１５ヲ被着成長させで化合物半導体基板
が得られる。
６５０〜７５０（”Ｃ）の範囲内の比較的高い温度条件
にまで昇温させ、原料ガス（ＴＭＧ及びＡｓＨ３）を用
いてＧａＡｓ層１５ヲ被着成長させで化合物半導体基板
が得られる。
このように、ａ−ＧａＡＳバッファ層を介してＳｉ基板
上にＧａＡｓを被着成長せしめる技術は、通常、二段階
成長法と呼ばれる。この方法の原理によれば、高温で単
結晶層（ＧａＡｓ層１５）を被着成長させることにより
、当該層の成長の間、下層側に被着されでいるバッファ
層（ａ−ＧａＡｓ層１３）の一部分が単結晶状態に再配
列（転移）して、単結晶シ１ノコンと単結晶ガリウム砒
素との間の格子定数の不整合を緩和する。尚、第３図に
おいては、製造工程に応じた積層関係を図示しているに
過ぎず、得られた化合物半導体基板の積層状態を示すも
のではないことを理解されたい。
上にＧａＡｓを被着成長せしめる技術は、通常、二段階
成長法と呼ばれる。この方法の原理によれば、高温で単
結晶層（ＧａＡｓ層１５）を被着成長させることにより
、当該層の成長の間、下層側に被着されでいるバッファ
層（ａ−ＧａＡｓ層１３）の一部分が単結晶状態に再配
列（転移）して、単結晶シ１ノコンと単結晶ガリウム砒
素との間の格子定数の不整合を緩和する。尚、第３図に
おいては、製造工程に応じた積層関係を図示しているに
過ぎず、得られた化合物半導体基板の積層状態を示すも
のではないことを理解されたい。
上述した技術により得られた化合物半導体基板は、Ｓｉ
基板の表面にＧａＡｓ層を、直接、被着成長させる場合
に比べてＧａＡｓ層表面のＥＰＤを小ざくすることがで
き、ａ−ＧａＡｓ層１３の表面に被着成長せしめられた
ＧａＡｓ層１５の膜厚を大きくする程、当該ＥＰＤ低減
の程度は大きくなる。
基板の表面にＧａＡｓ層を、直接、被着成長させる場合
に比べてＧａＡｓ層表面のＥＰＤを小ざくすることがで
き、ａ−ＧａＡｓ層１３の表面に被着成長せしめられた
ＧａＡｓ層１５の膜厚を大きくする程、当該ＥＰＤ低減
の程度は大きくなる。
（発明か解決しようとする課題）
上述した説明からも理解できるように、バッファ層を介
して単結晶状態のガリウム砒素層の膜厚を大きく採るこ
とにより、ＥＰＤの低減を図ることが可能である。しか
しながら、上述した従来の化合物半導体基板の形成方法
では、単結晶シリコンと単結晶ガリウム砒素との闇の熱
膨張率の差か大きい、これがため、ＧａＡｓ層の膜厚を
大きくして化合物半導体基板を形成した場合、室温下で
基板を採り出すと「そり」を生じる０例えば、第３図を
参照しで説明した各層の被着条件下、約４〜５ （ｕｍ
）以上の膜厚で単結晶のガリウム砒素層を被着成長させ
た場合、当該層にクラックが発生し、格子欠陥密度（Ｅ
ＰＤ）の向上を充分に行なうことかできないという問題
点が有った。
して単結晶状態のガリウム砒素層の膜厚を大きく採るこ
とにより、ＥＰＤの低減を図ることが可能である。しか
しながら、上述した従来の化合物半導体基板の形成方法
では、単結晶シリコンと単結晶ガリウム砒素との闇の熱
膨張率の差か大きい、これがため、ＧａＡｓ層の膜厚を
大きくして化合物半導体基板を形成した場合、室温下で
基板を採り出すと「そり」を生じる０例えば、第３図を
参照しで説明した各層の被着条件下、約４〜５ （ｕｍ
）以上の膜厚で単結晶のガリウム砒素層を被着成長させ
た場合、当該層にクラックが発生し、格子欠陥密度（Ｅ
ＰＤ）の向上を充分に行なうことかできないという問題
点が有った。
この発明の目的は、上述した従来の問題点に鑑み、ＥＰ
Ｄの低減を図るために単結晶状態のガリウム砒素を大き
な膜厚で被着成長させても、基板の「そり」によるクラ
ック発生を回避することが可能な化合物半導体基板の製
造方法を提供し、以って、優れた特性を有する種々のデ
バイスを作製し得る化合物半導体基板を簡単かつ容易に
提供することに有る。
Ｄの低減を図るために単結晶状態のガリウム砒素を大き
な膜厚で被着成長させても、基板の「そり」によるクラ
ック発生を回避することが可能な化合物半導体基板の製
造方法を提供し、以って、優れた特性を有する種々のデ
バイスを作製し得る化合物半導体基板を簡単かつ容易に
提供することに有る。
（課題を解決するための手段）
この目的の達成を図るため、この出願の第一発明に係る
化合物半導体基板の製造方法によれば、単結晶シリコン
（Ｓｉ）基板の表面に、バッファ層を被着させ、このバ
ッファ層の表面に単結晶ガリウム砒素（ＧａＡｓ）層を
高温で被着成長させて化合物半導体基板を製造するに当
り、 上述したバッファ層の被着を、 前述の単結晶シリコン基板の表面から、第一ガリウム砒
素バッファ層、インジウムリン（ＩｎＰ）バッファ層及
び第二ガリウム砒素バッファ層を、順次、被着させる工
程を経て行なう ことを特徴としている。
化合物半導体基板の製造方法によれば、単結晶シリコン
（Ｓｉ）基板の表面に、バッファ層を被着させ、このバ
ッファ層の表面に単結晶ガリウム砒素（ＧａＡｓ）層を
高温で被着成長させて化合物半導体基板を製造するに当
り、 上述したバッファ層の被着を、 前述の単結晶シリコン基板の表面から、第一ガリウム砒
素バッファ層、インジウムリン（ＩｎＰ）バッファ層及
び第二ガリウム砒素バッファ層を、順次、被着させる工
程を経て行なう ことを特徴としている。
また、この出願の第二発明に係る化合物半導体基板の製
造方法によれば、単結晶シリコン（Ｓｉ）基板の表面に
、バッファ層を被着させ、このバッファ層の表面に単結
晶ガリウム砒素（ＧａＡｓ）層を高温で被着成長させて
化合物半導体基板を製造するに当り、 上述したバ・ソファ層の被着を、 前述したシリコン基板の表面から、第一ガリウム砒素バ
ッファ層、インジウムリン（ＩｎＰ）バッファ層を、順
次、被着させて第一のバッファ層を形成する工程と、 上述した第一のバッファ層の表面に単結晶インジウムリ
ン層を高温で被着成長させる工程と、前述した単結晶イ
ンジウムリン層の表面に第二ガリウム砒素バッファ層を
被着させて第二のバッファ層を形成する工程と を経て行なう ことを特徴としている。
造方法によれば、単結晶シリコン（Ｓｉ）基板の表面に
、バッファ層を被着させ、このバッファ層の表面に単結
晶ガリウム砒素（ＧａＡｓ）層を高温で被着成長させて
化合物半導体基板を製造するに当り、 上述したバ・ソファ層の被着を、 前述したシリコン基板の表面から、第一ガリウム砒素バ
ッファ層、インジウムリン（ＩｎＰ）バッファ層を、順
次、被着させて第一のバッファ層を形成する工程と、 上述した第一のバッファ層の表面に単結晶インジウムリ
ン層を高温で被着成長させる工程と、前述した単結晶イ
ンジウムリン層の表面に第二ガリウム砒素バッファ層を
被着させて第二のバッファ層を形成する工程と を経て行なう ことを特徴としている。
（作用）
この出願に係る化合物半導体基板の製造方法では、単結
晶シリコンの熱膨張係数α６８、単結晶ガリウム砒素の
熱膨張係数０６．Ａ！及び単結晶インジウムリンの熱膨
張係数０１．、Ｐが αＧａＡｇ＞αｌｎＰ ＞αｓ１ の関係に有ることを利用している。
晶シリコンの熱膨張係数α６８、単結晶ガリウム砒素の
熱膨張係数０６．Ａ！及び単結晶インジウムリンの熱膨
張係数０１．、Ｐが αＧａＡｇ＞αｌｎＰ ＞αｓ１ の関係に有ることを利用している。
まず、この出願の第一発明に係る製造方法によれば、シ
リコン基板の表面に、前述した３層から成るバッファ層
を被着した猜、高温で単結晶ガリウム砒素層を被着成長
せしめる構成となっている。これがため、前述した二段
階成長法ｖ！１回だけ適用する。
リコン基板の表面に、前述した３層から成るバッファ層
を被着した猜、高温で単結晶ガリウム砒素層を被着成長
せしめる構成となっている。これがため、前述した二段
階成長法ｖ！１回だけ適用する。
また、この出願の第二発明に係る方法によれば、まず、
シリコン基板の表面に、前述した２層から成る第一のバ
ッファ層を被着した後、高温で単結晶インジウムリン層
を被着成長させる。このような１回目の二段階成長法に
続いて、当該単結晶インジウムリン層の表面に、第二ガ
リウム砒素バッファ層から成る第二のバッファ層を被着
させ、２回目の二段階成長法を適用して単結晶ガリウム
砒素層を被着成長させる構成となっている。
シリコン基板の表面に、前述した２層から成る第一のバ
ッファ層を被着した後、高温で単結晶インジウムリン層
を被着成長させる。このような１回目の二段階成長法に
続いて、当該単結晶インジウムリン層の表面に、第二ガ
リウム砒素バッファ層から成る第二のバッファ層を被着
させ、２回目の二段階成長法を適用して単結晶ガリウム
砒素層を被着成長させる構成となっている。
従って、この出願に係る方法では、バッファ層としてイ
ンジウムリンを含む構成で化合物半導体基板を製造する
ことによって、シリコンとガリウム砒素とのｉｔこ生ず
るストレス（応力）を、これら２つの物質の熱膨張係数
の中間の値を熱膨張係数として有するインジウムリンが
緩和するように作用させ、クラック発生の原因となる基
板の「そり」を低減することができる。
ンジウムリンを含む構成で化合物半導体基板を製造する
ことによって、シリコンとガリウム砒素とのｉｔこ生ず
るストレス（応力）を、これら２つの物質の熱膨張係数
の中間の値を熱膨張係数として有するインジウムリンが
緩和するように作用させ、クラック発生の原因となる基
板の「そり」を低減することができる。
（実施例）
以下、図面を参照して、この出願に係る発明の実施例に
つき説明する。尚、以下の実施例においては、発明の理
解を容易とするため、特定の条件を例示して説明するが
、この発明は、これら特定の条件にのみ限定されるもの
ではない。また、以下の実施例では、バ・ンファ層を構
成する化合物が、従来技術で説明したのと同様に、結晶
がアモルファス状態または多結晶状態、或いはこれら２
つの状態が混在するガリウム砒素％ａ−ＧａＡｓとし、
単結晶状態のガリウム砒素！ＧａＡｓとして、夫々、表
わすと共に、アモルファス状態または多結晶状態、或い
はこれら・２つの状態が混在するインジウムリンを８−
１ｎＰとし、単結晶状態のインジウムリンをＩｎＰとし
て説明する。？！うに、以下の説明では、第一発明に係
る方法を第一実施例として説明した後、第二発明に係る
方法を第二実施例により説明することとする。
つき説明する。尚、以下の実施例においては、発明の理
解を容易とするため、特定の条件を例示して説明するが
、この発明は、これら特定の条件にのみ限定されるもの
ではない。また、以下の実施例では、バ・ンファ層を構
成する化合物が、従来技術で説明したのと同様に、結晶
がアモルファス状態または多結晶状態、或いはこれら２
つの状態が混在するガリウム砒素％ａ−ＧａＡｓとし、
単結晶状態のガリウム砒素！ＧａＡｓとして、夫々、表
わすと共に、アモルファス状態または多結晶状態、或い
はこれら・２つの状態が混在するインジウムリンを８−
１ｎＰとし、単結晶状態のインジウムリンをＩｎＰとし
て説明する。？！うに、以下の説明では、第一発明に係
る方法を第一実施例として説明した後、第二発明に係る
方法を第二実施例により説明することとする。
募二つむ蔽例
第１図は、第一発明の詳細な説明するため、第３図と同
様に、化合物半導体基板の模式的な概略断面により示す
説明図である。尚、前述した第３図と同様に、この図は
製造工程に応じた積層関係を図示するものであって、得
られた化合物半導体基板の積層状態を示すものではない
ことを理解されたい。
様に、化合物半導体基板の模式的な概略断面により示す
説明図である。尚、前述した第３図と同様に、この図は
製造工程に応じた積層関係を図示するものであって、得
られた化合物半導体基板の積層状態を示すものではない
ことを理解されたい。
従来技術として説明した手順により、前述した（＋００
）面を有し、シリコンから成る基板１１の表面に形成さ
れた自然酸化膜を除去した後、減圧ＭＯＣＶＯ装置の反
応管内に、当該基板１１を装填し、当該反応管を９０〜
１００（丁ｏｒｒ）の圧力にまで減圧する。然る後、Ａ
ｓＨ３とＨ２とから成る混合ガスを反応管内導入し、約
９００（”Ｃ）以上の温度で加熱処理して、基板１１の
表面を清浄化する。
）面を有し、シリコンから成る基板１１の表面に形成さ
れた自然酸化膜を除去した後、減圧ＭＯＣＶＯ装置の反
応管内に、当該基板１１を装填し、当該反応管を９０〜
１００（丁ｏｒｒ）の圧力にまで減圧する。然る後、Ａ
ｓＨ３とＨ２とから成る混合ガスを反応管内導入し、約
９００（”Ｃ）以上の温度で加熱処理して、基板１１の
表面を清浄化する。
このような処理を行なった稜、４５０（’Ｃ：）以下の
低温で２００（’λ）以下の膜厚を以って、第一ガリウ
ム砒素バッファ層に相当するａ−ＧａＡｓ層１７を被着
させる。
低温で２００（’λ）以下の膜厚を以って、第一ガリウ
ム砒素バッファ層に相当するａ−ＧａＡｓ層１７を被着
させる。
次に、上述したａ−ＧａＡｓ層１７の表面に、約３００
〜５５０（”Ｃ）の範囲内の所定の温度で、２００（λ
）以下の膜厚を以ってａ−１ｎＰ層１９を被着する。こ
のａ−ＩｎＰ層１９はインジウムリンバッファ層に相当
するものであり、この実施例では、例えば文献■：「第
３５回応用物理間係連合講演会予稿集」 （第２１３頁
、講演番号２８ａ−Ｚ−１，１９８８年）に開示される
被着条件によって、当該ａ−ｒｎＰ層１９を被着した。
〜５５０（”Ｃ）の範囲内の所定の温度で、２００（λ
）以下の膜厚を以ってａ−１ｎＰ層１９を被着する。こ
のａ−ＩｎＰ層１９はインジウムリンバッファ層に相当
するものであり、この実施例では、例えば文献■：「第
３５回応用物理間係連合講演会予稿集」 （第２１３頁
、講演番号２８ａ−Ｚ−１，１９８８年）に開示される
被着条件によって、当該ａ−ｒｎＰ層１９を被着した。
即ち、原料ガスにトリメチルインジウム（Ｉｎ（ＣＨ３
）３：ＴＭＩ）とホスフィン（ＰＨ３）とを用い、これ
ら２つの原料ガスのモル比（［ＰＨ３１／［Ｉｎ（ＣＨ
３）３１）を約５００どして、ＭＱＣＶ［）法−により
平坦なａ−ＩｎＰ層１９を被着させた。
）３：ＴＭＩ）とホスフィン（ＰＨ３）とを用い、これ
ら２つの原料ガスのモル比（［ＰＨ３１／［Ｉｎ（ＣＨ
３）３１）を約５００どして、ＭＱＣＶ［）法−により
平坦なａ−ＩｎＰ層１９を被着させた。
続いて、このａ−ＩｎＰ層１９の表面に、第二ガリウム
砒素バッファ層に相当するａ−ＧａＡｓ層２１を被着さ
せる。このａ−ＧａＡｓ層２１の被着に当っては、前述
したａ−ＧａＡｓ層１７と同様な被着条件によって行な
った。
砒素バッファ層に相当するａ−ＧａＡｓ層２１を被着さ
せる。このａ−ＧａＡｓ層２１の被着に当っては、前述
したａ−ＧａＡｓ層１７と同様な被着条件によって行な
った。
このようにしで、基板１１の表面から、ａ−ＧａＡｓ層
１７、ａ−１ｎＰ層１９及びａ−ＧａＡｓ層２１ヲ、順
次、被着させてバッファ層２３を形成した後、従来と同
様に６５０〜７５０（’Ｃ）の範囲内の比較的高い温度
条件にまで昇温させる。然る後、原料ガス（ＴＭＧ及び
ＡＳＨ３） ’Ｆｒ用いてＧａＡｓ層２５を成長させ、
化合物半導体基板が得られる。
１７、ａ−１ｎＰ層１９及びａ−ＧａＡｓ層２１ヲ、順
次、被着させてバッファ層２３を形成した後、従来と同
様に６５０〜７５０（’Ｃ）の範囲内の比較的高い温度
条件にまで昇温させる。然る後、原料ガス（ＴＭＧ及び
ＡＳＨ３） ’Ｆｒ用いてＧａＡｓ層２５を成長させ、
化合物半導体基板が得られる。
上述した工程を経て、単結晶ガリウムから成るＧａＡｓ
層２５を約４（μｍ）の膜厚で被着させたところ、基板
の「そり」を低減すること（こよってクラックの発生を
防ぐことができ、格子欠陥密度（ＥＰＤ）の低い化合物
半導体基板が得られた。
層２５を約４（μｍ）の膜厚で被着させたところ、基板
の「そり」を低減すること（こよってクラックの発生を
防ぐことができ、格子欠陥密度（ＥＰＤ）の低い化合物
半導体基板が得られた。
蓋Ｕ勿
次に、この出願の第二発明に係る第二実施例につき、第
一実施例と同様に図面を参照して説明する。
一実施例と同様に図面を参照して説明する。
第２図は、第二発明の詳細な説明するため、第１図及び
第３図と同様に、化合物半導体基板の模式的な概略断面
により示す説明図であり、前述したように、製造工程に
応した積層関係についでのみ図示しである。
第３図と同様に、化合物半導体基板の模式的な概略断面
により示す説明図であり、前述したように、製造工程に
応した積層関係についでのみ図示しである。
まず始めに、既に説明した手順により、基板１１の（１
００）面に形成された自然酸化膜を除去した後、減圧Ｍ
ＯＣＶＤ装言の反応管内に、当該基板１１を装填して、
９０〜１００（Ｔｏｒｒ）の圧力にまで減圧する。然る
後、ＡＳＨ３とＨ２とから成る混合ガスを用い、約９０
０（”Ｃ）以上の温度で基板１１の表面を清浄化する。
００）面に形成された自然酸化膜を除去した後、減圧Ｍ
ＯＣＶＤ装言の反応管内に、当該基板１１を装填して、
９０〜１００（Ｔｏｒｒ）の圧力にまで減圧する。然る
後、ＡＳＨ３とＨ２とから成る混合ガスを用い、約９０
０（”Ｃ）以上の温度で基板１１の表面を清浄化する。
この清浄化処理の後、４５０（”Ｃ）以下の低温で２０
０（λ）以下の膜厚を以って、第一ガリウム砒素バッフ
ァ層に相当するａ−ＧａＡｓ層２７を被着させる。
０（λ）以下の膜厚を以って、第一ガリウム砒素バッフ
ァ層に相当するａ−ＧａＡｓ層２７を被着させる。
次に、上述したａ−ＧａＡｓ層２７の表面に、前述した
第一実施例のａＪｎＰ層１９層間９に、約３００〜５５
０（”Ｃ）の範囲内の所定で、２００（λ）以下の膜厚
を以ってａ−ＩｎＰ層２層上９着する。
第一実施例のａＪｎＰ層１９層間９に、約３００〜５５
０（”Ｃ）の範囲内の所定で、２００（λ）以下の膜厚
を以ってａ−ＩｎＰ層２層上９着する。
上述したように、基板１１の表面にａ−ＧａＡｓ層２７
とａ−ＩｎＰ層２層上９順次被着すること１こより、第
一のバッファ層３１か形成される。
とａ−ＩｎＰ層２層上９順次被着すること１こより、第
一のバッファ層３１か形成される。
次に、上述した第一のバッファ層３１の表面に、約６０
０〜６５０（”Ｃ）の範囲内の、比較的高い温度でＩｎ
Ｐ（単結晶インジウムリン）層３３を被着成長させる。
０〜６５０（”Ｃ）の範囲内の、比較的高い温度でＩｎ
Ｐ（単結晶インジウムリン）層３３を被着成長させる。
このＩｎＰ層３３は、前述したＰＨｓとＴＭＩとのモル
比（［ＰＨ３］／［Ｉｎ（ＣＨｓ）３］）！約１００と
して、ＭＯＣＶＤ技術により１ （ｕｍ）程度の膜厚に
まで被着成長させた。
比（［ＰＨ３］／［Ｉｎ（ＣＨｓ）３］）！約１００と
して、ＭＯＣＶＤ技術により１ （ｕｍ）程度の膜厚に
まで被着成長させた。
従来知られているように、ＩｎＰの格子定数はＧａＡｓ
の格子定数に比して約８（％）大きい。
の格子定数に比して約８（％）大きい。
従って、この出願の第二発明に係る方法では、上述した
第一のバッファ層３１を被着した後、当該層３１の表面
に高温でＩｎＰ層３３を被着成長させた。
第一のバッファ層３１を被着した後、当該層３１の表面
に高温でＩｎＰ層３３を被着成長させた。
続いて、前述したａ−ＧａＡｓ層２７と同様な被着条件
で、上述したＩｎＰ層３３の表面に、第二ガリウム砒素
バッファ層に相当するａ−ＧａＡｓ層３５を被着さ、せ
ることによって、第二のバッファ層の形成を行声う、然
る後、６５０〜７５０（”Ｃ）の範囲内の比較的高い温
度条件にまで昇温させ、ＴＭＧ及びＡｓ）ｌｓを用いて
ＧａＡｓ層３７を被着成長させ、化合物半導体基板か得
られる。
で、上述したＩｎＰ層３３の表面に、第二ガリウム砒素
バッファ層に相当するａ−ＧａＡｓ層３５を被着さ、せ
ることによって、第二のバッファ層の形成を行声う、然
る後、６５０〜７５０（”Ｃ）の範囲内の比較的高い温
度条件にまで昇温させ、ＴＭＧ及びＡｓ）ｌｓを用いて
ＧａＡｓ層３７を被着成長させ、化合物半導体基板か得
られる。
この第二実施例でも、単結晶ガリウムから成るＧａＡｓ
層３５の膜厚を約４（μｍ）として被着したところ、基
板の「そり」を低減することによりクラックの発生を回
避し、格子欠陥密度（ＥＰＯ）が低い化合物半導体基板
を得ることができた。
層３５の膜厚を約４（μｍ）として被着したところ、基
板の「そり」を低減することによりクラックの発生を回
避し、格子欠陥密度（ＥＰＯ）が低い化合物半導体基板
を得ることができた。
以上、この出願に係る発明の実施例につき詳細に説明し
たか、この発明は、これら実施例にのみ限定されるもの
ではないこと明らかである。
たか、この発明は、これら実施例にのみ限定されるもの
ではないこと明らかである。
例えば上述した実施例では、アモルファス状態または単
結晶状態の化合物半導体を被着させる技術として、■族
元素のメチル化化合物から成る原料ガスを用いて有機金
属化学気相成長法を利用した場合につき例示して説明し
た。
結晶状態の化合物半導体を被着させる技術として、■族
元素のメチル化化合物から成る原料ガスを用いて有機金
属化学気相成長法を利用した場合につき例示して説明し
た。
しかしながら、この出願に係る発明は、このような被着
技術によってのみ効果が得られるものではなく、上述し
たメチル化化合物の代わりに、例えばトリエチルガリウ
ム（Ｇａ（Ｃ２Ｈｓ）３）またはトリエチルインジウム
（Ｉｎ（Ｃ２）１５）３）のような■族元素のエチル化
化合物を用いても良い。
技術によってのみ効果が得られるものではなく、上述し
たメチル化化合物の代わりに、例えばトリエチルガリウ
ム（Ｇａ（Ｃ２Ｈｓ）３）またはトリエチルインジウム
（Ｉｎ（Ｃ２）１５）３）のような■族元素のエチル化
化合物を用いても良い。
また、上述した有機金属化学気相成長法の代わり”に、
分子線エピタキシャル（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ
Ｅρ１ｔａｘｙ：ＭＢＥ）法を利用して実施することも
できる。
分子線エピタキシャル（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ
Ｅρ１ｔａｘｙ：ＭＢＥ）法を利用して実施することも
できる。
これら材料、膜厚及び温度といった各構成成分の被着に
間する数値的条件、またはその他の条件は、この出願に
係る発明の目的の範囲内で、任意好適な設計の変更及び
変形を行ない得ること明らかである。
間する数値的条件、またはその他の条件は、この出願に
係る発明の目的の範囲内で、任意好適な設計の変更及び
変形を行ない得ること明らかである。
（発明の効果）
上述した説明からも明らかなように、この出願に係る化
合物半導体基板の製造方法によれば、単結晶シリコンの
熱膨張係数０３８、単結晶ガリウム砒素の熱膨張係数α
６．□及び単結晶インジウムリンの熱膨張係数α８．、
ｐが αＧａＡｓ＞αｌｎＰ ＞α８１ の関係に有ることを利用し、バッファ層としてインジウ
ムリンを含む構成で化合物半導体基板を製造することに
よって、シリコンとガリウム砒素との間に生ずるストレ
ス（応力）を、これら２つの物質の中間の値として熱膨
張係数を有するインジウムリンが緩和するように作用さ
せ、クラック発生の原因となる基板の「そり」を低減す
ることができる。
合物半導体基板の製造方法によれば、単結晶シリコンの
熱膨張係数０３８、単結晶ガリウム砒素の熱膨張係数α
６．□及び単結晶インジウムリンの熱膨張係数α８．、
ｐが αＧａＡｓ＞αｌｎＰ ＞α８１ の関係に有ることを利用し、バッファ層としてインジウ
ムリンを含む構成で化合物半導体基板を製造することに
よって、シリコンとガリウム砒素との間に生ずるストレ
ス（応力）を、これら２つの物質の中間の値として熱膨
張係数を有するインジウムリンが緩和するように作用さ
せ、クラック発生の原因となる基板の「そり」を低減す
ることができる。
これがため、格子欠陥士度（ＥＰＤ）の向上を図る目的
で充分な膜厚を以って単結晶ガリウム砒素を成長させた
場合であっても、クラックを回避することが可能となる
。
で充分な膜厚を以って単結晶ガリウム砒素を成長させた
場合であっても、クラックを回避することが可能となる
。
従って、ＥＰＤが小ざな化合物半導体基板を簡単かつ容
易に製造することができ、延いでは、優れた特性を有す
る種々のデバイスを安価に提供することが可能となる。
易に製造することができ、延いでは、優れた特性を有す
る種々のデバイスを安価に提供することが可能となる。
第１図は、この出願の第一発明に係る方法の実施例を説
明するため、模式的な基板断面により示す説明図、 第２図は、この出願の第二発明に係る方法の実施例を説
明するため、模式的な基板断面ｌこより示す説明図、 第３図は、従来技術を説明するため、模式的な基板断面
により示す説明図である。 １１・・・・基板（単結晶シリコン） １３．２７・・・・・ａ−ＧａＡｓ （第一ガリウム砒
素バッファ）層 ＋５．２５．３７・・・・ＧａＡｓ （単結晶ガリウム
砒素）層１７・・・・ａ−ＧａＡｓ （第一ガリウム砒
素バッファ）層１９．２９・・・・・ａ−ＩｎＰＣイン
ジウムリンバッファ）層２１・・・・ａ−ＧａＡｓ （
第二ガリウム砒素バッファ）層２３・・・・バッファ層 Ｕ・・・・第一のバッファ層 ３３・・・・Ｉ ｎＰ（単結晶インジウムリン）層３５
・・・・ａ−ＧａＡｓ （第二ガリウム砒素バッファ（
第二のバ・ソファ））層。 特許出願人 沖電気工業株式会社２７： ａ−Ｇ
ａＡｓ （第一ガリウム砒素バッファ）層２９：ａ−１
ｎＰ（インジウムリンバッファ）層剋：Ｍ−のバッフ２
層 ３３：ＩｎＰ（単結晶インジウムリ′））層３５： ａ
−ＧａＡｓ （第二ガリウム砒素バ・ソファ（第二のバ
ッファ）層３？：ＧａＡｓ（単結晶ガリウム砒素）層第
−実施例の説明図 第１図 第二実施例の説明図 第２図
明するため、模式的な基板断面により示す説明図、 第２図は、この出願の第二発明に係る方法の実施例を説
明するため、模式的な基板断面ｌこより示す説明図、 第３図は、従来技術を説明するため、模式的な基板断面
により示す説明図である。 １１・・・・基板（単結晶シリコン） １３．２７・・・・・ａ−ＧａＡｓ （第一ガリウム砒
素バッファ）層 ＋５．２５．３７・・・・ＧａＡｓ （単結晶ガリウム
砒素）層１７・・・・ａ−ＧａＡｓ （第一ガリウム砒
素バッファ）層１９．２９・・・・・ａ−ＩｎＰＣイン
ジウムリンバッファ）層２１・・・・ａ−ＧａＡｓ （
第二ガリウム砒素バッファ）層２３・・・・バッファ層 Ｕ・・・・第一のバッファ層 ３３・・・・Ｉ ｎＰ（単結晶インジウムリン）層３５
・・・・ａ−ＧａＡｓ （第二ガリウム砒素バッファ（
第二のバ・ソファ））層。 特許出願人 沖電気工業株式会社２７： ａ−Ｇ
ａＡｓ （第一ガリウム砒素バッファ）層２９：ａ−１
ｎＰ（インジウムリンバッファ）層剋：Ｍ−のバッフ２
層 ３３：ＩｎＰ（単結晶インジウムリ′））層３５： ａ
−ＧａＡｓ （第二ガリウム砒素バ・ソファ（第二のバ
ッファ）層３？：ＧａＡｓ（単結晶ガリウム砒素）層第
−実施例の説明図 第１図 第二実施例の説明図 第２図
Claims (2)
- （１）単結晶シリコン（Ｓｉ）基板の表面に、バッファ
層を被着させ、該バッファ層の表面に単結晶ガリウム砒
素（ＧａＡｓ）層を高温で被着成長させて化合物半導体
基板を製造するに当り、 前記バッファ層の被着を、 前記単結晶シリコン基板の表面から、第一 ガリウム砒素バッファ層、インジウムリン（ＩｎＰ）バ
ッファ層及び第二ガリウム砒素バッファ層を、順次、被
着させる工程 を経て行なう ことを特徴とする化合物半導体基板の製造方法。 - （２）単結晶シリコン（Ｓｉ）基板の表面に、バッファ
層を被着させ、該バッファ層の表面に単結晶ガリウム砒
素（ＧａＡｓ）層を高温で被着成長させで化合物半導体
基板を製造するに当り、 前記バッファ層の被着を、 前記シリコン基板の表面から、第一ガリウム砒素バッフ
ァ層、インジウムリン（ＩｎＰ）バッファ層を、順次、
被着させて第一のバッファ層を形成する工程と、 前記第一のバッファ層の表面に単結晶インジウムリン層
を高温で被着成長させる工程と、 前記単結晶インジウムリン層の表面に第二ガリウム砒素
バッファ層を被着させて第二のバッファ層を形成する工
程と を経て行なう ことを特徴とする化合物半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19777388A JP2503255B2 (ja) | 1988-08-08 | 1988-08-08 | 化合物半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19777388A JP2503255B2 (ja) | 1988-08-08 | 1988-08-08 | 化合物半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0246720A true JPH0246720A (ja) | 1990-02-16 |
| JP2503255B2 JP2503255B2 (ja) | 1996-06-05 |
Family
ID=16380110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19777388A Expired - Fee Related JP2503255B2 (ja) | 1988-08-08 | 1988-08-08 | 化合物半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503255B2 (ja) |
-
1988
- 1988-08-08 JP JP19777388A patent/JP2503255B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2503255B2 (ja) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4965224A (en) | Process for fabricating an INP semiconductor thin film on silicon | |
| JPH01225114A (ja) | 半導体薄膜の製造方法 | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| JPH0484418A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH0760791B2 (ja) | 化合物半導体基板 | |
| US10304678B1 (en) | Method for fabricating InGaP epitaxial layer by metal organic chemical vapor deposition (MOCVD) | |
| JPH0692278B2 (ja) | エピタキシャル成長方法 | |
| KR101041659B1 (ko) | 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법 | |
| JPH0246720A (ja) | 化合物半導体基板の製造方法 | |
| JPH03136319A (ja) | ヘテロエピタキシャル基板および半導体装置 | |
| JP2845464B2 (ja) | 化合物半導体の成長方法 | |
| JPH01120011A (ja) | ＩｎＰ半導体薄膜の製造方法 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JPH01272108A (ja) | 化合物半導体の成長方法 | |
| JPH01266716A (ja) | ＧａＡｓ／Ｓｉ積層体及びＧａＡｓの成長方法 | |
| JPH01179797A (ja) | 半導体結晶成長方法 | |
| JP2810299B2 (ja) | 化合物半導体層の形成方法 | |
| JP5032522B2 (ja) | 化合物半導体エピタキシャルウェハおよびその製造方法 | |
| TWI387999B (zh) | Compound semiconductor epitaxial wafer and method of manufacturing the same | |
| JPS63194322A (ja) | 化合物半導体基板 | |
| JPH05234907A (ja) | ＧａＡｓ基板及びＧａＡｓ基板の製造方法 | |
| JPS63276218A (ja) | 半導体薄膜結晶の成長方法 | |
| JPH02263427A (ja) | 化合物半導体基板およびその製造方法 | |
| JPH0573335B2 (ja) | ||
| JPH0737806A (ja) | 半導体薄膜成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |