JPH0239128B2 - - Google Patents
Info
- Publication number
- JPH0239128B2 JPH0239128B2 JP56145561A JP14556181A JPH0239128B2 JP H0239128 B2 JPH0239128 B2 JP H0239128B2 JP 56145561 A JP56145561 A JP 56145561A JP 14556181 A JP14556181 A JP 14556181A JP H0239128 B2 JPH0239128 B2 JP H0239128B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- amplifier
- emitters
- differential amplifiers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は増幅器に係わり、特にビデオ信号のバ
ーストエンフアシス回路等の信号の直流レベルを
変えずに交流ゲインを切り換える増幅器に関す
る。
ーストエンフアシス回路等の信号の直流レベルを
変えずに交流ゲインを切り換える増幅器に関す
る。
従来、ビデオ信号のバースト信号をエンフアシ
スするバーストエンフアシス回路として用いる増
幅器は第１図に示すごとく、ビデオ信号を入力端
子１を介してトランジスタQ1のベースに入力す
る。このトランジスタQ1はビデオ信号の反転増
幅器であり増幅されたビデオ信号はトランジスタ
Q1のコレクタから出力端子２を介して出力され
る。トランジスタQ1のエミツタは抵抗R1を介し
て接地され、更に、コンデンサＣ及び抵抗R3を
介してトランジスタQ2のコレクタに接続されて
いる。トランジスタQ2は通常カツトオフとなつ
ているがバーストゲートパルス（BGパルス）が
制御端子３に入力されるとこのバーストゲートパ
ルス（BGパルス）の期間、トランジスタQ2はオ
ンとなり、トランジスタQAの増幅率が大とな
る。従つて出力端子２に出力されるビデオ信号の
バースト信号はバーストゲートパルス期間エンフ
アシスされる。この従来の回路では出力端子２に
出力される信号の直流レベルが交流利得の変化に
より変動する欠点を有しており、更にコンデンサ
Ｃを用いるため、集積回路化することが困難であ
る。
スするバーストエンフアシス回路として用いる増
幅器は第１図に示すごとく、ビデオ信号を入力端
子１を介してトランジスタQ1のベースに入力す
る。このトランジスタQ1はビデオ信号の反転増
幅器であり増幅されたビデオ信号はトランジスタ
Q1のコレクタから出力端子２を介して出力され
る。トランジスタQ1のエミツタは抵抗R1を介し
て接地され、更に、コンデンサＣ及び抵抗R3を
介してトランジスタQ2のコレクタに接続されて
いる。トランジスタQ2は通常カツトオフとなつ
ているがバーストゲートパルス（BGパルス）が
制御端子３に入力されるとこのバーストゲートパ
ルス（BGパルス）の期間、トランジスタQ2はオ
ンとなり、トランジスタQAの増幅率が大とな
る。従つて出力端子２に出力されるビデオ信号の
バースト信号はバーストゲートパルス期間エンフ
アシスされる。この従来の回路では出力端子２に
出力される信号の直流レベルが交流利得の変化に
より変動する欠点を有しており、更にコンデンサ
Ｃを用いるため、集積回路化することが困難であ
る。
本発明は上述した点にかんがみ直流レベルを変
えずに利得の切り換えが行なえ、且つ、集積回路
化に適した増幅器を提供することを目的とする。
えずに利得の切り換えが行なえ、且つ、集積回路
化に適した増幅器を提供することを目的とする。
以下、本発明を図示の実施例について説明す
る。
る。
第２図は本発明になる増幅器の一実施例を示す
図であり、この増幅器は第１の差動増幅器を形成
するトランジスタQ3とQ5、第２の差動増幅器を
形成するトランジスタQ4とQ6、スイツチングを
行なうトランジスタQ7とQ8、及び電流源トラン
ジスタQ9で構成され、入力信号は入力端子１に
印加され出力端子２から出力される。又、バース
トゲートパルス（BGパルス）は制御端子３に入
力される。
図であり、この増幅器は第１の差動増幅器を形成
するトランジスタQ3とQ5、第２の差動増幅器を
形成するトランジスタQ4とQ6、スイツチングを
行なうトランジスタQ7とQ8、及び電流源トラン
ジスタQ9で構成され、入力信号は入力端子１に
印加され出力端子２から出力される。又、バース
トゲートパルス（BGパルス）は制御端子３に入
力される。
第１の差動増幅器であるトランジスタQ3とQ5
の夫々のエミツタは抵抗R6及び抵抗R8を介して
トランジスタQ7のコレクタに接続され、第２の
差動増幅器を形成するトランジスタQ4とQ6の
夫々のエミツタは抵抗R7及びR9を介してトラン
ジスタQ8のコレクタに接続されている。トラン
ジスタQ7とQ8のエミツタは共に電流源トランジ
スタQ9のコレクタに接続されている。
の夫々のエミツタは抵抗R6及び抵抗R8を介して
トランジスタQ7のコレクタに接続され、第２の
差動増幅器を形成するトランジスタQ4とQ6の
夫々のエミツタは抵抗R7及びR9を介してトラン
ジスタQ8のコレクタに接続されている。トラン
ジスタQ7とQ8のエミツタは共に電流源トランジ
スタQ9のコレクタに接続されている。
第１の差動増幅器と第２の差動増幅器のトラン
ジスタQ3及びQ4のベースは共に入力端子１と接
続され、トランジスタQ5とQ6のコレクタは共に
負荷抵抗R10に接続され、コレクタと負荷抵抗
R10の接続点が出力端子２となつている。図中符
号VB1，VB2はベースバイアス電圧であり、Vsは
基準電圧であり、この電圧レベルはバーストゲー
トパルスのLOWレベル及びHIGHレベルの間に
位置している。
ジスタQ3及びQ4のベースは共に入力端子１と接
続され、トランジスタQ5とQ6のコレクタは共に
負荷抵抗R10に接続され、コレクタと負荷抵抗
R10の接続点が出力端子２となつている。図中符
号VB1，VB2はベースバイアス電圧であり、Vsは
基準電圧であり、この電圧レベルはバーストゲー
トパルスのLOWレベル及びHIGHレベルの間に
位置している。
ここで制御端子３にバーストゲートパルス
（BGパルス）が印加され基準電圧Vsより高い
「Ｈ」レベルとなるとトランジスタQ7がオンとな
りトランジスタQ8はオフとなる。このため第１
の差動増幅器に属するトランジスタQ3とQ5が動
作する。このときの利得はR10／（R6＋R8）である。バ ーストゲートパルス（BGパルス）が基準電圧Vs
より低い「Ｌ」レベルのときはトランジスタQ7
がオフ、トランジスタQ8がオンとなるから第２
の差動増幅器に属するトランジスタQ4とトラン
ジスタQ6が動作する。このときの利得は
R10／（R7＋R9）である。
（BGパルス）が印加され基準電圧Vsより高い
「Ｈ」レベルとなるとトランジスタQ7がオンとな
りトランジスタQ8はオフとなる。このため第１
の差動増幅器に属するトランジスタQ3とQ5が動
作する。このときの利得はR10／（R6＋R8）である。バ ーストゲートパルス（BGパルス）が基準電圧Vs
より低い「Ｌ」レベルのときはトランジスタQ7
がオフ、トランジスタQ8がオンとなるから第２
の差動増幅器に属するトランジスタQ4とトラン
ジスタQ6が動作する。このときの利得は
R10／（R7＋R9）である。
従つて、抵抗R6とR8及び抵抗R7とR9を変える
ことにより一連の信号を増幅し、且つ、この一連
の信号の中の特定の時間の間、異なる利得を得る
ことが可能である。
ことにより一連の信号を増幅し、且つ、この一連
の信号の中の特定の時間の間、異なる利得を得る
ことが可能である。
又、前記第１の差動増幅器と第２の差動増幅器
は共通の電流源トランジスタQ9を電流源とする
からオフセツト電圧の影響がなければ出力信号の
直流電位は一定に保たれる。なお、トランジスタ
Q8のベースに基準電圧の代りにバーストゲート
パルス（BGパルス）を反転したものを印加して
も良く、この場合はバーストゲートパルスの振幅
を半分にすることができる。
は共通の電流源トランジスタQ9を電流源とする
からオフセツト電圧の影響がなければ出力信号の
直流電位は一定に保たれる。なお、トランジスタ
Q8のベースに基準電圧の代りにバーストゲート
パルス（BGパルス）を反転したものを印加して
も良く、この場合はバーストゲートパルスの振幅
を半分にすることができる。
第３図は本発明の他の実施例を示す図であり、
第２図のトランジスタQ3とトランジスタQ4のエ
ミツタを抵抗R14で接続し、トランジスタQ5とト
ランジスタQ6のエミツタを抵抗R15で接続したも
のである。この増幅器のスイツチングノイズはト
ランジスタQ7及びQ8のオン、オフによるものと、
トランジスタQ7及びQ8のオン、オフに伴いトラ
ンジスタQ3，Q5とQ4，Q6がスイツチングするこ
とにより発生するものとがあるが、トランジスタ
Q3，Q5，Q4及びQ6に係わるスイツチングノイズ
の影響の方が大きい。従つて抵抗R14とR15によ
りカツトオフしたトランジスタにも若干の微小電
流を流して置けば完全にオフとした場合のように
電荷が放電してしまうことがなく、次にオンとす
るときもラツシユカレントが少ないのでスイツチ
ングノイズを減少させることが出来る。なお、抵
抗R14，R15の抵抗値はトランジスタQ3，Q4，Q5，
Q6のオン、オフの閾値を変更するから安全のた
め充分高くする必要がある。
第２図のトランジスタQ3とトランジスタQ4のエ
ミツタを抵抗R14で接続し、トランジスタQ5とト
ランジスタQ6のエミツタを抵抗R15で接続したも
のである。この増幅器のスイツチングノイズはト
ランジスタQ7及びQ8のオン、オフによるものと、
トランジスタQ7及びQ8のオン、オフに伴いトラ
ンジスタQ3，Q5とQ4，Q6がスイツチングするこ
とにより発生するものとがあるが、トランジスタ
Q3，Q5，Q4及びQ6に係わるスイツチングノイズ
の影響の方が大きい。従つて抵抗R14とR15によ
りカツトオフしたトランジスタにも若干の微小電
流を流して置けば完全にオフとした場合のように
電荷が放電してしまうことがなく、次にオンとす
るときもラツシユカレントが少ないのでスイツチ
ングノイズを減少させることが出来る。なお、抵
抗R14，R15の抵抗値はトランジスタQ3，Q4，Q5，
Q6のオン、オフの閾値を変更するから安全のた
め充分高くする必要がある。
本発明になる増幅器は異なる利得を有する複数
の差動増幅器の夫々の共通エミツタ電流をオン、
オフするスイツチング手段と、このスイツチング
手段でスイツチングされた共通エミツタ電流を一
定とする定電流手段とを具備した構成としてある
ため、選択的に特定の差動増幅器を動作させて出
力信号を得られる特長を有している。このため出
力信号の直流レベルは一定に保たれ、ビデオ信号
のバーストエンフアシス回路に適しており、更
に、差動増幅器で構成されているからコンデンサ
が不要であり集積回路化が容易である。
の差動増幅器の夫々の共通エミツタ電流をオン、
オフするスイツチング手段と、このスイツチング
手段でスイツチングされた共通エミツタ電流を一
定とする定電流手段とを具備した構成としてある
ため、選択的に特定の差動増幅器を動作させて出
力信号を得られる特長を有している。このため出
力信号の直流レベルは一定に保たれ、ビデオ信号
のバーストエンフアシス回路に適しており、更
に、差動増幅器で構成されているからコンデンサ
が不要であり集積回路化が容易である。
又、差動増幅器を形成する夫々の第１のトラン
ジスタのエミツタ相互、並びに夫々の第２のトラ
ンジスタのエミツタ相互を高抵抗で接続した構成
としたので、トランジスタの動作に伴なうラツシ
ユ電流を減少出来る特長を有し、このため雑音特
性が良好となる。
ジスタのエミツタ相互、並びに夫々の第２のトラ
ンジスタのエミツタ相互を高抵抗で接続した構成
としたので、トランジスタの動作に伴なうラツシ
ユ電流を減少出来る特長を有し、このため雑音特
性が良好となる。
第１図は従来の増幅器の回路図、第２図は本発
明になる増幅器の一実施例の回路図、第３図は本
発明になる増幅器の他の実施例の回路図である。 図中符号１は入力端子、２は出力端子、３は制
御端子、Q1〜Q8はトランジスタ、Q9は電流源ト
ランジスタである。
明になる増幅器の一実施例の回路図、第３図は本
発明になる増幅器の他の実施例の回路図である。 図中符号１は入力端子、２は出力端子、３は制
御端子、Q1〜Q8はトランジスタ、Q9は電流源ト
ランジスタである。
Claims (1)
- １ 共通の入力端子及び共通の出力端子を有する
並列接続された複数の差動増幅器から構成される
増幅器において、これら複数の差動増幅器を形成
する夫々の第１のトランジスタのエミツタ相互間
を接続する高抵抗と、同じく夫々の第２のトラン
ジスタのエミツタ相互間を接続する高抵抗と、前
記複数の差動増幅器の夫々の共通エミツタ電流を
オン，オフするスイツチング手段と、このスイツ
チング手段によりオンとされて流される共通エミ
ツタ電流を一定とする定電流源とを具備し、前記
複数の差動増幅器の利得をそれぞれ異ならしめて
構成したことを特徴とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14556181A JPS5847307A (ja) | 1981-09-17 | 1981-09-17 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14556181A JPS5847307A (ja) | 1981-09-17 | 1981-09-17 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5847307A JPS5847307A (ja) | 1983-03-19 |
| JPH0239128B2 true JPH0239128B2 (ja) | 1990-09-04 |
Family
ID=15387984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14556181A Granted JPS5847307A (ja) | 1981-09-17 | 1981-09-17 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5847307A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833422A (en) * | 1987-09-24 | 1989-05-23 | Burr-Brown Corporation | Programmable gain instrumentation amplifier |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519260A (ja) * | 1974-07-11 | 1976-01-24 | Mitsubishi Rayon Co | |
| JPS55138910A (en) * | 1979-04-18 | 1980-10-30 | Hitachi Ltd | Amplifying circuit |
-
1981
- 1981-09-17 JP JP14556181A patent/JPS5847307A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519260A (ja) * | 1974-07-11 | 1976-01-24 | Mitsubishi Rayon Co | |
| JPS55138910A (en) * | 1979-04-18 | 1980-10-30 | Hitachi Ltd | Amplifying circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5847307A (ja) | 1983-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0521445B2 (ja) | ||
| JPS606576B2 (ja) | 信号変換回路 | |
| JP2591301B2 (ja) | 折れ線特性回路 | |
| JPH0239128B2 (ja) | ||
| JP2774120B2 (ja) | 増幅回路配置 | |
| JP2982326B2 (ja) | 直流帰還増幅器 | |
| JPS6016126B2 (ja) | カスコ−ド回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS6214725Y2 (ja) | ||
| JPS6130329Y2 (ja) | ||
| JPH10341119A (ja) | 差動増幅回路 | |
| JPH062349Y2 (ja) | Ｅｃｌ回路 | |
| JPS6223135Y2 (ja) | ||
| JPH0595276A (ja) | 論理和回路 | |
| JPH0119289B2 (ja) | ||
| JPS6239498B2 (ja) | ||
| JP3000737B2 (ja) | 出力バッファ回路 | |
| JP2723703B2 (ja) | 演算回路 | |
| JPH0115227Y2 (ja) | ||
| JPS6342593Y2 (ja) | ||
| KR800001108B1 (ko) | 앰프 | |
| JPH0139014Y2 (ja) | ||
| JPS6141295Y2 (ja) | ||
| JPH0671176B2 (ja) | 出力回路 |