JPH0237451A - 外部入出力機器の端末アドレス決定方式 - Google Patents
外部入出力機器の端末アドレス決定方式Info
- Publication number
- JPH0237451A JPH0237451A JP18740188A JP18740188A JPH0237451A JP H0237451 A JPH0237451 A JP H0237451A JP 18740188 A JP18740188 A JP 18740188A JP 18740188 A JP18740188 A JP 18740188A JP H0237451 A JPH0237451 A JP H0237451A
- Authority
- JP
- Japan
- Prior art keywords
- external
- terminal address
- system main
- main body
- external input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 7
- 230000005856 abnormality Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、システム本体と複数の外部入出力機器（以
下Ｉ１０機器と称す）がディジーチェイン接続されたシ
ステムに係るもので、特にシステム本体からの送信デー
タに基づいて複数の外部入出力機器の端末アドレスの決
定を行なう外部入出力機器の端末アドレス決定方式に関
するものである。
下Ｉ１０機器と称す）がディジーチェイン接続されたシ
ステムに係るもので、特にシステム本体からの送信デー
タに基づいて複数の外部入出力機器の端末アドレスの決
定を行なう外部入出力機器の端末アドレス決定方式に関
するものである。
第３図は複数の外部１１０機器をディジーチェイン接続
したシステムの従来例を示したブロック図で、図中、（
１）はシステム本体、（２）ハ外部工１０機器で、上記
システム本体（１）には、ＣＰＵ （３）シリアルＩ１
０ ＬＳＩ （４） 、インタフェースドライバー（Ｒ
５４２２Ｉ／ＦドライバーＩＣ） （７）、インタフェ
ースレシーバ（Ｒ５４２２Ｉ／ＦレシーバＩＣ） （８
）及びシステム本体の動作プログラム格納用メモリ（１
２）を有し、他方上記外部１１０機器（２）側には、Ｃ
ＰＵ（５）、シリアル入出力機器（以下、シリアルｌ１
０ＬＳＩ と称す）（６） 上記インタフェースドラ
イバー（７）、インタフェースレシーバ（８） 、ｌ末
アドレス表示器（９） イネーブル回路（以下、Ｒ５
４２２Ｉ／Ｆ ドライバーＩＣイネーブル回路と称す）
（ｌＯ）及び端末アドレス設定回路（１１）をそれぞれ
有する。
したシステムの従来例を示したブロック図で、図中、（
１）はシステム本体、（２）ハ外部工１０機器で、上記
システム本体（１）には、ＣＰＵ （３）シリアルＩ１
０ ＬＳＩ （４） 、インタフェースドライバー（Ｒ
５４２２Ｉ／ＦドライバーＩＣ） （７）、インタフェ
ースレシーバ（Ｒ５４２２Ｉ／ＦレシーバＩＣ） （８
）及びシステム本体の動作プログラム格納用メモリ（１
２）を有し、他方上記外部１１０機器（２）側には、Ｃ
ＰＵ（５）、シリアル入出力機器（以下、シリアルｌ１
０ＬＳＩ と称す）（６） 上記インタフェースドラ
イバー（７）、インタフェースレシーバ（８） 、ｌ末
アドレス表示器（９） イネーブル回路（以下、Ｒ５
４２２Ｉ／Ｆ ドライバーＩＣイネーブル回路と称す）
（ｌＯ）及び端末アドレス設定回路（１１）をそれぞれ
有する。
次に動作について説明する。まず、システムを起動する
前に外部１１０ ＠器（２）の端末アドレス設定回路（
１１）により個々の外部１１０機器の端末アドレスを決
定しておく。
前に外部１１０ ＠器（２）の端末アドレス設定回路（
１１）により個々の外部１１０機器の端末アドレスを決
定しておく。
次にシステムを起動すると、個々の外部１１０機器（２
）は端末アドレス設定回路（１１）より個々の端末アド
レスを認識し、端末アドレス表示器（９）に表示する。
）は端末アドレス設定回路（１１）より個々の端末アド
レスを認識し、端末アドレス表示器（９）に表示する。
システム本体はシリアルＩ１０ ＬＳＩ （４）により
Ｒ５４２２Ｉ／Ｆ ドライバーＩＣ（７）を通してデー
タ送信し、個々の外部１１０機器はＲ５４２２ｒ／Ｆレ
シーバＩＣ（８）を通してシリアルＩ１０ ＬＳＩ （
６）により受信する。受信データ内の自分の端末アドレ
スが含まれる外部１１０機器が、イネーブル回路（１０
）を動作させＲ５４２２Ｉ／Ｆ ドライバーＩＣ（７）
及びＲ５４２２Ｉ／Ｆ レシーバＩＣ（８）を通して、
シリアルＩ１０ ＬＳＩ （４）に対してデータ送信す
る。俗に言うピンポン伝送方式である。
Ｒ５４２２Ｉ／Ｆ ドライバーＩＣ（７）を通してデー
タ送信し、個々の外部１１０機器はＲ５４２２ｒ／Ｆレ
シーバＩＣ（８）を通してシリアルＩ１０ ＬＳＩ （
６）により受信する。受信データ内の自分の端末アドレ
スが含まれる外部１１０機器が、イネーブル回路（１０
）を動作させＲ５４２２Ｉ／Ｆ ドライバーＩＣ（７）
及びＲ５４２２Ｉ／Ｆ レシーバＩＣ（８）を通して、
シリアルＩ１０ ＬＳＩ （４）に対してデータ送信す
る。俗に言うピンポン伝送方式である。
この様にしてシステム本体は、相手先端末アドレスを変
更しながらデータ伝送を実行する。
更しながらデータ伝送を実行する。
〔発明が解決しようとする課題）
従来の外部１１０機器（２）の端末アドレス決定は以上
の様になされていたので、端末アドレス設定回路（１１
）を設定する為に外部１１０機器（２）の近傍まで来て
設定する必要が有り、複数の外部１１０機器（２）が分
散されている場合や、密閉されていて触りにくい場合は
その設定が煩わしいものとなるという問題点が有った。
の様になされていたので、端末アドレス設定回路（１１
）を設定する為に外部１１０機器（２）の近傍まで来て
設定する必要が有り、複数の外部１１０機器（２）が分
散されている場合や、密閉されていて触りにくい場合は
その設定が煩わしいものとなるという問題点が有った。
この発明は上記の様な問題点を解消するためになされた
もので、外部１１０機器の端末アドレス設定回路を不要
とし、簡単にシステム本体から外部１１０機器の端末ア
ドレスを決定できる外部入出力機器の端末アドレス決定
方式を得る事を目的とする。
もので、外部１１０機器の端末アドレス設定回路を不要
とし、簡単にシステム本体から外部１１０機器の端末ア
ドレスを決定できる外部入出力機器の端末アドレス決定
方式を得る事を目的とする。
この発明に係る外部入出力機器の端末アドレス決定方式
は、システム本体と複数の外部入出力機器がディジーチ
ェイン方式で接続されたシステムにおいて、システム本
体から複数の外部入出力機器の端末アドレスの決定を行
なうべく送信データを送出すると共に、システム起動時
に下位の外部入出力機器にはシステム本体からの送信デ
ータが伝達されない様にブロックしておき、自己端末ア
ドレスがシステム本体からの送信データにより確定され
た後で、上記のブロック解除を行なう様にして、最初に
システム本体に直接接続された第１番目の外部入出力機
器にのみシステム本体からの送信データが届く様にして
、第１番目の外部入出力機器の端末アドレス決定を行な
い、次に第２番目の外部入出力機器にシステム本体から
の送信データが届く様にして、順次複数の外部入出力機
器の端末アドレスを決定するものである。
は、システム本体と複数の外部入出力機器がディジーチ
ェイン方式で接続されたシステムにおいて、システム本
体から複数の外部入出力機器の端末アドレスの決定を行
なうべく送信データを送出すると共に、システム起動時
に下位の外部入出力機器にはシステム本体からの送信デ
ータが伝達されない様にブロックしておき、自己端末ア
ドレスがシステム本体からの送信データにより確定され
た後で、上記のブロック解除を行なう様にして、最初に
システム本体に直接接続された第１番目の外部入出力機
器にのみシステム本体からの送信データが届く様にして
、第１番目の外部入出力機器の端末アドレス決定を行な
い、次に第２番目の外部入出力機器にシステム本体から
の送信データが届く様にして、順次複数の外部入出力機
器の端末アドレスを決定するものである。
（作用）
この発明において、外部１１０機器は、システム起動時
には自分の端末アドレスが認識されていないが、システ
ム起動後、システム本体とデータ交信を実行し自分の端
末アドレスを認識する。
には自分の端末アドレスが認識されていないが、システ
ム起動後、システム本体とデータ交信を実行し自分の端
末アドレスを認識する。
（実施例〕
以下この発明の・一実施例を第３図と同一部分は同一符
号を付して示す第１図について説明する。
号を付して示す第１図について説明する。
第１図構成において第３図と違う点を以下に説明する。
まず、第１因は各外部１１０機器（２）に、Ｒ５４２２
Ｉ／Ｆ ドライバーＩＣ（７°）が追加されており、シ
ステム本体のデータラインは下位の外部１１０機器（７
ン に直接接続されていない。そして、この追加された
Ｒ５４２２１／Ｆ ドライバーＩＣ（７’）はイネーブ
ル回路（１０）により制御される。また、第１図では端
末アドレス設定回路（１１）が無い。
Ｉ／Ｆ ドライバーＩＣ（７°）が追加されており、シ
ステム本体のデータラインは下位の外部１１０機器（７
ン に直接接続されていない。そして、この追加された
Ｒ５４２２１／Ｆ ドライバーＩＣ（７’）はイネーブ
ル回路（１０）により制御される。また、第１図では端
末アドレス設定回路（１１）が無い。
次に、第２図のフローチャートに基づきその動作を説明
する。まずシステムが起動されると（Ｓａｔ、５ｂｌ）
、外部１１０機器（２）側は内部ハードウェアの初期
化を実行しく５ｂ２） システム本体（１）からの端
末アドレス指定コマンドを待つ。なお、この時にはまだ
下位の外部１１０機器（２）にシステム本体（１）から
の送信データを伝達するＲ５４２２ Ｉ／Ｆ ドライバ
ーＩＣはイネーブルになっていない。
する。まずシステムが起動されると（Ｓａｔ、５ｂｌ）
、外部１１０機器（２）側は内部ハードウェアの初期
化を実行しく５ｂ２） システム本体（１）からの端
末アドレス指定コマンドを待つ。なお、この時にはまだ
下位の外部１１０機器（２）にシステム本体（１）から
の送信データを伝達するＲ５４２２ Ｉ／Ｆ ドライバ
ーＩＣはイネーブルになっていない。
次にシステム本体（１）は第１の外部１１０機器（２）
に対して端末アドレス指定コマンドを送信して（Ｓａ２
） 、外部１１０機器はそれを受信すると（Ｓｂ３）
受信した端末アドレスが正常かどうか確認する為にシ
ステム本体（１）側に応答を返す（Ｓｂ４） システ
ム本体（１）側では、応答された端末アドレスの内容が
送信した内容と同じかどうか判別し、同じであれば正常
応答、違っていれば異常応答を送信する。異常応答の場
合には、システム本体及び外部Ｉ１０機器共に再試行を
おこなう（Ｓａ３．５ａ４） 、正常応答を外部Ｉ１０
ｌａ器（２）側が受信すると（Ｓｂ５） 、正常応答
受信完了をシステム本体側へ送信しく５ｂ８） 、シス
テム本体（１）は次の外部１１０機器（２）の端末アド
レス指定処理に入る（Ｓａ５．５ａ６） 、外部１１０
機器（２）側は、下位の外部１１０機器（２）へのＲ５
４２２Ｉ／Ｆ ドライノて−ＩＣ（７’）をイネーブル
にして、端末アドレス指定が完了する（Ｓｂ７．５ｂ８
） この様に順次端末アドレス指定を実行していき、全外部
１１０機器の端末アドレス指定完了後、実際のシステム
本体と外部１１０機器の送受信をおこなう。
に対して端末アドレス指定コマンドを送信して（Ｓａ２
） 、外部１１０機器はそれを受信すると（Ｓｂ３）
受信した端末アドレスが正常かどうか確認する為にシ
ステム本体（１）側に応答を返す（Ｓｂ４） システ
ム本体（１）側では、応答された端末アドレスの内容が
送信した内容と同じかどうか判別し、同じであれば正常
応答、違っていれば異常応答を送信する。異常応答の場
合には、システム本体及び外部Ｉ１０機器共に再試行を
おこなう（Ｓａ３．５ａ４） 、正常応答を外部Ｉ１０
ｌａ器（２）側が受信すると（Ｓｂ５） 、正常応答
受信完了をシステム本体側へ送信しく５ｂ８） 、シス
テム本体（１）は次の外部１１０機器（２）の端末アド
レス指定処理に入る（Ｓａ５．５ａ６） 、外部１１０
機器（２）側は、下位の外部１１０機器（２）へのＲ５
４２２Ｉ／Ｆ ドライノて−ＩＣ（７’）をイネーブル
にして、端末アドレス指定が完了する（Ｓｂ７．５ｂ８
） この様に順次端末アドレス指定を実行していき、全外部
１１０機器の端末アドレス指定完了後、実際のシステム
本体と外部１１０機器の送受信をおこなう。
なお、端末アドレスが指定された外部１１０機器（２）
は端末アドレス表示器（９）に表示する事により、操作
者が外部より正常に設定できたことを確認できる。
は端末アドレス表示器（９）に表示する事により、操作
者が外部より正常に設定できたことを確認できる。
また、上記実施例では、システム本体（１）と外部１１
０機器（２）間のデータ伝送をＲ５４２２Ｉ／Ｆ信号に
よるシリアルデータ伝送としたが、パラレルデータ伝送
で有っても良い。
０機器（２）間のデータ伝送をＲ５４２２Ｉ／Ｆ信号に
よるシリアルデータ伝送としたが、パラレルデータ伝送
で有っても良い。
〔発明の効果）
以上の様にこの発明によれば、システム本体からの送信
データに基づき、外部１１０機器の端末アドレスを指定
する様にしたので、外部１１０機器に接触せずに端末ア
ドレスの設定が可能という効果が有る。
データに基づき、外部１１０機器の端末アドレスを指定
する様にしたので、外部１１０機器に接触せずに端末ア
ドレスの設定が可能という効果が有る。
第１図はこの発明によるシステム本体と複数の外部１１
０機器のディジーチェイン接続を示したハードウェアブ
ロック図、第２図はこの発明による手順を示したフロー
チャート、第３図は従来例によるシステム本体と複数の
外部１１０機器のディジーチェイン接続を示したハード
ウェアブロック図である。 ｌ）・・・システム本体、 ２）・・・外部入出力機器、 ７）、（７゛）・・・インタフェースドライバー８）・
・・インタフェースレシーバ、 １０）・・・イネーブル回路。 なお、各図中同一符号は同−又は相当部分を示す。 第２図
０機器のディジーチェイン接続を示したハードウェアブ
ロック図、第２図はこの発明による手順を示したフロー
チャート、第３図は従来例によるシステム本体と複数の
外部１１０機器のディジーチェイン接続を示したハード
ウェアブロック図である。 ｌ）・・・システム本体、 ２）・・・外部入出力機器、 ７）、（７゛）・・・インタフェースドライバー８）・
・・インタフェースレシーバ、 １０）・・・イネーブル回路。 なお、各図中同一符号は同−又は相当部分を示す。 第２図
Claims (1)
- システム本体と複数の外部入出力機器がデイジーチェイ
ン方式で接続されたシステムにおいて、システム本体か
ら複数の外部入出力機器の端末アドレスの決定を行なう
べく送信データを送出すると共に、システム起動時に下
位の外部入出力機器にはシステム本体からの送信データ
が伝達されない様にブロックしておき、自己端末アドレ
スがシステム本体からの送信データにより確定された後
で、上記のブロック解除を行なう様にして、最初にシス
テム本体に直接接続された第１番目の外部入出力機器に
のみシステム本体からの送信データが届く様にして、第
１番目の外部入出力機器の端末アドレス決定を行ない、
次に第２番目の外部入出力機器にシステム本体からの送
信データが届く様にして、順次複数の外部入出力機器の
端末アドレスを決定していくことを特徴とする外部入出
力機器の端末アドレス決定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18740188A JPH0237451A (ja) | 1988-07-27 | 1988-07-27 | 外部入出力機器の端末アドレス決定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18740188A JPH0237451A (ja) | 1988-07-27 | 1988-07-27 | 外部入出力機器の端末アドレス決定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0237451A true JPH0237451A (ja) | 1990-02-07 |
Family
ID=16205383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18740188A Pending JPH0237451A (ja) | 1988-07-27 | 1988-07-27 | 外部入出力機器の端末アドレス決定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0237451A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03269753A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 端末機のシステムアドレス付与方式 |
| JPH04242851A (ja) * | 1991-01-08 | 1992-08-31 | Fujitsu Ltd | アドレス設定装置 |
-
1988
- 1988-07-27 JP JP18740188A patent/JPH0237451A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03269753A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 端末機のシステムアドレス付与方式 |
| JPH04242851A (ja) * | 1991-01-08 | 1992-08-31 | Fujitsu Ltd | アドレス設定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4451886A (en) | Bus extender circuitry for data transmission | |
| US5218682A (en) | Two-way handshake circuit and method for communication between processors | |
| US4283760A (en) | Method and apparatus for controlling data transfer direction on a data bus | |
| JPH0237451A (ja) | 外部入出力機器の端末アドレス決定方式 | |
| US6772242B2 (en) | Communication device using three-step communication buffers | |
| JPH02128201A (ja) | プログラマブルコントローラ | |
| JPS59161956A (ja) | 伝送制御装置 | |
| JPH02230356A (ja) | 情報処理装置のバス拡張装置 | |
| JP2687548B2 (ja) | 信号中継装置 | |
| JP3161174B2 (ja) | ボタン電話装置 | |
| JPH04152448A (ja) | インタフェース変換方法およびインタフェース変換装置 | |
| JPH0234518B2 (ja) | ||
| JPS63215237A (ja) | ポ−リング通信用回路 | |
| JPH0870336A (ja) | プログラマブルコントローラ | |
| JPH04328667A (ja) | ２ポートｒａｍデータ送受方式及び装置 | |
| KR100962306B1 (ko) | 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법 | |
| JPS6344268A (ja) | 双方向バス転送方式 | |
| JPH07273835A (ja) | シリアル通信状態表示機能付数値制御装置 | |
| JPS63143639A (ja) | システム監視装置 | |
| JPH04107595A (ja) | 表示システム | |
| JPH04336726A (ja) | データ伝送装置 | |
| JPS6051964A (ja) | コンピユ−タシステム | |
| JPH0290201A (ja) | プログラマブル・コントローラ | |
| JPH03216752A (ja) | 集積回路 | |
| JPS63234649A (ja) | 通信制御方式 |