JPH0233933A

JPH0233933A - 半導体装置

Info

Publication number: JPH0233933A
Application number: JP18410688A
Authority: JP
Inventors: Shuji Kishi; 岸　修司
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-07-23
Filing date: 1988-07-23
Publication date: 1990-02-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は半導体装置に関し、特にコレクタ・基板接合容
量及びベース・コレクタ接合容量を減少して動作速度を
向上し、かつ微細化を図ったバイポーラトランジスタの
構造に関する。

〔従来の技術〕

従来の縦型ｎｐｎバイポーラトランジスタは、第５図に
示すように、ｐ型シリコン基板ｌに形成したｎ型埋込層
２の上にｎ型エピタキシャル層３を形成し、かつ分離絶
縁膜４ａで素子領域を画成している。そして、素子領域
のエピタキシャル層３内に、コレクタ抵抗補償用ｎ型領
域５．ベース領域としてのｐ型頭域６．外部ベース抵抗
補償用高濃度ｐ型領域７を形成し、更にベース領域６に
エミッタ領域としての高濃度ｎ型領域８を形成している
。また、素子領域に設けた絶縁膜４ｂの表面に電極引出
し用の穴を開け、ベース、エミッタ。

コレクタに夫々電気接続する電極１０Ｂ、ＩＯＥ。

１０Ｃを設けている。なお、９はチャネルカット用ｐ型
領域である。

〔発明が解決しようとする課題〕

上述した従来のトランジスタ構造では、コレクタ、ベー
ス、エミッタ等の各領域等の形成には全てフォトリソグ
ラフィー工程を用いているため、微細なトランジスタを
構成するには、マスク等の位置合わせ精度に高いものが
要求される。また、この位置合わせ精度を考慮した際に
は、各領域間、例えばベースρ型領域６とエミッタ領域
８との間のパターンずれを防止するために、両領域間で
マージンを拡大する等の操作が必要となり、このことは
コレクタ・ベース接合容量を増大させることとなる。

また、実際のトランジスタ動作を行うのはエミッタ領域
８の直下近傍のみであり、他の部分は電極付けのために
必要とされる領域であるが、この他の領域がトランジス
タ動作に悪影響を及ぼしている。例えばｎ型埋込層３は
ｐ型シリコン基板１との間で接合を形成してコレクタ・
基板接合容量Ｃｔｕｂを寄性させる。また、外部ベース
領域６及び７がエミッタ領域８に比べて極めて大面積と
なってしまうため、コレクタ・ベース接合容ｆｆｉ　Ｃ
ｃ　ａ及びベース寄性抵抗ｒい′を大幅に増加させる原
因となる。

更に、高濃度のｎ型埋込層２を用いるために、低濃度の
ｎ型エピタキシャル層３．高濃度のｎ壁領域５９分離絶
縁膜４ａ及びチャネル・カッ１−用ｐ型領域９が必要と
なることから、これらの製造工程を追加する分だけ歩留
りが低下し、製作時間がかかり、またコストも増加する
。

以上のように従来のバイポーラトランジスタの構造では
、各領域間の接合容量が大きくて動作速度を向上させる
妨げとなっている。また、本来トランジスタとして動作
する部分以外の領域が非常に多く、微細化の障害となっ
ている。

本発明は動作速度の向上を図るとともに、微細化を可能
としたバイポーラトランジスタを有する半導体装置を！
に供することを目的としている。

〔課題を解決するための手段］本発明の半導体装置は、半導体基板上に島状単結晶シリ
コン領域を形成するとともに、この島状単結晶シリコン
領域を包囲するように相互に絶縁された少なくとも２層
の多結晶シリコン膜を形成しており、島状単結晶シリコ
ン領域には順次異なる導電型の不純物を層状に導入した
コレクタ領域。

ベース領域、エミッタ領域を形成し、かつ島状単結晶シ
リコン領域の側面においてこれらコレクタ領域、ベース
領域を前記２層の多結晶シリコン膜に夫々電気接続した
構成としている。

〔作用〕

上述した構成では、コレクタ領域、ベース領域及びエミ
ッタ領域を島状単結晶シリコン領域の面積内において自
己整合的に形成でき、トランジスタの微細化を可能とす
る。また、半導体基板とコレクタ電極との接合面積を島
状単結晶シリコン領域に限定し、かつベースとコレクタ
との接合面積も同じ領域に限定して夫々の接合容量を低
減する。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明の一実施例の要部断面図であり、ここで
は本発明をｎｐｎ　）ランジスタに適用した例を示して
いる。図示のように、ｐ型シリコン基板１１上に島状単
結晶シリコン領域１７を形成し、この領域に不純物を層
状に導入して下から順にｎ型のコレクタ領域１７Ｃ，ｐ
型のベース領域１７Ｂ。

ｎ型のエミッタ領域１７Ｅを形成している。

また、この島状単結晶シリコン領域１７を包囲するよう
に、第１の絶縁膜１２．第１の多結晶シリコン膜１３．
第２の絶縁膜１４．第２の多結晶シリコン膜１５．第３
の絶縁膜１６を積層状態に形成し、第１及び第２の多結
晶シリコン膜１３゜１５を島状単結晶シリコン領域１７
の側面において、夫々コレクタ領域１７Ｃ，ベース領域
１７Ｂに電気接続している。なお、第３の絶縁膜１６に
は、島状単結晶シリコン領域１７．第１及び第２の多結
晶シリコン膜１３．１５に夫々対応して開口部を設け、
ここにアルミニウム等で電極を構成し、エミッタ電極１
８Ｅ、コレクタ電極１８Ｃ。

ベース電極１８Ｂを形成している。

ここで、第１及び第２の多結晶シリコン膜１３゜１５は
夫々コレクタ１７Ｃ及びベース１７Ｂの引き出し電極と
して機能しており、引き出し抵抗を低減させるためと単
結晶−多結晶シリコンの接触抵抗を低減させるために、
前者は高濃度のｎ型不純物（例えばヒ素）を後者は高濃
度のＰ型不純物（例えばポロン）をドーピングしである
。

次に、第１図の構成を製造する方法の一例を第２図（ａ
）乃至第２図（ｄ）の断面図を用いて説明する。

先ず、第２図（ａ）のように、ｐ型シリコン基板１１表
面を熱酸化することにより第１の絶縁膜１２としての熱
酸化膜を約２０００人形成する。その後、ＣＶＤ法で多
結晶シリコン膜を約５０００人堆積しかつイオン注入法
を用いて全面にヒ素原子をＩＸ　１０　”ｃｍ−”以上
ドーピングし、公知のフォトエツチング法を用いて所定
の形状にパターンニングすることで第１の多結晶シリコ
ン膜１３を形成する。

次に、第２図（ｂ）のように、全面にＣＶＤ法により酸
化膜を約３０００人堆積して第２の絶縁膜１４を形成し
、その後、上述と同様な工程により高濃度にボロン原子
を含をせしめた第２の多結晶シリコン膜１５を約３００
０皮厚に形成する。また、この上の全面にＣＶＤ法によ
りＰＳＧ膜を約３０００人堆積して第３の絶縁膜１６を
形成する。その後に、９５０°Ｃ程度の熱処理を施す。

次いで、フォトリソグラフィー技術を用いて第２図（Ｃ
）のようにレジスト膜２１を形成したのちに、このレジ
スト膜２１をマスクにＲＹＥ（反応性イオンエツチング
）法を用いて上側から第３の絶縁膜１６．第２の多結晶
シリコン膜１５．第２の絶縁膜１４．第１の多結晶シリ
コン膜１３゜第１の絶縁膜１２を順次エツチングし、Ｐ
型シリコン基板１１に達するように垂直な内側面を有す
る開口部２２を開口する。この場合、第１乃至第３の絶
縁膜１２．１４．１６はＣｚＦｂガスを主成分とするガ
スプラズマでエツチングし、第１及び第２の多結晶シリ
コン膜１３．１５は５ｉＣｆｆｉ。

を主成分とするガスプラズマでエツチングすればよい。

次に、レジスト膜２１＠Ｏｔプラズマ等で除去したのち
８００″Ｃ〜９５０°Ｃの温度で５ｉＨｚＣ１，ｚとＨ
ｚとＨＣ１！の混合ガスを用いて結晶成長を行う。これ
により、単結晶シリコン面にのみ選択的にエピタキシャ
ル成長が行われ、第２図（ｄ）に示すように開口部２２
内に単結晶シリコンを埋設した島状単結晶シリコン領域
１７を形成する。そして、このエピタキシャル成長の課
程において、前記ガス中に最初にＰＨ３ガスを導入して
ｎ型コレクタ領域１７Ｃを成長し、次にＢ２Ｈ６ガスを
導入してｐ型ベース領域１７Ｂを成長し、最後にＡＳＨ
：Ｉガスを導入することでエミッタ領域１７Ｅを形成す
る。

しかる上で、フォトリソグラフィー技術とＲＩＥ法を用
いて第３の絶縁膜１６に、島状単結晶シリコン領域１７
の上面、第１及び第２の多結晶シリコン膜１３．１５に
夫々達する電極用開口を開設し、かつアルミニウム等の
金属によりこれら開口を含む領域に電極１８Ｅ、１８．
Ｃ，１８Ｂを形成することにより、第１図に示した縦型
ｎｐｎトランジスタが完成できる。

ここで、第１図のトランジスタと、第５図に示した従来
のトランジスタとを比較する。

第５図におけるエミッタ領域１０Ｈの面積と第１図の島
状単結晶シリコン領域１７の面積を略等しいとした場合
、従来構造ではベース領域６．７及びコレクタ領域３，
５の面積は数倍〜数１０倍になってしまうのに対し、本
発明ではエミッタ領域１７Ｅの面積がそのままベース領
域１７Ｂ及びコレクタ領域１７Ｃの面積に等しいことか
ら、コレクタ・基板間接合容量Ｃｓ　ｕ　ｂは数分の一
〜数十分の−に、またコレクタ・ベース間接合容量Ｃｃ
　。

は略０に減少させることができる。これにより、トラン
ジスタの微細化を実現するとともに、動作速度の向上が
実現できることが明らかである。

なお、第１図の構成においても、シリコン基板１１は第
１及び第２の多結晶シリコン膜１３．１５との間、又は
これら多結晶シリコン膜１３．１５の相互間で寄性容量
を持つが、接合容量に比べれば極めて微々たるものであ
り、特性を劣化させることは殆どない。

ここで、本発明の構造では従来必要とされていたｎ型埋
込層２やｎ型領域５や分離絶縁膜４ａ及びチャネルカッ
ト用Ｐ型領域４ｂは不必要となる。

これは、第１図に示すようにコレクタ領域１７Ｃのｎ型
領域とｐ型シリコン基板１１とで形成されるｐｎ接合に
て電気的絶縁膜をとっているためである。

また、本発明では５回のフォトリソグラフィ工程を必要
とすればよく、従来構造のような９〜１０回のフォトリ
ソグラフィー工程を必要とすることはない。更に、本発
明ではエミッタ領域、ベース領域、コレクタ領域は自己
整合的に形成できるため、各領域間での位置合わせが必
要とされることはなく、フォトリソグラフィーの解像限
界までトランジスタの微細化を図ることができる。

さらには本発明の構造によれば、コレクタ及びベースの
引き出し方向を自由に変えられる上に、各々の引き出し
を別層で行っているため、素子相互の接続に大幅な自由
度を与えることができる。

以下本発明の実施例２として前述の実施例に比較してさ
らにエミッタ領域を縮小しエミッタ・ベース接合容量の
削減を計れる構造につき説明する。

第３図は本発明の他の実施例の要部断面図であり、第１
図の実施例と同一部分には同一符号を付して詳細な説明
は省略する。

この例では、島状単結晶シリコン領域１７に形成するエ
ミッタ領域１７Ｅ′をベース領域１７Ｂの中央部分に限
定し、エミッタ領域１７Ｅ′の面積を更に小さくした点
に特徴を有している。なお、このエミッタ領域１７Ｅ′
を画成するために、ベース領域１７Ｂ上には、第３の絶
縁膜１６の開口部２２の内面に沿ってサイドウオール膜
１９を自己整合的に設けている。

この構造の製造方法の主要工程を第４図（ａ）及び（ｂ
）に示す。

第４図（ａ）は、第２図（ｃ）の工程を終了しかつレジ
スト膜３１を除去した後、選択的エピタキシャル成長法
を用いてｎ型コレクタ領域１７　Ｃ。

Ｐ型ベース領域１７Ｂを形成し、更に全面に第４の絶縁
膜としてＣＶＤ法によりＳｉ３Ｎ、膜２３を成長させた
状態を示す。

次いで、ＲＩＥ法によりエッチングバ・ンクを行い、第
４図（ｂ）のように第３の絶縁膜１６の内側面位置に自
己整合的にサイドウオール膜１９を形成した後にヒ素原
子をイオン注入（例えば、５０Ｋ”　■ｒ　　Ｉ　Ｘ　
１０”ｃｍ−”　　の条件）して、９００″Ｃ〜１００
０℃の熱処理を行うことでエミッタ１７Ｅ′を形成する
。

以降は前記実施例で説明したように電極形成までの工程
を実行すれば第３図の構造を持つトランジスタが実現さ
れる。

ここで第４図（ａ）においてベース領域１７Ｂ上に突出
した第３の絶縁膜１６の膜厚と第４の絶縁膜２３の膜厚
を適当に変えることでサイドウオール膜１９の幅をある
程度コントロールできる。

したがって、これら膜厚のコントロールによりエミッタ
１７Ｅ′の面積をある範囲で自由に縮小することが可能
となる。

つまり本実施例によればフォトリソグラフィ工程を追加
することなく、フォトリソグラフィーの解像限界以下の
小さな面積を持つエミッタを実現することができる。

〔発明の効果〕

以上説明したように本発明は、コレクタ領域。

ベース領域及びエミッタ領域を島状単結晶シリコン領域
の面積内において自己整合的に形成できるので、トラン
ジスタの製造工程の筒略化を図るとともに、トランジス
タの微細化を実現できる。また、半導体基板とコレクタ
領域との接合面積を島状単結晶シリコン領域に限定し、
かつベースとコレクタとの接合面積も同じ領域に限定で
きるので、夫々の接合容量を低減し、トランジスタ動作
速度を向上できる。

【図面の簡単な説明】

第１図は本発明の一実施例の要部の断面図、第２図（ａ
）乃至第２図（ｅ）は第１図の構造を製造する方法を工
程順に示す断面図、第３図は本発明の他の実施例の要部
の断面図、第４図（ａ）及び第４図（ｂ）は第３図の構
造を製造する方法の工程一部を示す断面図、第５図は従
来のバイポーラトランジスタの断面図である。ｌ・・・ｐ型シリコン基板、２・・・ｎ型埋込層、３・
・・ｎ型エピタキシャル層、４ａ・・・分離絶縁膜、４
ｂ・・・絶縁膜、５・・・ｎ型領域、６・・・ベース領
域、７・・・高濃度ｐ壁領域、８・・・エミッタ領域、
９・・・チャネルカット用ｐ型領域、ＩＯＣ，ＩＯＢ、
ＩＯＥ・・・電極、１１・・・Ｐ型シリコン基板、１２
・・・第１の絶縁膜、１３・・・第１の多結晶シリコン
膜、１４・・・第２の絶縁膜、１５・・・第２の多結晶
シリコン膜、１６・・・第３の絶縁膜、１７・・・島状
単結晶シリコン領域、１７Ｃ・・・コレクタ領域、１７
Ｂ・・・ベース領域、１７Ｅ・・・エミッタ領域、　　
１８Ｃ，１８Ｂ。１８Ｅ・・・電極、１９・・・サイドウオール膜、２１
・・・レジスト膜、２２・・・開口、２３・・・第４の
絶縁膜。第２第２第５図手続主甫正書（方式）第４図昭和６３年１１月９日

Claims

【特許請求の範囲】

１、半導体基板上に島状単結晶シリコン領域を形成する
とともに、この島状単結晶シリコン領域を包囲するよう
に相互に絶縁された少なくとも２層の多結晶シリコン膜
を形成し、前記島状単結晶シリコン領域には順次異なる
導電型の不純物を層状に導入したコレクタ領域、ベース
領域、エミッタ領域を形成し、かつ島状単結晶シリコン
領域の側面においてこれらコレクタ領域、ベース領域を
前記２層の多結晶シリコン膜に夫々電気接続したことを
特徴とする半導体装置。