JPH023226A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法の改良に関し、 イオン注入または荷電粒子を使用してなすドライエツチ
ングにおいて、イオンまたは荷電粒子の電荷が、薄い絶
縁膜上に形成されている導電体層またはレジストマスク
に集中しないようにして、薄い絶縁膜の絶縁破壊を防止
しうるように改良した半導体装置の製造方法を提供する
ことを目的とし、 厚い絶縁膜上と薄い絶縁膜上とにわたる導電体層パター
ンを形成し、この導電体層パターンに不純物をイオン注
入する工程を有する半導体装置の製造方法において、前
記の薄い絶縁膜上に形成された導電体層パターンを、前
記のイオン注入工程期間中、前記の厚い絶縁膜上に形成
された導電体層パターンと離隔しておくか、または、厚
い絶縁膜上と薄い絶縁膜上とにわたって形成された導電
体層を、荷電粒子を使用してなすドライエツチング法を
使用してパターニングする工程を有する半導体装置の製
造方法において、このパターニングに使用されるレジス
トマスクを、前記のドライエツチング期間中、前記の厚
い絶縁膜上の領域と前記の薄い絶縁膜上の領域とに離隔
しておく工程をもって構成する。

〔産業上の利用分野） 本発明は、半導体装置の製造方法の改良に関する。特に
、イオン注入工程と荷電粒子を使用してなすドライエツ
チング工程とにおいて、薄い絶縁膜上の導電体層または
レジスト層に不所望に多くの電荷が集中しないようにし
て、薄い絶縁膜の絶縁破壊を防止しうるように改良した
半導体装置の製造方法に関する。

〔従来の技術〕

一般に、半導体装置には厚い絶縁膜と薄い絶縁膜とが混
在しており、この両者にまたがって導電体層が形成され
る場合がある。その−例を図を参照して説明する。

第３ａ図、第３ｂ図参照 第３ａ図は平面図であり、第３ｂ図はそのＥ−Ｅ断面図
である。

１は例えばｎ型の半導体基板であり、２は厚いフィール
ド絶縁膜であり、３は薄いゲート絶縁膜である。ゲート
絶縁膜３の上にゲー）１１ｉ５が形成されており、ゲー
ト電極５を挟んでソースＳ、ドレインＤが形成されてい
る。６は、例えばＡ／Ｄコンバータ容量、遅延回路容量
等に使用されるキャパシタ用電極板であり、厚いフィー
ルド絶縁ＪＩ！２の上に形成され、ゲート電極５と接続
されている。

上記の構造の例えば電界効果トランジスタのゲート電極
５とこれと接続されるキャパシタ用電極板６とを形成す
るには、ゲート絶縁ｌｌ！３とフィールド絶縁膜２との
上に、例えば金属層等の導電体層を形成し、ゲート電極
５の形成領域とキャパシタ電極板６の形成領域との上に
レジストマスク（図示せず）を形成し、荷電粒子を使用
してなすドライエツチング法等を使用してパターニング
し、例えば金属層よりなるゲート電ａｉ５とキャパシタ
電極板６とを形成する時に、荷電粒子の電荷がゲート電
極５とキャパシタ電極板６との上に形成されているレジ
ストマスク（図示せず）に帯電する。また、上記のよう
にして、ゲート電極５とキャパシタ電極板６とを形成し
た後に、ソースＳ、ドレインＤを形成するために薄い絶
縁膜３を介して半導体基板１中にイオン注入を行うが、
この時のイオンの電荷がゲート電極５とキャパシタ電極
板６とに帯電する。

〔発明が解決しようとする課題〕

ところで、上記の荷電粒子を使用してなすエツチング工
程において、厚いフィールド絶縁膜２の上に形成されて
いるキャパシタ電極板６の上に形成されているレジスト
マスクに帯電した電荷は、薄いゲート絶縁膜３の上に形
成されている　ゲート電極５の上に形成されているレジ
ストマスクの方向に移動する。この結果、レジストマス
クを介してゲート１ｌｔｉ５の電荷密度が高くなり、ゲ
ート絶縁膜３が絶縁破壊することがある。また、イオン
注入工程において、厚いフィールド絶縁膜２の上に形成
されているキャパシタ電極板６に帯電したイオンの電荷
は、薄いゲート絶縁膜３の上に形成されているゲー）１
ｔｔｉ５の方向に（矢印をもって示す方向に）移動して
ゲート電極５の電荷密度が高くなり、ゲート絶縁膜３が
絶縁破壊することがある。ゲート絶縁膜３の厚さが約４
００人であると、ドープ量的１０”　／ｃｄをもってイ
オン注入すれば、ゲート絶縁膜３は絶縁破壊の可能性が
かなり高い、この欠陥は、一般に、製品完成後の一次試
験においては検出されず、高温においてバイアスを印加
して大電流を流してなすバーンイン試験や、さらには、
ユーザにおける実使用段階において、はじめて障害が発
生することが多く、問題をさらに深刻にしている。

本発明の目的は、この欠点を解消することにあり、イオ
ン注入の期間中、または、荷電粒子を使用してなすドラ
イエツチングの期間中において、イオンまたは荷電粒子
の電荷が、薄い絶縁膜上に形成されている導電体層また
はレジストマスクに集中しないようにして、薄いｗＡ緑
膜のｔＩＡ録破壊を防止しうるように改良した半導体装
置の製造方法を提供することにある。

〔課題を解決するための手段〕

上記の目的のうち、イオン注入工程において発生する薄
い絶縁膜の絶縁破壊の防止は、次の方法によって達成さ
れる。

それは、厚い絶縁膜（２）上と薄い絶縁膜（３）上とに
わたる導電体層パターン（５）（６）を形成し、この導
電体層パターン（５）（６）に不純物をイオン注入する
工程を有する半導体装置の製造方法において、前記の薄
い絶縁＠（３）上に形成された導電体層パターン（５）
を、前記のイオン注入工程期間中、前記の厚い絶縁膜（
２）上に形成された導電体層パターン（６）と離隔して
おくことである。

また、荷電粒子を使用してなすドライエツチング工程に
おいて発生する薄い絶縁膜の絶縁破壊の防止は、次の方
法によって達成される。

それは、厚い絶縁膜（２）上と薄い絶縁膜（３）上とに
わたって形成された導電体層（４）を、荷電粒子を使用
してなすドライエツチング法を使用してパターニングす
る工程を有する半導体装置の製造方法において、このパ
ターニングに使用されるレジストマスク（５１）　　（
６１）を、前記のドライエツチング期間中、前記の厚い
絶縁Ｍ（２）上の領域（６１）と前記の薄いｔ＠、縁１
１１（３）上の領域（５１）とに離隔しておく方法であ
る。

〔作用〕

本発明に係る半導体装置の製造方法においては、イオン
注入工程期間中は、薄い絶縁膜３上に形成された導電体
層５を厚い絶縁膜２上に形成された導電体層６から離隔
しておくので、厚い絶縁膜２上に形成された導電体層６
に帯電したイオンの電荷は薄い絶縁膜３上に形成された
導電体層５に移動しえないので、薄い絶縁膜３上に形成
された導電体層５の電荷密度が不所望に高くならず、薄
い絶縁膜３が絶縁破壊するおそれはない。

また、荷電粒子を使用してなすエツチング工程期間中は
、レジストマスク５１・６１が厚い絶縁膜２上のｔ１域
６１と薄い絶縁膜３上の領域５１とに離隔されて形成さ
れているので、厚い絶縁膜２上の領域のレジストマスク
６１に帯電した荷電粒子の電荷が、薄い絶縁膜３上の領
域のレジストマスク５１に移動しえないので、レジスト
マスク５１・６１を介して、薄い絶縁膜３上に形成され
た導電体層４の電荷密度が不所望に高くならず、薄い絶
縁膜３が絶縁破壊するおそれはない。

〔実施例〕

以下、図面を参照しつ−、本発明の二つの実施例を連続
的に使用して、キャパシタと電界効果トランジスタのゲ
ート電極とが接続された半導体装１の製造方法について
説明する。

の　　　　　　　　　　　　に 第１ａ図、第１ｂ図参照 第１ａ図は平面図であり、第１ｂ図はそのＡ−Ａ断面図
である。

例えばｎ型半導体基板１に選択酸化法を使用して厚いフ
ィールド絶縁膜２を形成し、次に、ゲート絶縁膜３を形
成する。全面にドープド多結晶シリコン層４を形成し、
ゲート電極形成領域にレジストマスク５１を形成し、レ
ジストマスク５１と離隔して、キャパシタ電橋板形成領
域に、レジストマスク６１を形成する。

第１ｃ図、第１ｄ図併参照 ４フツ化炭素ガス等を使用してなすプラズマエツチング
法を使用して前記の多結晶シリコン層４をパターニング
し、ゲート電極５とキャパシタ電橋板６とを相互に離隔
して形成する０次いで、レジストマスク５１と６１とを
アッシング除去する。

２の　　　　・　　に 第１ｅ図、第１ｆ図参照 第１ｅ図は平面図であり、第１ｆ図はそのＣ−Ｃ断面図
である。

例えばｐ型の不純物をイオン注入する。ｙＩい絶縁膜３
は貫通して、この領域においては、半導体基板１中にｐ
型の領域が形成されてソースＳとドレインＤとになる。

この工程において、ゲート電極５にもキャパシタ電極板
６にもイオン注入はされるが、ゲート電極５とキャパシ
タ電極板６とは離隔しているので、ゲート電極に過大な
電荷の集中はありえない、よって、この工程において、
薄い絶縁膜３が絶縁破壊するおそれはない。

なお、上記のイオン注入工程に、レジストマスク（図示
せず）を使用することも可能であるが、必須ではない。

第２ａ図、第２ｂ図参照 第２ａ図は平面図であり、第２ｂ図はそのＤＤ断面図で
ある。

全面に絶縁１１１７を形成し、ソース・ドレイン用のコ
ンタクトホール（図示せず）とゲート電極５のキャパシ
タ電極板６側の端部とキャパシタ電極板６のゲート電極
５側の端部とを接続する出力パッド用コンタクトホール
（図示せず）とを形成し、全面にアルミニウム膜を形成
して、これをパターニングし、ソース・ドレイン電極５
３と、キャパシタの出力パッドとゲート１ｔｆｉ５の出
力パッドとを兼ねるバンド８とを形成する。

〔発明の効果〕

以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、イオン注入工程期間中は、薄い絶縁膜上
に形成された導電体層パターンと厚い絶縁膜上に形成さ
れた導電体層パターンとを離隔しておくので、厚い絶縁
膜上に形成された導電体層パターンに帯電したイオンの
電荷が薄い絶縁膜上に形成された導電体パターンに移動
することがなく、したがって薄い絶縁膜上の導電体層パ
ターンの電荷密度が不所望に上昇せず、薄い絶縁膜が絶
縁破壊するおそれはない、また、荷電粒子を使用してな
すドライエツチング工程期間中は、パターニングに使用
されるレジストマスクを薄い絶縁膜上の領域と厚い絶縁
膜上の領域とに離隔しておくので、厚い絶縁膜上の領域
のレジストマスクに帯電した荷電粒子の電荷が薄い絶縁
膜上の領域のレジストマスクに移動することがないので
、レジストマスクを介して薄い絶縁膜上の導電体層の電
荷密度が不所望に上昇せず、薄い絶縁膜が絶縁破壊する
おそれもない、さらに、荷電粒子を使用してアッシング
する時も、レジストマスクが薄い絶縁膜上の領域と厚い
絶縁膜上の領域とに離隔されているので、前記のドライ
エツチングの時と同じ作用によって、薄い絶縁膜は絶縁
破壊しない。

以上の結果、製品の信鯨性が向上し、歩留まりも向上す
る。

【図面の簡単な説明】

第１ａ図、第１ｂ図、第１Ｃ図、第１ｄ図は、本発明の
第１の実施例（請求項２に対応）に係る半導体装置の製
造方法の工程図である。 第１ｅ図、第１ｒ図は、本発明の第２の実施例（請求項
１に対応）に係る半導体装置の製造方法の工程図である
。 第２ａ図、第２ｂ図は、本発明の第１と第２の実施例を
連続して使用して製造した半導体装置の平面図と断面図
である。 第３ａ図、第３ｂ図は、従来技術に係る半導体装置の製
造方法の説明図である。 ５１．６１・ 半導体基板、 フィールド絶縁膜、 ゲート絶縁膜、 多結晶シリコン層、 ゲート電極、 キャパシタ電極板、 絶縁膜、 キャパシタの出力パッドとゲート電極の出力パッドとを
兼ねるパッド、 ・・レジストパターン、 ５３・ ・ソース・ ドレイン電橋。

Claims (1)

1. 【特許請求の範囲】 ［１］厚い絶縁膜（２）上と薄い絶縁膜（３）上とにわ
   たる導電体層パターン（５）（６）を形成し、 該導電体層パターン（５）（６）に不純物をイオン注入
   する工程を有する半導体装置の製造方法において、 前記薄い絶縁膜（３）上に形成された導電体層パターン
   （５）を、前記イオン注入工程期間中、前記厚い絶縁膜
   （２）上に形成された導電体層パターン（６）と離隔し
   ておく ことを特徴とする半導体装置の製造方法。 ［２］厚い絶縁膜（２）上と薄い絶縁膜（３）上とにわ
   たって形成された導電体層（４）を、荷電粒子を使用し
   てなすドライエッチング法を使用してパターニングする
   工程を有する半導体装置の製造方法において、 該パターニングに使用されるレジストマスク（５１）（
   ６１）を、前記ドライエッチング期間中、前記厚い絶縁
   膜（２）上の領域（６１）と前記薄い絶縁膜（２）上の
   領域（５１）とに離隔しておくことを特徴とする半導体
   装置の製造方法。