JPH0231181A - 磁気ディスクの欠陥検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｃ産業上の利用分野］ この発明は、磁気ディスクの欠陥検査装置（以ドサーテ
ィファイア）に関し、詳しくは、欠陥ビットを評価条件
として磁気ディスクの品質を検査するサーティファイア
において、欠陥ビットの長さを検出することができる検
出方式に関する。

［従来の技術］ コンピュータシステムに使用される磁気ディスクは、磁
気媒体に欠陥があるときは、書き込みデータの記録が不
完全となり、ミッシングエラー又は湧き出しエラー（エ
キストラエラー）が発生する。このような欠陥をなくし
て良好な品質を維持し、向上させるため、その生産工場
においてはサーティファイアにより各種の検査が行われ
ており、その１つに磁気媒体の欠陥検査がある。

この検査としては、まず、試験トラックにクロック信号
（１ビツトの連続するビットデータ）をＳ込み、各ビッ
トを読出してその判定を行い、不良ビット（ミッシング
）の個数を規格別に集計してトラックの良否を判定する
。同様にして、書込んだビットデータを消去して湧き出
し不良ビット（エキストラ）の判定を行う。さらに全ト
ラックにある不良トラックの数によりその等級の判定を
行う。このような判定に基づいて、磁気ディスクの媒体
に欠陥があると、その欠陥の性質に応じて、プログラム
等の処理で１ピント訂正可能なエラーならばコレクトエ
ラーとして欠陥処理をし、１ビツト訂ｉＥできないよう
なある程度連続する欠陥であれば、アンコレクトエラー
としてその領域の使用禁市処理とか、そのセクタを冗長
に設けた代換えセクタに割当てたり、そのトラックを代
換えトラックに割当てたりする処理が行われる。

［解決しようとする課題］ 磁気ディスクに記録されたデータ処理の点から磁気ディ
スクの性能を考えるときには、欠陥データの連続個数が
品質の評価に大きく関係し、この品質の評価は、仕様と
関係していて、使用される磁気ディスクの冗長トラック
の数と使用トラックの数、そしてそのセクタ分割の仕方
等で変わって来る。

しかし、従来のサーティファイアにおいては、１ビツト
訂正可能なコレクトエラーと１ビツト訂正できないアン
コレクトエラーの２つに分けて評価し、その数と分布状
態により合格／不合格を判定しているので、仕様によっ
ては合格にできる磁気ディスクが不合格と評価されてし
まい、製造上の歩留りを悪くしている。

一方、磁気ディスク又はその装置を生産する側から見れ
ば、欠陥ビットの連続個数（以下欠陥ビット長）は、デ
ータコードの構成方式を含むデータ処理」−で解決でき
ることもあり、仕様りからその品質の評価条件が異なる
こともあるので、欠陥連続個数による欠陥データがあれ
ば、それだけ磁気ディスク又はその装置の生産性を向上
させることができる。

そこで、磁気ディスクの欠陥ビットの状態をそのままメ
モリに記憶するようにすれば、欠陥ビットの個数とその
連続性を示すデータがｒｒＲ単に得られ、このデータを
それが使用される仕様に対応して判定して合格／不合格
を判定すれば、前記のような要請に答えることができる
。しかし、それには、磁気ディスクの記憶容量と同じ容
量のメモリが７認であって、かつデータ容量が膨大とな
るため合格／不合格の判定処理に時間がかかる欠点があ
る。

この発明の目的は、このような問題点を解決するもので
あって、欠陥ビット長に対応する欠陥データを容易に採
取することができる磁気ディスクのサーティファイアを
提供することにある。

［課題を解決するための手段コ このような目的を達成するためのこの発明の磁気ディス
クのサーティファイアは、磁気ディスクのトラックに連
続して記録された書込みクロック信号を読出し又はトラ
ックを消去して欠陥を検出するサーティファイアにおい
て、磁気ディスクから磁気ヘッドで読出した書込みクロ
ック信号をパルス信号として出力する読出し波形パルス
化回路と、この読出し波形パルス化回路からのパルス信
号を受けて、これに１ビツト欠陥及び連続するビットで
欠陥があったときにその欠陥のビット数に応じてそれに
対応する幅のパルスを生成するエラービット長パルス生
成回路と、このエラービット長パルス生成回路の出力パ
ルスを受けてそのパルス幅を複数ビットを弔位としたデ
ータに変換して表すパルス幅データ変換回路と、このデ
ータを磁気ディスクの読出し信号の読出し位置を示すデ
ータに対応して記憶するメモリとを備えるものである。

［作用コ このように、１ビツト欠陥及び連続するビットで欠陥が
あったときにその欠陥のビット数に応じてそれに対応す
る幅のパルスを発生するエラービット長パルス生成回路
を設けて、これにより１ピント或いは連続した欠陥を各
欠陥対応にそのビット数に対応するパルス幅の信号とし
て発生させ、このパルス幅を所定の弔位、例えば、１バ
イト９１位で欠陥の長さを表すデータに変換することに
より欠陥が発生したとき、各欠陥ごとにその欠陥長対応
のデータを得ることができる。しかも、そのデータ慴は
欠陥の発生数だけで済む。

その結果、磁気ディスクの仕様に対応した評価を欠陥長
対応に行え、そのデータを記憶するメモリの容ＩＡは、
発生するであろう欠陥の最大数以上の古川があれば足り
、かつ磁気ディスクの品質評価処理に対する時間も短く
て済む。

［実施例］ 以下、この発明の一実施例について図面を参照しえ詳細
に説明する。

第１図は、この発明による磁気ディスフサ−ティファイ
アの検出回路部分を中心とする一実施例のブロック図、
第２図は、そのエラービット長パルス生成回路のブロッ
ク図、第３図は、エラービット長パルス生成回路のタイ
ミングチャートである。

第１図において、■は、試験対象となる磁気ディスクで
あって、スピンドルモータ２に着脱可能に装着されて、
これにより回転駆動される。スピンドルモータ２の回転
軸には、磁気ディスク１の回転位置信号を発生するエン
コーダ３が設けられていて、その信号が位置検出回路４
に入力される。

磁気ディスク１には、キャリッジによりその試験トラッ
ク−Ｌに位置決めされる磁気ヘッド５が磁気ディスク１
に対してロード／アンロードｒｔＪ能に取付けられてい
て、試験トラックには、９込みクロック信号に応じて磁
気ヘッド５により１ピントの連続データが８込まれる。

磁気ヘッド５は、この１ビツト連続のＪＦ込みビットデ
ータを読出し、これをアンプ６により増幅する。そして
、読出し波形パルス化回路７により、データ書込み時の
８込みクロック信号に対応するパルス信号（読出しデー
タ）に変換してそれを出力する。そして、この読出しデ
ータは、エラービット長パルス生成回路８に加えられる
。

このエラービット長パルス生成回路８で読出しデータの
うち連続するビットに対して欠落成いは消去したデータ
に対して湧き出しビットがあるときに、その欠落成いは
湧き出したビットの数に対応するパルス幅を持つエラー
幅パルス信号を発生し、これが次に８ビツトシフトレジ
タｌＯに入力される。なお、欠落成いは湧き出しピント
数に対応するパルス幅のパルスの発生は、占込み時のク
ロック信号又はその整数倍の周波数のパルス信号を？ｔ
Ｆ込みクロック信号を書込んだ時のときのタイミングに
同期してタイミング回路９で発生して、これをタイミン
グパルス信号としてエラーピント長パルス生成回路８に
供給し、このタイミングパルスにより欠落成いは湧き出
しビットの検出をすることで生成する。

８ビツトシフトレジタ１０に入力された欠陥ビット長に
対応するエラー幅パルス信号は、ここで、パルス幅（例
えばＨＩＧＩＨレベルにあるとき）に相当する分だけ、
′１”ビットが立ったシリアルな８ビツトデータに変換
される。したがって、最大８ビツト（１バイト）分のパ
ルス幅に相当する欠陥（エラー）までここでデータ変換
することができる。この８ピノトンリアルなデータは、
８ビツトレジスタ１１に送られ、ここで、−旦パラレル
データに変えられて記憶装置１２に送出される。なお、
８ビツトシフトレジスタ１０のシフトのためのクロック
信号は、タイミング回路９からの１−Ｆ込みクロック信
号（ライトクロック）が供給されてこれに同期して行わ
れる。また、８ピントレジスタ１１は、夕・イミング回
路９からの身込みクロック信号に同期した１バイトセツ
トパルスを受けて、これを受けたタイミングで８ピント
分のデータを記憶装置１２と８ビツトＯＲ回路１３に１
バイトのパラレルデータとして送出する。

８ビツトＯＲ回路１３は、欠陥（エラー）の有無を検出
するものであって、８ピントレジスタ１１の１バイトの
データのうち１ビツトでも“１”のデータがあったとき
に、欠陥検出信号を発生して、ＡＮＤ回路１４へとその
検出信号を送出する。ＡＮＤ回路１４は、他方の入力に
タイミング回路９からバイト弔位で発生するゲートパル
ス（書込みクロック信号に同期したパイトリ１位メモリ
ライトパルス）を受け、１バイ）　ｌｉ位ごとに欠陥検
出信号があるときに、それを通して、この欠陥検出信号
を記憶装置１２に８込み信号（ライトパルス）として供
給する。

記憶装置１２は、８ビツトレジスタ１１から欠陥ビット
長に対応するデータを受ける他に、位置検出回路４から
そのときのデータ読出し位置データを受ける。そこで、
前記の書込み信号をＡＮＤ回路１４から受けると、欠陥
の発生した位置データとともに、エラー長さを示すデー
タが所定のアドレスに記憶される。そして、この舛込み
信号の発生に対応して、データ計速み終Ｔ後に次のアド
レスが指定されるようにそのアドレスが更新される。

記憶装置１２に記憶された欠陥の長さとその位置を示す
データは、例えば、ｌトラックの試験終了ごとに、バス
１５を介してＣＰｏｌＢに読取られ、ＣＰＵ１Ｂ側のメ
モリ又はその外部記憶装置に一旦記憶される。そして、
１トラツク又はすべてのトラックについての検査が終了
した時点で、これらのデータは、その磁気ディスクの評
価データとして管理され、処理される。

第２図は、エラービット長パルス生成回路８の具体例を
示すものであって、ここでは、書込みクロックの周波数
の４倍の周波数のクロック信号をタイミングクロック信
号としてタイミング回路９から受け、これを用いてエラ
ー幅パルスを発生している。

エラービット長パルス生成回路８は、第３図の（ａ）に
示す磁気ヘッド５の読出し波形に対して、読出波形パル
ス化回路７の読出しパルス信号を受ける読出しタイミン
グ検出回路８１を有している。

読出しタイミング検出回路８１は、この信号とタイミン
グ回路９から受ける８込みクロック信号に同期した、こ
のクロック信号の周波数の４倍のタイミングクｏ　ツク
信号（同図（Ｃ）参照）とを受ける。そして、読出しパ
ルス信号がタイミングクロック信号の発生タイミングに
適合した位置にあるか否かをその立りかりで検出し、適
合しているときに同期が採れているものとしてタイミン
グ同期検出信号（同図（ｄ）　参照）を発生する。

このタイミング同期検出信号の発生の有無とその発生位
置により、１ビツト対応のミッシング（同図（ａ）のＭ
−１ｓ照）或いはエキストラがあるか否かを検出する。

なお、エキストラの場合には、書込みクロック信号を一
旦消去してビット湧きだしかあるか否かを判定すること
になる。以丁は、ミッングエラーを中心として説明し、
７来がある場合にエキストラエラーについて説明する。

さて、エラービット長パルス生成回路８は、こノ読出し
タイミング検出回路８１のタイミング同期検出信号を受
けてミッシングエラーを検出するミッシング検出回路８
２と、タイミング同期検出信号を受けてこれを４倍のク
ロック信号に応じてシフトする４ビツトシフトレジスタ
８３、そしてタイミング同期検出信号を受けてこれが発
生したときに４ビツトシフトレジスタ８３をリセットす
るりセント回路８４とを灯している。

４ビツトシフトレジスタ８３は、エラー検出タイミング
信号を発生するための回路であって、タイミング同期検
出信号を次のタイミング同期検出信号が発生するまでの
間、４倍りロック信号に応じてシフトして次のタイミン
グ同期検出信号の発生する手前のシフト３段「１のパル
スの立りがりタイミングでミッシング検出回路８２の状
態を初期のミッシングエラー検出状態にセットするパル
スを発生する。

ミッシング検出回路８２は、フリップフロップ回路８２
ａを何していて、タイミング同期検出信号を受けたとき
にフリップフロップ回路８２ａがミッシングのないこと
を検出してセットされ、次にタイミング同期検出信号が
来るまでエラーを検出しない状態にセットされる。そし
て、４ビツトソフトレジスタ８３を第３段ｌ」の出力信
号をフリップフロップ８２ａのトリガ端子に受けて、タ
イミング同期検出信号により立、１：、げたＱ出力パル
スを第３段口の出力パルスで立下げてリセットする。

このことでフリップフロップ８２ａのＱ出力から４倍り
ロック信号より１ビツト分少ないパルス幅のパルスを発
生させる。そして、次のタイミングで発生するタイミン
グ同期検出信号が発生しないときには、すなわち、ミッ
シングエラーが発生したときには、次のタイミング同期
検出信号に対応する４倍りロック信吋では、フリップフ
ロップ８２ａのＱ出力信号がセットされないようにして
フリップフロップ８２ａのＱ出力信号の反転信号である
ａ出力信号をタイミング同期検出信号が発生しない状態
のままさせる。そこで、このａ出力信号がリセットされ
るのは、次のタイミング同期検出信号が発生するまで続
き、これによりミッシングのビット数に対応する幅のミ
ッンングエラー幅パルスを発生させる。したがって、そ
の次の次もタイミング同期検出信号が発生しないときに
は、そのパルス幅は、さらにその後のタイミング同期検
出信号の発生まで延ばされる。

このように、フリップフロップ８２ａのσ出力パルスは
、４ビツトシフトレジスタ８３の第３段［Ｉの出力によ
り次にタイミング同期検出信号を受ける手前のタイミン
グでセントされて、次のタイミングでタイミング同期検
出信号の有無に応じて、セット或いはリセットされたま
まとなり、次にタイミング同期検出信号があるか否かで
１ビツト又は連続してミッシングが発生したか否かの状
態を示す信号を発生させる。

そこで、この信号を直接欠陥ビット長パルスとして使用
することもできる。しかし、ここでは、エキストラエラ
ーも同じ回路で検出するために、これをエキストラエラ
ーのタイミング同期検出信号に対応させたミッシングニ
ラー検出パ゛ルス信号に変換して、これをさらに後段の
回路に加えてエラービット幅パルスを発生させる。その
ための変換回路がゲート回路８２ｂである。すなわち、
ミッシング検出回路８２では、タイミング同期検出イハ
号を・受けなかったときにフリップフロップ回路８２ａ
のσ出力信号がミッシングエラー検出状態となって、そ
のａ出力信号をゲート信号として４ビツトシフトレジス
タ８３の前のタイミング同期検出信号の４段目の出力を
１段目に循環させてそのシフトの１段目の出力をゲート
回路８２ｂでゲートすることでエキストラエラー検出信
号と同様なミッングエラー検出状態（同図（ｈ）　参照
）を得る。なお、エキストラエラーの検出信号は、Ｍ込
みデータを消去して発生した場合の読出しパルスの発生
によるので、同図（ｄ）に示すタイミング同期検出信号
そのものとなる。

ミッシング検出回路８２のミッシングエラー検出状態は
、次に、セレクタ８４に供給され、セレクタ８４を介し
てエラーピント長パルス発生回路８５に供給される。セ
レクタ８４のもう一方の入力には、読出しタイミング検
出回路８１のタイミング同期検出信号が供給されていて
、セクタ８４は、エキストラエラー検出パルス及び前記
のミッシングエラー検出信号のいずれが一方をエキスト
ラテスト或いはミッシングテストの制御信号に応じて選
択してエラービット長パルス発生回路８５に供給する。

エラーピント長パルス発生回路８５は、セレクタ８４に
より選択されたエキストラエラー検出信号としてのタイ
ミング同期検出信号とミッシングエラー検出信号とのい
ずれかを５ピントシフトレジスタ８５ａの初段とそのフ
リップフロップ８５ｂのデータ端子とに受ける。そして
、５ビツトシフトレジスタ８５ａではタイミング回路４
がらの４倍のクロック信号によりミッシングエラ　Ｍ出
信号（又はエキストラエラー検出信号）をシフトする（
同図（ｉ）＠照）。

さらに、第５段目の出力信号をフリップフロップ８５ｂ
のトリガ端子に入力して、初段でセットし、＼γ上げた
出力パルスを第５段［１の出力パルスで立下げてリセッ
トすることで前記のフリップフロッゾ８２ａと同様にフ
リップフロップ８５ｂのＱ出力から５ビツトシフトレジ
スタ８５ａのシフト段数より１ビｙト分少ないパルス幅
のピッｔ［パルスを発生する。このことにより５段［１
のタイミングで次のミッシングエラー検出信号（又はエ
キストラエラー検出信号）が発生したときに、これがフ
リップフロップ８５ｂのデータ端子に加えられ、そのこ
とで、フリップフロップ８５ｂをリセットすることなり
、検出信号の発生ビット数に応じたパルス幅のエラー幅
パルス８Ｂ（同図（ｊ）ｔ　１１．（１’）を発生する
ものである。

なお、第３図の（ｊ）は、ミッシングエラーの場合を示
しているが、エキストラエラーのときにであっても同様
であり、エキストラエラーは、必ずしも占込みクロック
信号の位置において発生するとは限らないので、タイミ
ング同期検出信号の発生タイミングでエラー幅パルス８
６が＼”ｒ、　ｌがり、次にエキストラ検出信＞５がな
ければ、５ビソトンフトレジスタ８５ａの５段［−１の
パルスでそれが立下げられてシフト段数より１ビット分
少ないパルス幅のパルスを発生する。この場合のパルス
幅は、その発生する位置の多少のずれ量を除いてエラー
幅パルス８６と同じである。

以りのようにしてミッシング或いはエキストラのエラー
のビット数に応じたパルス幅のパルスをエラー幅ハルス
としてエラービット長パルス生成回路８により作成して
、８ビツトシフトレジスタ回路１０に送出する。

ここで、エラービット長パルス生成回路８は、Ｓ込みク
ロック信号の４倍のクロック信号をタイミング検出のた
めのクロック信号として使用しているので、読出し信号
にピークシフトがあった場合には、周期の１７４のピー
クシフトまでミッシングエラーとして検出でき、エキス
トラエラーに対しては、４倍の検出精度で検出すること
ができる。特に、４倍か、それ以上のタイミングパルス
を利用することでピークシフトの許容範囲に対応させて
検出することができる利点がある。

以上説明してきたが、このエラービット長パルス生成回
路は一例であって、これに限定されるものてはなく、ま
た、エラービット長に対応するパルス幅のパルスをそれ
に対応するデータに変換する場合には、ピント幅に対応
して“１”をセットする場合に限らす、エンコーダ等を
用いて、幅に対応する数値を表すデータに変換するよう
にしてもよい。

［発明の効果コ 以上の説明から理解できるように、この発明にあっては
、１ビツト欠陥及び連続するビットで欠陥があったとき
にその欠陥のピント数に応じてそれに対応する幅のパル
スを発生するエラービット長パルス生成回路を設けて、
これにより１ビット或いは連続した欠陥を各欠陥対応に
そのビット数に対応するパルス幅の傾号として発生させ
、このパルス幅を所定の単位、例えば、１バイト１１位
で欠陥の長さを表すデータに変換することにより欠陥か
発生したとき、各欠陥ごとにその欠陥長対応のデータを
得ることができる。しかも、そのデータＭは欠陥の発生
数だけで済む。

その結果、磁気ディスクの仕様に対応した評価を欠陥長
対応に行え、そのデータを記憶するメモリの客用は、発
生するであろう欠陥の最大数以上の容量があれば足り、
かつ磁気ディスクの品質評価処理に対する時間も短くて
済む。

【図面の簡単な説明】

第１図は、この発明による磁気ディスクのサーティファ
イアを適用したサーティファイアの検出回路部分を中心
とするブロック図、第２図は、そのエラービット長パル
ス生成回路のブロック図、第３図は、エラービット長パ
ルス生成回路のタイミングチャートである。 １・・：磁気ディスク、２・・・スピンドルモータ、３
・・・エンコーダ、４・・・位置検出回路、５・・・磁
気ヘッド、６・・・アンプ、７・・・読出し波形パルス
化回路、８・・・エラービット長パルス生成回路、９・
・・タイミング回路、１ｏ・・・８ピントシフトレジス
タ、１１・・・８ビツトレジスタ、工２・・・記憶装置
、Ｉ３・・・８ビツトＯＲ回路、１４−ＡＮＤ回路、１
５−／＜　ス、１６・ＣＰＵ。

Claims (2)

【特許請求の範囲】
1. （１）磁気ディスクのトラックに連続して記録された書
   込みクロック信号を読出し又はトラックを消去して欠陥
   を検出する欠陥検査装置において、前記磁気ディスクか
   ら磁気ヘッドで読出した前記書込みクロック信号をパル
   ス信号として出力する読出し波形パルス化回路と、この
   読出し波形パルス化回路からのパルス信号を受けて、こ
   れに１ビット欠陥及び連続するビットで欠陥があったと
   きにその欠陥のビット数に応じてそれに対応する幅のパ
   ルスを生成するエラービット長パルス生成回路と、この
   エラービット長パルス生成回路の出力パルスを受けてそ
   のパルス幅を複数ビットを単位としたデータに変換して
   表すパルス幅データ変換回路と、このデータを前記磁気
   ディスクの前記読出し信号の読出し位置を示すデータに
   対応して記憶するメモリとを備えることを特徴とする磁
   気ディスクの欠陥検査装置。
2. （２）エラービット長パルス生成回路は、書込みクロッ
   ク信号の４倍以上の周波数で書込み時のタイミングに同
   期したタイミングクロック信号を受け、このタイミング
   クロック信号と読出し波形パルス化回路の出力パルス信
   号とのタイミングが適合しているときにこれに応じてタ
   イミング検出パルス信号を発生する読出しタイミング検
   出回路と、前記タイミング検出パルスに応じてセットさ
   れ、前記読出し波形パルス化回路の次の出力パルス信号
   が発生する手前のタイミングでリセットされるパルス信
   号に対する反転信号を発生するミッシングエラービット
   長パルス発生回路とを備えることを特徴とする請求項１
   記載の磁気ディスクの欠陥検査装置。