JPH02311773A - 半導体検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体検査方法に関する。

（従来の技術） 従来、パッケージング済みの半導体の電気的諸特性を検
査する工程では、半導体素子のパッケージが多種多用に
わたるため、夫々のパッケージの種類に合わせた専用検
査装置（ＩＣハンドラ）が必要とされていたが、近年の
半導体素子の多品種少量生産化に対応し、測定部のユニ
ット等を交換することで１台で多くの形状の半導体素子
の測定が可能ないわゆるユニバーサルハンドラが開発さ
れている。

このようなユニバーサルハンドラへの半導体素子供給形
態として、一般にトレ一方式が多く用いられている。

このトレ一方式のＩＣハンドラは、トレー上に多数例え
ば格子状に素子収容部を設け、この素子収容部内にパッ
ケージ済みの半導体素子例えばＱＦＰ、ＳＯＰ等を収容
し、該トレーから半導体素子を１つずつ取出して、ＩＣ
ハンドラのテストヘッドに設けられたプローブ針等の検
査端子に上記トレー上の各半導体素子を順次当接して検
査するように構成されている。

また、半導体素子によっては、例えば１５０℃程度の所
定温度に昇温しで検査する必要がある場合があるが、こ
のような半導体検査素子の検査を行うため、半導体素子
を加熱する機構を備えた半導体検査装置も開発されてい
る。このような半導体検査装置では、半導体素子の昇温
に要する時間がスルーブツトに悪影響を及ぼすことを避
けるため、まずトレー上の半導体素子を予備加熱機構へ
搬送し、この予備加熱機構で予め加熱した後、加熱機構
を有する測定ステージへ搬送し、この測定ステージ上で
上記加温による温度を保持しながら測定を行うよう構成
されたものが多い。

（発明が解決しようとする課題） しかしながら、近年は、半導体素子の高集積化に伴い、
パッケージングされた半導体素子の端子も多端子化、端
子の狭ピッチ化が進んでいる。

このため、上述したように半導体素子を加熱する機構を
備えた半導体検・査装置においても、高い位置合せ精度
を確保し、所望温度で正確な検査を可能とすることが当
然要求される。さらに予め定められた温度に設定された
状態で測定するには、昇温、降温期間中試験の開始を待
つ必要がある。これは測定のスルーブツトを著しく悪く
する。

本発明は、かかる従来の事情に対処してなされたもので
、高い位置合せ精度を有し、所望温度で正確な検査を行
うことのできる半導体検査方法を提供しようとするもの
である。

〔発明の構成コ （課題を解決するための手段） すなわち、本発明の半導体検査方法は、半導体素子を測
定温度に設定された測定ステージ上に搬送し、予め定め
られた測定温度で電気的な測定を行うに際し、上記測定
温度以下の温度に上記半導体素子を予め設定した後プリ
アライメントし、その後ファインアライメントしてｎ１
定温度にした後測定するようにしたことを特徴とする。

（作　用） 上記構成の本発明の半導体検査方法では、測定温度以下
の温度に半導体素子を予め設定した後プリアライメント
し、その後ファインアライメントして測定温度にした後
測定するので、高い位置合せ精度を存し、所望温度で正
確な検査を行うことができる。

（実施例） 以下、本発明の一実施例を図面を参照して説明する。

この実施例方法に用いる半導体検査装置は、ローダ−系
１と、測定ステージ系２とから構成されており、これら
は、防振機能を有する複数の接続部材３によって接続さ
れている。

上記ローダ−系１には、検査測定を行う半導体素子（以
下、チップと呼ぶ）４を多数収容したトレー５を多数棚
積み積層する如く収容する昇降自在のセンダー機構６、
空トレー５を一時保管するトレーバッファ機構７、検査
の終了したチップ４を収容したトレー５を多数棚積み積
層する如く収容する昇降自在のレシーバ機構８が、図示
矢印Ｙ方向に沿って直線上に設けられている。また、こ
れらの機構６．７．８の上部に設けられた基台９には、
この基台９の長手方向（Ｙ方向）および上下方向（Ｚ方
向）に移動可能に構成され、例えば真空チャック等によ
って空トレー５を吸着保持して搬送するトレー移載機構
１０が配設されている。

また、基台９のセンダー機構６側端部には、センダー機
構６の最上段に棚積みされたトレー５から一つずつチッ
プ４を保持して後述する半導体素子予備加熱機構１１へ
搬送するチップ搬入機構１２が設けられており、一方基
台９のレシーバ機構８側端部には、アンロードステージ
１３上に設けられた検査の終了したチップ４を保持して
レシーバ機構８の最上段に棚積みされたトレー５へ搬送
するチップ搬出機構１４が設けられている。

これらチップ搬入機構１２およびチップ搬出機構１４は
、夫々、Ｙ方向へ突出した搬送腕１５をＸ−２方向に移
動させるための例えばＬＭガ。イドとボールスクリュー
またはベルトタイミング等から構成されるＸ−Ｚステー
ジ１６と、搬送腕１５の側面にＹ方向に対して移動自在
に設けられチップ４を例えば真空チャックにより吸着保
持する保持部１７とから構成されている。

さらに、上記基台９の測定ステージ系２側には、チップ
４を真空チャックにより吸着保持する　２つの保持部１
８ａ、１８ｂを有するダブル移載機構１８が設けられて
いる。このダブル移載機構１８は、保持部１８ａ、１８
ｂによって半導体素子予備加熱機構１１上のチップ４を
吸着保持するとともに、保持部１８ｂで測定ステージ１
９上のチップ４を吸着保持し、半導体素子予備加熱機構
１１から測定ステージ１９へのロードと、測定ステージ
１９からアンロードステージ１３へのアンロードを同時
に実行することができるよう構成されている。

また、測定ステージ系２には、チップ４が載置され、Ｘ
−Ｙ−Ｚ−〇方向に移動可能に構成され、図示しない加
熱機構によりチップ４を例えば１５０℃等の所定の温度
に加熱可能に構成された測定ステージ１９と、チップ４
のリードに合せて多数の検査端子を設けられたコンタク
タ（図示せず）が固定される検査部２０が設けられてい
る。

さらに、半導体素子予備加熱機構１１の上部および測定
ステージ１９の移動経路の上部には、それぞれプリアラ
イメント用画像認識機構２１と、ファインアライメント
用画像認識機構２２が設けられている。また、チップ搬
出機構１４の搬送経路の下方には、不良品チップを収容
するための不良品収容箱２３が設けられている。

ところで、前述した半導体素子予備加熱機構１１は、次
のように構成されている。

すなわち、第２図および第３図にも示すように、半導体
素子予備加熱機構１１の、加熱機構本体３２は、はぼ矩
形のトレー状に形成されており、この加熱機構本体３２
上には、後述する如くその上面の所定位置（はぼ中央）
にチップ４が載置される複数例えば１０〜２０個の半導
体素子保持ブロック３４が環状に載置されている。

つまり、加熱機構本体３２上には、上記半導体素子保持
ブロック３４を順次搬送するための環状の搬送路３５が
形成されており、半導体素子保持ブロック３４は、この
環状の搬送路３５の対角線上に位置する角部に２つの空
席部３５ａを形成する如く配列されている。また、加熱
機構本体３２の４隅には、半導体素子保持ブロック３４
を搬送する機構として、例えば１ストロークで半導体素
子保持ブロック３４を図示ＸおよびＹ方向に１個分ずつ
移動させる機構として、例えばＸ方向移動用エアシリン
ダ３６と、Ｙ方向移動用エアシリンダ３７がそれぞれ対
角線上に２つずつ設けられている。そして、これらのＸ
方向移動用エアシリンダ３６と、Ｙ方向移動用エアシリ
ンダ３７を交互に作動させることにより、搬送路３５に
沿って半導体素子保持ブロック３４をステップ状に順次
搬送する如く構成されている。

また、第２図に示すように、加熱機構本体３２内には、
加熱機構として、厚さ例えば数ミリ程度の例えば板状に
形成されたラバーヒータ３８、材質例えばシリコンスポ
ンジ等からなる断熱材３９および温度センサ（図示せず
）等が配置されている。さらに、加熱機構本体３２上に
は、加熱機構本体３２のほぼ全面を覆う如（上部カバー
４０が載置可能に構成されているが、この上部カバー４
０内にも同様に構成されたラバーヒータ３８、断熱材３
９および温度センサ（図示せず）等が配置されており、
加熱機構本体３２上に設けられた半導体素子保持ブロッ
ク３４上に載置されたチップ４を上下から加熱可能に構
成されている。なお、　　′第２図は、第１図に示すロ
ード・アンロードポジションＰ（同図において左側上部
）の部位の断面を示すものであるが、上記上部カバー４
０には、このロード番アンロードポジションＰの部位に
開口４１が設けられており、上部カバー４０を被せた状
態でこの間口４１から、チップ４を半導体素子保持ブロ
ック３４上にロード・アンロード可能に構成されている
。

さらに、上記ロード・アンロードポジションＰには、加
熱機構本体３２の側壁を貫通する如く真空排気配管４２
が設けられている。一方、各半導体素子保持ブロック３
４には、上面はぼ中央に形成されたチャック孔４３と上
記真空排気配管４２とを連通する如く真空排気路４４が
設けられており、半導体素子保持ブロック３４がロード
・アンロードポジションＰに位置した状態では、上記真
空排気配管４２と真空排気路４４が接続され、チャック
孔４３上にチップ４を吸着保持可能に構成されている。

また、半導体素子保持ブロック３４には、チップ４を粗
位置決めする機構として、例えばチップ４の形状に合せ
た凸部４５が形成されており、この凸部４５と上記真空
チャック機構により、プリアライメント用画像認識機構
２１による位置認識の後、ダブル移載機構１８により測
定ステージ１９上に移載する際に、チップ４の位置ずれ
が生じることを防止するように構成されている。

すなわち、チップ４は、チップ搬入機構１２によって半
導体素子予備加熱機構１１のロード・アンロードポジシ
ョンＰに位置する半導体素子保持ブロック３４上に載置
され、この後、環状の搬送路３５に沿って順次ステップ
状に搬送されながら加熱される。そして、チップ４が再
びロードφアンロードポジションＰに戻った時に、プリ
アライメント用画像認識機構２１によってこのチップ４
を撮像し、チップ４の所定位置からの位置ずれを検出す
る。この時、測定ステージ１９は予め所定の受渡し位置
すなわち基台９の中央下部にて待機しているが、この位
置ずれ情報に基づいて、チップ４が測定ステージ１９の
予め定められた基準位置上に裁置されるように測定ステ
ージ１９を移動し、このステージ１９に、ダブル移載機
構１８によってチップ４移載することによりプリアライ
メントを行う。また、上記プリアライメント用画像認識
機構２１による位置ずれ検出後のダブル移載機構１８に
よるチップ４吸着時に、チップ４が位置ずれを起こすこ
とを防止するため、上述の如くチップ４をロード・アン
ロードポジションＰに位置する半導体素子保持ブロック
３４上に吸着保持するよう構成されている。

上述のようにして、予備加熱され、測定ステージ１９上
に移載されたチップ４は、この後、ファインアライメン
ト用画像認識機構２２によって撮像され、その所定位置
からのずれが認識される。

しかる後、測定ステージ１９を、検査部２０に移動させ
、上記ファインアライメント用画像認識機構２２によっ
て認識されたずれに応じて測定ステージ１９の位置調整
を行う。次に、この状態で測定ステージ１９を上昇させ
、検査部２０に固定されたコンタクタの検査端子列にチ
ップ４であるフラットパッケージの側部に配列されたリ
ード列を接触させ、電気的な導通を得て図示しないテス
タによってチップ４の検査を行う。

また、検査済みのチップ４は、次の未測定チップ４を、
ダブル移載機構１８の保持部１８ａにより吸着保持して
半導体素子予備加熱機構１１からΔ−１定ステージ１９
上に移載する際に、同時にダブル移載機構１８の他方の
保持部１８ｂにより吸着保持してアンロードステージ１
３上に移載される。

そして、アンロードステージ１３上の検査済みチップ４
は、チップ搬出機構１４の保持部１７によって吸着保持
し、レシーバ機構８のトレー５１；移載するが、このと
き、検査により不良と判定されたチップ４は、チップ搬
出機構１４の搬送経路の下方に配置された不良品収容箱
２３内に落とされる。

上述した一連の動作を繰返すことにより、センダー機構
６のトレー５に収容されたチップ４が順次検査されてレ
シーバ機構８のトレー５へと収容される。

また、センダー機構６のトレー５上のチップ４が全て取
り出され、空になると、この空トレー５をトレー移載機
構１０の保持部１０ａにより、吸着保持し、トレーバッ
ファ機構７上まで搬送して、ここで待機する。そして、
レシーバ機構８のトレー５がチップ４を満載した状態と
なると、この空トレー５をレシーバ機構８のチップ４を
満載したトレー５上に載置する。ここで、不良のチップ
４が多数存在し、レシーバ機構８のトレー５がチップ４
を満載した状態となる前にセンダー機構６のトレー５が
空となった場合は、トレー移載機構１０は、トレーバッ
ファ機構７内に空トレー５を落下させて、センダー機構
６の空トレー５を保持搬送し、トレーバッファ機構７上
にて待機する。

すなわち、この実施例の半導体検査方法では、チップ４
を１つずつ搬送して位置決めするので、正確な位置決め
を行うことができる。また、半導体素子予備加熱機構１
１で予備加熱したチップ４を、この半導体素子予備加熱
機構１１のロード・アンロードポジションＰに吸着保持
した状態で、位置ずれ検出およびダブル移載機構１８へ
の受は渡しを行うので、例えばこのダブル移載機構１８
による吸着保持時等に、チップ４が位置ずれを起こすこ
とを防止することができる。

したがって、狭ピッチのリードを有するチップ４であっ
ても、所望温度で正確な検査を行うことができる。

上記実施例では加熱状態での検査の例について説明した
が、冷温状態での測定に適用してもよい。

［発明の効果］ 以上説明したように、本発明の半導体検査方法によれば
、高い位置合せ精度を有し、所望温度で正確な検査を行
うことができる。

【図面の簡単な説明】

第１図は本発明の一実施例方法を説明するための半導体
検査装置の全体構成を示す図、第２図は第１図の半導体
検査装置の半導体素子予備加熱機構の構成を示す図、第
３図は第２図の半導体素子予備加熱機構の要部構成を示
す図である。 １・・・・・・ローダ−系、２・・・・・・測定ステー
ジ系、３・・・・・・接続部材、４・・・・・・チップ
、５・・・・・・トレー、６・・・・・・センター１１
ｔ＋Ｌ７・・・・・・トレーバッファ機構、８・・・・
・・レシーバ機構、９・・・・・・基台、１０・・・・
・・トレー搬送機構、１１・・・・・・半導体素子予備
加熱機構、１２・・・・・・チップ搬入機構、１３・・
・・・・アンロードステージ、１４・・・・・・チップ
搬出機構、１５・・・・・・搬送腕、１６・・・・・・
Ｘ−Ｚステージ、１７・・・・・・保持部、１８・・・
・・・ダブル移載機構、１８ａ、１８ｂ・・・・・・保
持部、１９・・・・・・測定ステージ、２０・・・・・
・測定部、２１・・・・・・プリアライメント用画像認
識機構、２２・・・・・・ファインアライメント用画像
認識機構、２３・・・・・・不良品収容箱。 出願人　　　　　東京エレクトロン株式会社代理人　弁
理士　須　山　佐　− （ほか１名）

Claims (1)

【特許請求の範囲】
1. （１）半導体素子を測定温度に設定された測定ステージ
   上に搬送し、予め定められた測定温度で電気的な測定を
   行うに際し、 上記測定温度以下の温度に上記半導体素子を予め設定し
   た後プリアライメントし、その後ファインアライメント
   して測定温度にした後測定するようにしたことを特徴と
   する半導体検査方法。