JPH02311171A - アブゾーバ回路 - Google Patents
アブゾーバ回路Info
- Publication number
- JPH02311171A JPH02311171A JP13382789A JP13382789A JPH02311171A JP H02311171 A JPH02311171 A JP H02311171A JP 13382789 A JP13382789 A JP 13382789A JP 13382789 A JP13382789 A JP 13382789A JP H02311171 A JPH02311171 A JP H02311171A
- Authority
- JP
- Japan
- Prior art keywords
- absorber
- main switch
- transformer
- power supply
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000006096 absorbing agent Substances 0.000 title claims abstract description 45
- 238000009499 grossing Methods 0.000 claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims description 18
- 230000005669 field effect Effects 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はスイッチング電源のアブゾーバ回路に関し、特
に、主スイッチに加わるピーク電圧を一定電圧値に保つ
ことができるアブゾーバ回路に関する。
に、主スイッチに加わるピーク電圧を一定電圧値に保つ
ことができるアブゾーバ回路に関する。
［従来の技術］
従来、この種のスイッチング電源のアブゾーバ回路は、
主スイッチに加わるピーク電圧を制限するのみであった
。
主スイッチに加わるピーク電圧を制限するのみであった
。
第５図〜第７図を参照して、従来の方式の一例を説明す
る。
る。
第５図は、スイッチング電源を機能ブロック図で示した
もので、主スイッチ部３１、アブゾーバ部３２、整流部
３３、平滑部３４及び主スイッチ制御部３５により構成
される。アブゾーバ部３２は、抵抗３２ａ、コンデンサ
３２ｂ及びダイオード３２ｃより構成され、主スイッチ
部３１に加えうるピーク電圧で可能な限り低い電圧値と
なるようにこれらの素子の値を設定する。これにより主
スイッチ部３１に加わるピーク電圧は、設定値以下に制
限することができる。このとき、抵抗３２ａ、コンデン
サ３２ｂ及びダイオード３２ｃの値は固定値である。尚
、３６は、スイッチング電源に接続される負荷である。
もので、主スイッチ部３１、アブゾーバ部３２、整流部
３３、平滑部３４及び主スイッチ制御部３５により構成
される。アブゾーバ部３２は、抵抗３２ａ、コンデンサ
３２ｂ及びダイオード３２ｃより構成され、主スイッチ
部３１に加えうるピーク電圧で可能な限り低い電圧値と
なるようにこれらの素子の値を設定する。これにより主
スイッチ部３１に加わるピーク電圧は、設定値以下に制
限することができる。このとき、抵抗３２ａ、コンデン
サ３２ｂ及びダイオード３２ｃの値は固定値である。尚
、３６は、スイッチング電源に接続される負荷である。
第６図及び第７図は、主スイッチ部３１の電圧動作波形
である。
である。
第６図は負荷３６が重負荷の場合、第７図は負荷３６が
軽負荷の場合であり、図示されているように、重負荷の
場合は主スイッチ部３１に加わるピーク電圧は上限がＶ
ｐで制限されており、軽負荷の場合はＶｐ以下になって
いる。
軽負荷の場合であり、図示されているように、重負荷の
場合は主スイッチ部３１に加わるピーク電圧は上限がＶ
ｐで制限されており、軽負荷の場合はＶｐ以下になって
いる。
［発明が解決しようとする課ｉ！！］
上述した従来の技術では、スイッチング電源に接続され
た負荷が軽負荷の場合の動作と重負荷の場合の動作とで
主スイッチ部３１の電圧動作波形が大きく異なっている
。特に、軽負荷の動作においてトランスのリセット時間
Ｔが十分に取れないという欠点があった。
た負荷が軽負荷の場合の動作と重負荷の場合の動作とで
主スイッチ部３１の電圧動作波形が大きく異なっている
。特に、軽負荷の動作においてトランスのリセット時間
Ｔが十分に取れないという欠点があった。
［課題を解決するための手段］
本発明の目的は、上述した従来技術の課題を解決し、主
スイッチに加わるピーク電圧を一定値に保持すると共に
スイッチング電源の軽負荷動作においてもトランスのリ
セット時間を十分に確保することができるアブゾーバ回
路を提供することである。
スイッチに加わるピーク電圧を一定値に保持すると共に
スイッチング電源の軽負荷動作においてもトランスのリ
セット時間を十分に確保することができるアブゾーバ回
路を提供することである。
本発明は、トランスと、トランスの一次側に置かれた直
流電源と、直流電源に直列に接続された主スイッチと、
トランスの二次側に置かれた整流部と、整流部により整
流された二次側電流を平滑にする平滑部と、そして、主
スイッチをオンオフ制御する主スイッチ制御部とからな
るスイッチング電源に、使用されるアブゾーバ回路であ
って、トランスの一次側コイルの両端に並列に接続され
たアブゾーバと、そして、アブゾーバを制御するアブゾ
ーバ制御部とを有し、アブゾーバは、トランスの一次側
コイルの一端に接続されたコンデンサ、コンデンサとト
ランスの一次側コイルの他端との間に直列に接続された
第一のダイオード、コンデンサに並列に接続された第二
のダイオード、及び第二のダイオードに直列に且つコン
デンサに並列に接続された電界効果トランジスタを含み
、アブゾーバ制御部は、コンデンサと第一のダイオード
との接続点における電圧を監視し、その値が低い場合に
は電界効果トランジスタをオンとし、また、その値が高
い場合には電界効果トランジスタをオフとするように制
御することを特徴とする。
流電源と、直流電源に直列に接続された主スイッチと、
トランスの二次側に置かれた整流部と、整流部により整
流された二次側電流を平滑にする平滑部と、そして、主
スイッチをオンオフ制御する主スイッチ制御部とからな
るスイッチング電源に、使用されるアブゾーバ回路であ
って、トランスの一次側コイルの両端に並列に接続され
たアブゾーバと、そして、アブゾーバを制御するアブゾ
ーバ制御部とを有し、アブゾーバは、トランスの一次側
コイルの一端に接続されたコンデンサ、コンデンサとト
ランスの一次側コイルの他端との間に直列に接続された
第一のダイオード、コンデンサに並列に接続された第二
のダイオード、及び第二のダイオードに直列に且つコン
デンサに並列に接続された電界効果トランジスタを含み
、アブゾーバ制御部は、コンデンサと第一のダイオード
との接続点における電圧を監視し、その値が低い場合に
は電界効果トランジスタをオンとし、また、その値が高
い場合には電界効果トランジスタをオフとするように制
御することを特徴とする。
［実施例］
次に、本発明のアブゾーバ回路について図面を参照して
説明する。
説明する。
第１図は、本発明に係るアブゾーバ回路の一実施例を含
むスイッチング電源のブロック図である。
むスイッチング電源のブロック図である。
第２図は、第１図に図示されたスイッチング電源の回路
図である。
図である。
第３図は、第２図の回路において負荷が重負荷の場合の
主スイッチの電圧動作波形図である。
主スイッチの電圧動作波形図である。
第４図は、第２図の回路において負荷が軽負荷の場合の
主スイッチの電圧動作波形図である。
主スイッチの電圧動作波形図である。
第２図に図示されているように、本発明に係′るアブゾ
ーバ回路１４は、トランス８の−次側コイルの両端に並
列に接続されたアブゾーバ１３と、そして・アブゾーバ
１３を制御するアブシーツく制御部２とを有して構成さ
れている。
ーバ回路１４は、トランス８の−次側コイルの両端に並
列に接続されたアブゾーバ１３と、そして・アブゾーバ
１３を制御するアブシーツく制御部２とを有して構成さ
れている。
アブゾーバ１３は、トランス８の一次側コイルの一端に
接続されたコンデンサ３と、このコンデンサ３とトラン
ス８の一次側コイルの他端との間に直列に接続された第
一のダイオード６と、コンデンサ３に並列に接続された
第二のダイオード４と、そして、第二のダイオード４に
直列に且つコンデンサ３に並列に接続された電界効果ト
ランジスタ５とを含んで構成されている。
接続されたコンデンサ３と、このコンデンサ３とトラン
ス８の一次側コイルの他端との間に直列に接続された第
一のダイオード６と、コンデンサ３に並列に接続された
第二のダイオード４と、そして、第二のダイオード４に
直列に且つコンデンサ３に並列に接続された電界効果ト
ランジスタ５とを含んで構成されている。
アブゾーバ制御部２は、コンデンサ３と第一のダイオー
ド６との接続点ａにおける電圧を監視し、その値が低い
場合には電界効果トランジスタ５をオンとし、また、そ
の値が高い場合には電界効果トランジスタ５をオフとす
るように制御する。
ド６との接続点ａにおける電圧を監視し、その値が低い
場合には電界効果トランジスタ５をオンとし、また、そ
の値が高い場合には電界効果トランジスタ５をオフとす
るように制御する。
第２図〜第４図を併用して、アブゾーバ回路の動作を説
明する。
明する。
上述したように、アブゾーバ制御部２は、コンデンサ３
と第一のダイオード６との接続点ａの電圧を監視してい
る（第２図）、このａ点の電圧は、主スイッ°チアに加
えられるピーク電圧が観測できるｂ点より、ダイオード
６の順電圧降下分だけ低い値である。つまり、アブゾー
バ制御部２は主スイッチ７に加えられる電圧を監視して
いるのと同じ機能をもっている。このアブゾーバ制御部
２は、上述したように、ａ点の電圧が低い場合は、電界
効果トランジスタ５をオンする方向に動作させ、逆に、
ａ点の電圧が高い場合は電界効果トランジスタ５をオフ
する方向に作動させるように設定されている。
と第一のダイオード６との接続点ａの電圧を監視してい
る（第２図）、このａ点の電圧は、主スイッ°チアに加
えられるピーク電圧が観測できるｂ点より、ダイオード
６の順電圧降下分だけ低い値である。つまり、アブゾー
バ制御部２は主スイッチ７に加えられる電圧を監視して
いるのと同じ機能をもっている。このアブゾーバ制御部
２は、上述したように、ａ点の電圧が低い場合は、電界
効果トランジスタ５をオンする方向に動作させ、逆に、
ａ点の電圧が高い場合は電界効果トランジスタ５をオフ
する方向に作動させるように設定されている。
スイッチング電源が軽負荷動作の場き、主スイッチ７に
加わる電圧値が低いのでａ点の電圧は低い値となる。こ
のとき、アブゾーバ制御部２は電界効果トランジスタ５
をオンする方向に動作するので、電界効果トランジスタ
５のトレイン・ソース間の抵抗は等価的に低い値となる
。このため、主スイッチ７がオフの時、トランス８に蓄
えられたエネルギは、電界効果トランジスタ５にてすば
やく消費され、また主スイッチ７に加わる電圧のピーク
値も上昇するく第４図）。
加わる電圧値が低いのでａ点の電圧は低い値となる。こ
のとき、アブゾーバ制御部２は電界効果トランジスタ５
をオンする方向に動作するので、電界効果トランジスタ
５のトレイン・ソース間の抵抗は等価的に低い値となる
。このため、主スイッチ７がオフの時、トランス８に蓄
えられたエネルギは、電界効果トランジスタ５にてすば
やく消費され、また主スイッチ７に加わる電圧のピーク
値も上昇するく第４図）。
逆に、スイッチング電源が重負荷動作の場合は、軽負荷
動作時とは反対の動作となり、電界効果トランジスタ５
のトレイン・ソース間の抵抗は等価的に高い値となる。
動作時とは反対の動作となり、電界効果トランジスタ５
のトレイン・ソース間の抵抗は等価的に高い値となる。
このため、主スイッチ７がオフの時、トランス８に蓄え
られたエネルギは軽負荷時と比較して電界効果トランジ
スタ”５にてゆるやかに消費される（第３図）。
られたエネルギは軽負荷時と比較して電界効果トランジ
スタ”５にてゆるやかに消費される（第３図）。
この第３図及び第４図かられかるように、主スイッチ７
に加わるピーク電圧は一定値Ｖρとなり、また、軽負荷
動作時でもトランス８のリセット時間Ｔは十分に確保す
ることができる。
に加わるピーク電圧は一定値Ｖρとなり、また、軽負荷
動作時でもトランス８のリセット時間Ｔは十分に確保す
ることができる。
尚、図面中、１はトランス８の一次側に置かれた直流電
源であり、７は直流電源１に直列に接続された主スイッ
チであり、９はトランス８の二次側に置かれた整流部で
あり、１０は整流部９により整流された二次側電流を平
滑にする平滑部であり、１１は主スイッチ７をオンオフ
制御する主スイッチ制御部であり、そして、１２はスイ
ッチング電源の負荷である。
源であり、７は直流電源１に直列に接続された主スイッ
チであり、９はトランス８の二次側に置かれた整流部で
あり、１０は整流部９により整流された二次側電流を平
滑にする平滑部であり、１１は主スイッチ７をオンオフ
制御する主スイッチ制御部であり、そして、１２はスイ
ッチング電源の負荷である。
［発明の効果］
以上説明したように、本発明は、スイッチング電源のア
ブゾーバ回路において、主スイッチに加わるピーク電圧
を検知し、その検知した値に応じてアブゾーバで消費す
る電力を可変するため、主スイッチに加わるピーク電圧
を一定値に保持すると共にスイッチング電源の軽負荷動
作においてもトランスのリセット時間を十分に確保する
ことができるという効果がある。
ブゾーバ回路において、主スイッチに加わるピーク電圧
を検知し、その検知した値に応じてアブゾーバで消費す
る電力を可変するため、主スイッチに加わるピーク電圧
を一定値に保持すると共にスイッチング電源の軽負荷動
作においてもトランスのリセット時間を十分に確保する
ことができるという効果がある。
第１図は、本発明に係るアブゾーバ回路の一実施例を含
むスイッチング電源のブロック図である。 第２図は、第１図に図示されたスイッチング電源の回路
図である。 第３図は、第２図の回路において負荷が重負荷の場合の
主スイッチの電圧動作波形図である。 第４図は、第２図の回路において負荷が軽負荷の場合の
主スイッチの電圧動作波形図である。 第５図は、従来技術のスイッチング電源のブロック図で
ある。 第６図は、第５図に図示された従来技術のスイッチング
電源において負荷が重負荷の場合の主スイッチの電圧動
作波形図である。 第７図は、第５図に図示された従来技術のスイッチング
電源において負荷が軽負荷の場合の主スイッチの電圧動
作波形図である。 ■・・・直流電源 ２・・・アブゾーバ制御部３・
・・コンデンサ ４・・・ダイオード５・・・電界効
果トランジスタ ６・・・ダイオード ７・・・主スイッチ８・・・ト
ランス ９・・・整流部ＩＯ・・・平滑部 １
１・・・主スイッチ制御部１２・・・負荷 １３
・・・アブゾーバ１４・・・アブゾーバ回路
むスイッチング電源のブロック図である。 第２図は、第１図に図示されたスイッチング電源の回路
図である。 第３図は、第２図の回路において負荷が重負荷の場合の
主スイッチの電圧動作波形図である。 第４図は、第２図の回路において負荷が軽負荷の場合の
主スイッチの電圧動作波形図である。 第５図は、従来技術のスイッチング電源のブロック図で
ある。 第６図は、第５図に図示された従来技術のスイッチング
電源において負荷が重負荷の場合の主スイッチの電圧動
作波形図である。 第７図は、第５図に図示された従来技術のスイッチング
電源において負荷が軽負荷の場合の主スイッチの電圧動
作波形図である。 ■・・・直流電源 ２・・・アブゾーバ制御部３・
・・コンデンサ ４・・・ダイオード５・・・電界効
果トランジスタ ６・・・ダイオード ７・・・主スイッチ８・・・ト
ランス ９・・・整流部ＩＯ・・・平滑部 １
１・・・主スイッチ制御部１２・・・負荷 １３
・・・アブゾーバ１４・・・アブゾーバ回路
Claims (1)
- 【特許請求の範囲】 トランスと、前記トランスの一次側に置かれた直流電源
と、前記直流電源に直列に接続された主スイッチと、前
記トランスの二次側に置かれた整流部と、前記整流部に
より整流された二次側電流を平滑にする平滑部と、そし
て、主スイッチをオンオフ制御する主スイッチ制御部と
からなるスイッチング電源に、使用されるアブゾーバ回
路であって、 前記トランスの一次側コイルの両端に並列に接続された
アブゾーバと、そして、前記アブゾーバを制御するアブ
ゾーバ制御部とを有し、前記アブゾーバは、前記トラン
スの一次側コイルの一端に接続されたコンデンサ、前記
コンデンサと前記トランスの一次側コイルの他端との間
に直列に接続された第一のダイオード、前記コンデンサ
に並列に接続された第二のダイオード、及び前記第二の
ダイオードに直列に且つ前記コンデンサに並列に接続さ
れた電界効果トランジスタを含み、前記アブゾーバ制御
部は、前記コンデンサと前記第一のダイオードとの接続
点における電圧を監視し、その値が低い場合には前記電
界効果トランジスタをオンとし、また、その値が高い場
合には前記電界効果トランジスタをオフとするように制
御することを特徴とするアブゾーバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13382789A JP2803164B2 (ja) | 1989-05-26 | 1989-05-26 | アブゾーバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13382789A JP2803164B2 (ja) | 1989-05-26 | 1989-05-26 | アブゾーバ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02311171A true JPH02311171A (ja) | 1990-12-26 |
| JP2803164B2 JP2803164B2 (ja) | 1998-09-24 |
Family
ID=15113970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13382789A Expired - Lifetime JP2803164B2 (ja) | 1989-05-26 | 1989-05-26 | アブゾーバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2803164B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1249926A2 (en) * | 2001-04-13 | 2002-10-16 | Power Integrations, Inc. | Method and apparatus for dissipative clamping of an electrical circuit |
| US8174852B2 (en) | 2008-08-15 | 2012-05-08 | Power Integrations, Inc. | Asymmetric switch forward converter |
-
1989
- 1989-05-26 JP JP13382789A patent/JP2803164B2/ja not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1249926A2 (en) * | 2001-04-13 | 2002-10-16 | Power Integrations, Inc. | Method and apparatus for dissipative clamping of an electrical circuit |
| EP1249926A3 (en) * | 2001-04-13 | 2004-03-03 | Power Integrations, Inc. | Method and apparatus for dissipative clamping of an electrical circuit |
| US6813171B2 (en) | 2001-04-13 | 2004-11-02 | Power Integrations, Inc. | Dissipative clamping of an electrical circuit with a clamp voltage varied in response to an input voltage |
| US6947299B2 (en) | 2001-04-13 | 2005-09-20 | Power Integrations, Inc. | Method and apparatus for dissipative clamping of an electrical circuit |
| US7193870B2 (en) | 2001-04-13 | 2007-03-20 | Power Integrations, Inc. | Method and apparatus for dissipative clamping of an electrical circuit |
| EP1995859A2 (en) * | 2001-04-13 | 2008-11-26 | Power Integrations, Inc. | Method and apparatus for dissipative clamping of an electrical circuit |
| EP1995859A3 (en) * | 2001-04-13 | 2009-04-08 | Power Integrations, Inc. | Method and apparatus for dissipative clamping of an electrical circuit |
| JP2009118736A (ja) * | 2001-04-13 | 2009-05-28 | Power Integrations Inc | 電気回路の消散型クランプを行うための方法および装置 |
| US8174852B2 (en) | 2008-08-15 | 2012-05-08 | Power Integrations, Inc. | Asymmetric switch forward converter |
| US8441815B2 (en) | 2008-08-15 | 2013-05-14 | Power Integrations, Inc. | Asymmetric switch forward converter |
| US8625312B2 (en) | 2008-08-15 | 2014-01-07 | Power Integrations, Inc. | Asymmetric switch forward converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2803164B2 (ja) | 1998-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100428329B1 (ko) | 전원공급장치 | |
| US5949223A (en) | Power source apparatus having first and second switching power source units | |
| JPH02311171A (ja) | アブゾーバ回路 | |
| JPS61244271A (ja) | スイツチングレギユレ−タ | |
| US7120000B2 (en) | Circuit for the programmable protection of output over-voltages in a power factor corrector | |
| JPH06103987B2 (ja) | ピーク電流制御方式コンバータ | |
| JPH0759342A (ja) | スイッチング電源装置 | |
| JP2653808B2 (ja) | 充電回路 | |
| JPH05328718A (ja) | スイッチング電源 | |
| JPH02142354A (ja) | 電源装置 | |
| JPH0321182Y2 (ja) | ||
| JPH0510520Y2 (ja) | ||
| JPH0127440Y2 (ja) | ||
| JPH05336747A (ja) | スイッチング電源 | |
| JPH03159567A (ja) | 直流電源装置 | |
| JPH01120785U (ja) | ||
| JPS631024B2 (ja) | ||
| JPS6229312A (ja) | 大電流パルス電源装置 | |
| JPH031689U (ja) | ||
| JPH0352516A (ja) | スイッチング電源装置 | |
| JPH0478409B2 (ja) | ||
| JPS60139171A (ja) | 起動回路 | |
| JPH11178332A (ja) | スイッチングレギュレータ | |
| JP2005025502A (ja) | 位相制御装置 | |
| JPS63103664A (ja) | 電源装置 |