JP2803164B2 - アブゾーバ回路 - Google Patents
アブゾーバ回路Info
- Publication number
- JP2803164B2 JP2803164B2 JP13382789A JP13382789A JP2803164B2 JP 2803164 B2 JP2803164 B2 JP 2803164B2 JP 13382789 A JP13382789 A JP 13382789A JP 13382789 A JP13382789 A JP 13382789A JP 2803164 B2 JP2803164 B2 JP 2803164B2
- Authority
- JP
- Japan
- Prior art keywords
- absorber
- main switch
- transformer
- power supply
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はスイッチング電源のアブゾーバ回路に関し、
特に、主スイッチに加わるピーク電圧を一定電圧値に保
つことができるアブゾーバ回路に関する。
特に、主スイッチに加わるピーク電圧を一定電圧値に保
つことができるアブゾーバ回路に関する。
［従来の技術］ 従来、この種のスイッチング電源のアブゾーバ回路
は、主スイッチに加わるピーク電圧を制限するのみであ
った。
は、主スイッチに加わるピーク電圧を制限するのみであ
った。
第５図〜第７図を参照して、従来の方式の一例を説明
する。
する。
第５図は、スイッチング電源を機能ブロック図で示し
たもので、主スイッチ部31、アブゾーバ部32、整流部3
3、平滑部34及び主スイッチ制御部35により構成され
る。アブゾーバ部32は、抵抗32a、コンデンサ32b及びダ
イオード32cより構成され、主スイッチ部31に加えうる
ピーク電圧で可能な限り低い電圧値となるようにこれら
の素子の値を設定す。これにより主スイッチ部31に加わ
るピーク電圧は、設定値以下に制限することができる。
このとき、抵抗32a、コンデンサ32b及びダイオード32c
の値は固定値である。尚、36は、スイッチング電源に接
続される負荷である。
たもので、主スイッチ部31、アブゾーバ部32、整流部3
3、平滑部34及び主スイッチ制御部35により構成され
る。アブゾーバ部32は、抵抗32a、コンデンサ32b及びダ
イオード32cより構成され、主スイッチ部31に加えうる
ピーク電圧で可能な限り低い電圧値となるようにこれら
の素子の値を設定す。これにより主スイッチ部31に加わ
るピーク電圧は、設定値以下に制限することができる。
このとき、抵抗32a、コンデンサ32b及びダイオード32c
の値は固定値である。尚、36は、スイッチング電源に接
続される負荷である。
第６図及び第７図は、主スイッチ部31の電圧動作波形
である。
である。
第６図は負荷36が重負荷の場合、第７図は負荷36が軽
負荷の場合であり、図示されているように、重負荷の場
合は主スイッチ部31に加わるピーク電圧は上限がVpで制
限されており、軽負荷の場合はVp以下になっている。
負荷の場合であり、図示されているように、重負荷の場
合は主スイッチ部31に加わるピーク電圧は上限がVpで制
限されており、軽負荷の場合はVp以下になっている。
［発明な解決しようとする課題］ 上述した従来の技術では、スイッチング電源に接続さ
れた負荷が軽負荷の場合の動作と重負荷の場合の動作と
で主スイッチ部31の電圧動作波形が大きく異なってい
る。特に、軽負荷の動作においてトランスのリセット時
間Ｔが十分に取れないという欠点があった。
れた負荷が軽負荷の場合の動作と重負荷の場合の動作と
で主スイッチ部31の電圧動作波形が大きく異なってい
る。特に、軽負荷の動作においてトランスのリセット時
間Ｔが十分に取れないという欠点があった。
［課題を解決するための手段］ 本発明の目的は、上述した従来技術の課題を解決し、
主スイッチに加わるピーク電圧を一定値に保持すると共
にスイッチング電源の軽負荷動作においてもトランスの
リセット時間を十分に確保することができるアブゾーバ
回路を提供することである。
主スイッチに加わるピーク電圧を一定値に保持すると共
にスイッチング電源の軽負荷動作においてもトランスの
リセット時間を十分に確保することができるアブゾーバ
回路を提供することである。
本発明は、トランスと、トランスの一次側に置かれた
直流電源と、直流電源に直列に接続された主スイッチ
と、トランスの二次側に置かれた整流部と、整流部によ
り整流された二次側電流を平滑にする平滑部と、そし
て、主スイッチをオンオフ制御する主スイッチ制御部と
からなるスイッチング電源に、使用されるアブゾーバ回
路であって、トランスの一次側コイルの両端に並列に接
続されたアブゾーバと、そして、アブゾーバを制御する
アブゾーバ制御部とを有し、アブゾーバは、トランスの
一次側コイルの一端に接続されたコンデンサ、コンデン
サとトランスの一次側コイルの他端との間に直列に接続
された第一のダイオード、コンデンサに並列に接続され
た第二のダイオード、及び第二のダイオードに直列に且
つコンデンサに並列に接続された電界効果トランジスタ
を含み、アブゾーバ制御部は、コンデンサと第一のダイ
オードとの接続点における電圧を監視し、その値が低い
場合には電界効果トランジスタをオンとし、また、その
値が高い場合には電界効果トランジスタをオフとするよ
うに制御することを特徴とする。
直流電源と、直流電源に直列に接続された主スイッチ
と、トランスの二次側に置かれた整流部と、整流部によ
り整流された二次側電流を平滑にする平滑部と、そし
て、主スイッチをオンオフ制御する主スイッチ制御部と
からなるスイッチング電源に、使用されるアブゾーバ回
路であって、トランスの一次側コイルの両端に並列に接
続されたアブゾーバと、そして、アブゾーバを制御する
アブゾーバ制御部とを有し、アブゾーバは、トランスの
一次側コイルの一端に接続されたコンデンサ、コンデン
サとトランスの一次側コイルの他端との間に直列に接続
された第一のダイオード、コンデンサに並列に接続され
た第二のダイオード、及び第二のダイオードに直列に且
つコンデンサに並列に接続された電界効果トランジスタ
を含み、アブゾーバ制御部は、コンデンサと第一のダイ
オードとの接続点における電圧を監視し、その値が低い
場合には電界効果トランジスタをオンとし、また、その
値が高い場合には電界効果トランジスタをオフとするよ
うに制御することを特徴とする。
［実施例］ 次に、本発明のアブゾーバ回路について図面を参照し
て説明する。
て説明する。
第１図は、本発明に係るアブゾーバ回路の一実施例を
含むスイッチング電源のブロック図である。
含むスイッチング電源のブロック図である。
第２図は、第１図に示されたスイッチング電源の回路
図である。
図である。
第３図は、第２図の回路において負荷が重負荷の場合
の主スイッチの電圧動作波形図である。
の主スイッチの電圧動作波形図である。
第４図は、第２図の回路において負荷が軽負荷の場合
の主スイッチの電圧動作波形図である。
の主スイッチの電圧動作波形図である。
第２図に図示されているように、本発明に係るアブゾ
ーバ回路14は、トランス８の一次側コイルの両端に並列
に接続されたアブゾーバ13と、そして、アブゾーバ13を
制御するアブゾーバ制御部２とを有して構成されてい
る。
ーバ回路14は、トランス８の一次側コイルの両端に並列
に接続されたアブゾーバ13と、そして、アブゾーバ13を
制御するアブゾーバ制御部２とを有して構成されてい
る。
アブゾーバ13は、トランス８の一次側コイルの一端に
接続されたコンデンサ３と、このコンデンサ３とトラン
ス８の一次側コイルの他端との間に直列に接続された第
一のダイオード６と、コンデンサ３に並列に接続された
第二のダイオード４と、そして、第二のダイオード４に
直列に且つコンデンサ３に並列に接続された電界効果ト
ランジスタ５とを含んで構成されている。
接続されたコンデンサ３と、このコンデンサ３とトラン
ス８の一次側コイルの他端との間に直列に接続された第
一のダイオード６と、コンデンサ３に並列に接続された
第二のダイオード４と、そして、第二のダイオード４に
直列に且つコンデンサ３に並列に接続された電界効果ト
ランジスタ５とを含んで構成されている。
アブゾーバ制御部２は、コンデンサ３と第一のダイオ
ード６との接続点ａにおける電圧を監視し、その値が低
い場合には電界効果トランジスタ５をオンとし、また、
その値が高い場合には電界効果トランジスタ５をオフと
するように制御する。
ード６との接続点ａにおける電圧を監視し、その値が低
い場合には電界効果トランジスタ５をオンとし、また、
その値が高い場合には電界効果トランジスタ５をオフと
するように制御する。
第２図〜第４図を併用して、アブゾーバ回路の動作を
説明する。
説明する。
上述したように、アブゾーバ制御部２は、コンデンサ
３と第一のダイオード６との接続点ａの電圧を監視して
いる（第２図）。このａ点の電圧は、主スイッチ７に加
えられるピーク電圧が観測できるｂ点より、ダイオード
６の順電圧降下分だけ低い値である。つまり、アブゾー
バ制御部２は主スイッチ７に加えられる電圧を監視して
いるのと同じ機能をもっている。このアブゾーバ制御部
２は、上述したように、ａ点の電圧が低い場合は、電界
効果トランジスタ５をオンする方向に動作させ、逆に、
ａ点の電圧が高い場合は電界効果トランジスタ５をオフ
する方向に作動させるように設定されている。
３と第一のダイオード６との接続点ａの電圧を監視して
いる（第２図）。このａ点の電圧は、主スイッチ７に加
えられるピーク電圧が観測できるｂ点より、ダイオード
６の順電圧降下分だけ低い値である。つまり、アブゾー
バ制御部２は主スイッチ７に加えられる電圧を監視して
いるのと同じ機能をもっている。このアブゾーバ制御部
２は、上述したように、ａ点の電圧が低い場合は、電界
効果トランジスタ５をオンする方向に動作させ、逆に、
ａ点の電圧が高い場合は電界効果トランジスタ５をオフ
する方向に作動させるように設定されている。
スイッチング電源が軽負荷動作の場合、主スイッチ７
に加わる電圧値が低いのでａ点の電圧は低い値となる。
このとき、アブゾーバ制御部２は電界効果トランジスタ
５をオンする方向に動作するので、電界効果トランジス
タ５のドレイン・ソース間の抵抗は等価的に低い値とな
る。このため、主スイッチ７がオフの時、トランス８に
蓄えられたエネルギは、電界効果トランジスタ５にてす
ばやく消費され、また主スイッチ７に加わる電圧のピー
ク値も上昇する（第４図）。
に加わる電圧値が低いのでａ点の電圧は低い値となる。
このとき、アブゾーバ制御部２は電界効果トランジスタ
５をオンする方向に動作するので、電界効果トランジス
タ５のドレイン・ソース間の抵抗は等価的に低い値とな
る。このため、主スイッチ７がオフの時、トランス８に
蓄えられたエネルギは、電界効果トランジスタ５にてす
ばやく消費され、また主スイッチ７に加わる電圧のピー
ク値も上昇する（第４図）。
逆に、スイッチング電源が重負荷動作の場合は、軽負
荷動作時とは反対の動作となり、電界効果トランジスタ
５のドレイン・ソース間の抵抗は等価的に高い値とな
る。このため、主スイッチ７がオフの時、トランス８に
蓄えられたエネルギは軽負荷時と比較して電界効果トラ
ンジスタ５にてゆるやかに消費される（第３図）。
荷動作時とは反対の動作となり、電界効果トランジスタ
５のドレイン・ソース間の抵抗は等価的に高い値とな
る。このため、主スイッチ７がオフの時、トランス８に
蓄えられたエネルギは軽負荷時と比較して電界効果トラ
ンジスタ５にてゆるやかに消費される（第３図）。
この第３図及び第４図からわかるように、主スイッチ
７に加わるピーク電圧は一定値Vpとなり、また、軽負荷
動作時でもトランス８のリセット時間Ｔは十分に確保す
ることができる。
７に加わるピーク電圧は一定値Vpとなり、また、軽負荷
動作時でもトランス８のリセット時間Ｔは十分に確保す
ることができる。
尚、図面中、１はトランス８の一次側に置かれた直流
電源であり、７は直流電源１に直列に接続された主スイ
ッチであり、９はトランス８の二次側に置かれた整流部
であり、10は整流部９により整流された二次側電流を平
滑にする平滑部であり、11は主スイッチ７をオンオフ制
御する主スイッチ制御部であり、そして、12はスイッチ
ング電源の負荷である。
電源であり、７は直流電源１に直列に接続された主スイ
ッチであり、９はトランス８の二次側に置かれた整流部
であり、10は整流部９により整流された二次側電流を平
滑にする平滑部であり、11は主スイッチ７をオンオフ制
御する主スイッチ制御部であり、そして、12はスイッチ
ング電源の負荷である。
［発明の効果］ 以上説明したように、本発明は、スイッチング電源の
アブゾーバ回路において、主スイッチに加わるピーク電
圧を検知し、その検知した値に応じてアブゾーバで消費
する電力を可変するため、主スイッチに加わるピーク電
圧を一定値に保持すると共にスイッチング電源の軽負荷
動作においてもトランスのリセット時間を十分に確保す
ることができるという効果がある。
アブゾーバ回路において、主スイッチに加わるピーク電
圧を検知し、その検知した値に応じてアブゾーバで消費
する電力を可変するため、主スイッチに加わるピーク電
圧を一定値に保持すると共にスイッチング電源の軽負荷
動作においてもトランスのリセット時間を十分に確保す
ることができるという効果がある。
第１図は、本発明に係るアブゾーバ回路の一実施例を含
むスイッチング電源のブロック図である。 第２図は、第１図に図示されたスイッチング電源の回路
図である。 第３図は、第２図の回路において負荷が重負荷の場合の
主スイッチの電圧動作波形図である。 第４図は、第２図の回路において負荷が軽負荷の場合の
主スイッチの電圧動作波形図である。 第５図は、従来技術のスイッチング電源のブロック図で
ある。 第６図は、第５図に図示された従来技術のスイッチング
電源において負荷が重負荷の場合の主スイッチの電圧動
作波形図である。 第７図は、第５図に図示された従来技術のスイッチング
電源において負荷が軽負荷の場合の主スイッチの電圧動
作波形図である。 １……直流電源、２……アブゾーバ制御部 ３……コンデンサ、４……ダイオード ５……電界効果トランジスタ ６……ダイオード、７……主スイッチ ８……トランス、９……整流部 10……平滑部、11……主スイッチ制御部 12……負荷、13……アブゾーバ 14……アブゾーバ回路
むスイッチング電源のブロック図である。 第２図は、第１図に図示されたスイッチング電源の回路
図である。 第３図は、第２図の回路において負荷が重負荷の場合の
主スイッチの電圧動作波形図である。 第４図は、第２図の回路において負荷が軽負荷の場合の
主スイッチの電圧動作波形図である。 第５図は、従来技術のスイッチング電源のブロック図で
ある。 第６図は、第５図に図示された従来技術のスイッチング
電源において負荷が重負荷の場合の主スイッチの電圧動
作波形図である。 第７図は、第５図に図示された従来技術のスイッチング
電源において負荷が軽負荷の場合の主スイッチの電圧動
作波形図である。 １……直流電源、２……アブゾーバ制御部 ３……コンデンサ、４……ダイオード ５……電界効果トランジスタ ６……ダイオード、７……主スイッチ ８……トランス、９……整流部 10……平滑部、11……主スイッチ制御部 12……負荷、13……アブゾーバ 14……アブゾーバ回路
Claims (1)
- 【請求項１】トランスと、前記トランスの一次側に置か
れた直流電源と、前記直流電源に直列に接続された主ス
イッチと、前記トランスの二次側に置かれた整流部と、
前記整流部により整流された二次側電流を平滑にする平
滑部と、そして、主スイッチをオンオフ制御する主スイ
ッチ制御部とからなるスイッチング電源に、使用される
アブゾーバ回路であって、 前記トランスの一次側コイルの両端に並列に接続された
アブゾーバと、そして、前記アブゾーバを制御するアブ
ゾーバ制御部と、前記コンデンサを有し、前記アブゾー
バは、前記トランスの一次側コイルの一端に接続された
コンデンサと前記トランスの一次側コイルの他端との間
に直列に接続された第一のダイオード、前記コンデンサ
に並列に接続された第二のダイオード、及び前記第二の
ダイオードに直列に且つ前記コンデンサに並列に接続さ
れた電界効果トランジスタを含み、前記アブゾーバ制御
部は、前記コンデンサと前記第一のダイオードとの接続
点における電圧を監視し、その値が低い場合には前記電
界効果トランジスタをオンとし、また、その値が高い場
合には前記電界効果トランジスタをオフとするように制
御することを特徴とするアブゾーバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13382789A JP2803164B2 (ja) | 1989-05-26 | 1989-05-26 | アブゾーバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13382789A JP2803164B2 (ja) | 1989-05-26 | 1989-05-26 | アブゾーバ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02311171A JPH02311171A (ja) | 1990-12-26 |
| JP2803164B2 true JP2803164B2 (ja) | 1998-09-24 |
Family
ID=15113970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13382789A Expired - Lifetime JP2803164B2 (ja) | 1989-05-26 | 1989-05-26 | アブゾーバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2803164B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6496392B2 (en) * | 2001-04-13 | 2002-12-17 | Power Integrations, Inc. | Dissipative clamping of an electrical circuit with a clamp voltage varied in response to an input voltage |
| US8174852B2 (en) | 2008-08-15 | 2012-05-08 | Power Integrations, Inc. | Asymmetric switch forward converter |
-
1989
- 1989-05-26 JP JP13382789A patent/JP2803164B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02311171A (ja) | 1990-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5949223A (en) | Power source apparatus having first and second switching power source units | |
| JP2803164B2 (ja) | アブゾーバ回路 | |
| JPH06339266A (ja) | Ｍｏｓトランジスタ同期整流フライバックコンバータ | |
| JP2504816B2 (ja) | スイッチング電源 | |
| JPS6323563A (ja) | 電源装置 | |
| JPH05344732A (ja) | スイッチングレギュレータ型電源装置 | |
| JP2906569B2 (ja) | スイッチング電源装置の出力電圧検出回路 | |
| JPS63156585U (ja) | ||
| JP2773534B2 (ja) | 直流電源装置 | |
| JP2653808B2 (ja) | 充電回路 | |
| JPH0729743Y2 (ja) | スイッチング電源装置の出力電圧検出回路 | |
| JP3543287B2 (ja) | 電源回路 | |
| JPH02142354A (ja) | 電源装置 | |
| JPH05328718A (ja) | スイッチング電源 | |
| JPH0461489U (ja) | ||
| JP2772800B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS631024B2 (ja) | ||
| JPH0510520Y2 (ja) | ||
| JPH0667129B2 (ja) | 充電回路 | |
| JPS6093492U (ja) | スイツチング電源の制御回路 | |
| JPH10271821A (ja) | スイッチング電源装置 | |
| JPH031689U (ja) | ||
| JPH033184U (ja) | ||
| JPH033192U (ja) | ||
| JPH0360878U (ja) |