JP2005025502A - 位相制御装置 - Google Patents
位相制御装置 Download PDFInfo
- Publication number
- JP2005025502A JP2005025502A JP2003190131A JP2003190131A JP2005025502A JP 2005025502 A JP2005025502 A JP 2005025502A JP 2003190131 A JP2003190131 A JP 2003190131A JP 2003190131 A JP2003190131 A JP 2003190131A JP 2005025502 A JP2005025502 A JP 2005025502A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- diode bridge
- zero
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
- Power Conversion In General (AREA)
Abstract
【課題】電源トランスの２次側出力によるゼロクロス信号波形を電源電圧および電源回路の負荷変動に対し一定に保つ位相制御装置を実現する。
【解決手段】電源トランスの２次側巻線に位相制御用ダイオードブリッジと電源用ダイオードブリッジを接続し、それぞれのマイナス側端子を接続し、負荷検出用の抵抗１７とコンデンサ１８の並列回路を介して電源回路のグランドと接続する構成とし、位相制御用ダイオードブリッジの出力電圧と、電源用ダイオードブリッジの出力を分圧した電圧とをコンパレータで比較した出力をゼロクロス信号波形とする構成とする。
【選択図】 図１
【解決手段】電源トランスの２次側巻線に位相制御用ダイオードブリッジと電源用ダイオードブリッジを接続し、それぞれのマイナス側端子を接続し、負荷検出用の抵抗１７とコンデンサ１８の並列回路を介して電源回路のグランドと接続する構成とし、位相制御用ダイオードブリッジの出力電圧と、電源用ダイオードブリッジの出力を分圧した電圧とをコンパレータで比較した出力をゼロクロス信号波形とする構成とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、位相制御装置に関するものである。
【０００２】
【従来の技術】
従来のこの種の位相制御装置について図３を用いて説明する。
位相制御装置は、交流電源１と交流モータ２とスイッチング素子３を直列に接続し、前記交流電源１の電源電圧がゼロ電圧になるポイントを検出するゼロクロス検出回路４を設け、ゼロクロス検出回路４のゼロクロス信号を制御装置５が受けてトリガ信号を出力し前記スイッチング素子３を制御する。制御は、ゼロクロス信号を基にトリガ信号の出力タイミングを制御し前記スイッチング素子３のオン区間を制御する事により交流モータを位相制御するものである。
【０００３】
ゼロクロス検出回路４としては、特許文献１に記載されているようなものがある。前記特許文献１に記載された従来のゼロクロス検出回路は、電源トランス６の１次側巻線が交流電源１に接続され２次側巻線は全波整流を行うダイオードブリッジ７に接続されている。ダイオードブリッジ７の出力のプラス側端子は電圧比較を行うコンパレータ８のプラス端子に接続されダイオードブリッジ７のマイナス側端子はグランドに接続されている。コンパレータ８のプラス端子にはダイオード９のアノードが接続されカソードにはコンデンサ１０と、直列に接続された分圧抵抗１１、１２の一端が接続され、コンデンサ１０と分圧抵抗１１、１２の他端はグランドに接続され、分圧抵抗１１、１２の中点はコンパレータ８のマイナス端子に接続されている。そして、コンパレータ８の出力端子からゼロクロス信号が出力される。
【０００４】
図４に、電源電圧波形とゼロクロス信号波形およびトリガ信号波形の概念図を示す。前記電源トランス６の１次側巻線に交流電圧Ｖａ１が印加されると、２次側巻線には１次側巻線と２次側巻線の巻数比に比例した電圧が出力され、ダイオードブリッジ７により全波整流された電圧波形Ｖｄ１がコンパレータ８のプラス端子に入力される。一方、電圧波形Ｖｄ１はダイオード９を経てコンデンサ１０により平滑され、コンデンサ１０の電圧は、ほぼＶｄ１のピーク電圧と等しい直流電圧となる。その直流電圧は前記分圧抵抗１１、１２により分圧され、コンパレータ８の基準電圧Ｖｒ１としてマイナス端子に入力される。
【０００５】
前記コンパレータ８において、プラス端子に入力された全波整流電圧波形Ｖｄ１がマイナス端子の基準電圧Ｖｒ１より高いとき（Ｖｄ１＞Ｖｒ１のとき）、出力電圧Ｖｏはハイとなり、プラス端子に入力された全波整流電圧波形Ｖｄ１がマイナス端子の基準電圧Ｖｒ１より低いとき（Ｖｄ１＜Ｖｒ１のとき）、出力電圧Ｖｏはローとなり、図４に示すように、電源電圧印加のゼロクロス付近でローとなるパルス幅τ１のゼロクロス信号波形が出力される。
【０００６】
制御装置５はゼロクロス信号Ｖｏを受け、ゼロクロス信号Ｖｏの立ち上がりから所定の制御時間Ｔｔ経過後にトリガ信号Ｔｓを出力する。スイッチング素子３は具体的にはＳＳＲ（ソリッド・ステート・リレー）が用いられ、トリガ信号Ｔｓの立ち上がりによりオンし、スイッチング素子３を流れる電流がゼロ電流になるとオフするので図４の電源電圧波形の斜線部分の電圧が交流モータ２に印加される。
【０００７】
従って、ゼロクロス信号Ｖｏの立ち上がりからトリガ信号Ｔｓを出力するまでの制御時間Ｔｔを制御することにより交流モータ２への供給電圧を制御でき、回転数を制御することができる。
【０００８】
電源電圧が変化し、電源トランス６の１次側巻線への印加電圧がＶａ２となった場合、コンパレータ８のプラス端子に入力される電圧波形はＶｄ２となる。コンパレータ８のマイナス端子に入力される基準電圧も、それに比例して低下、Ｖｒ２となる。その結果、コンパレータ８の出力波形は図４に示すように、パルス幅τ１と同じ波形が出力される。すなわち、ゼロクロス信号波形は電源電圧の変動により変化することがなく、交流モータの回転数を制御する制御時間Ｔｔの選択可能な領域は電源電圧の周期をＴｆとすると（Ｔｆ−τ１）となり、電源電圧変動により制御可能領域が変化することがない。
【０００９】
【特許文献１】
特開２００２−３５８１２８号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、前記従来の構成では、電源トランスを制御装置および２次側負荷の電源回路として共用しようとした場合、電源回路の負荷変動による影響を受けることになる。電源トランスの２次側巻線にダイオードブリッジと平滑コンデンサで構成される電源回路を接続し、その電源回路から制御装置および２次側負荷に電源を供給する構成とした場合の動作を説明する。電源トランス６の１次側巻線への印加電圧が同一で、電源回路の負荷が小さい場合と大きい場合のコンパレータ８のプラス端子に入力される電圧波形を図５に示す。電源回路の負荷が小さい場合の電圧波形はＶｄ３、大きい場合１の電圧波形はＶｄ４となる。コンパレータ８のマイナス端子に入力される基準電圧は、分圧抵抗１１、１２により分圧され、それぞれＶｒ３，Ｖｒ４となる。つまり、電源回路の負荷が大きい場合は、電圧波形Ｖｄ４のように、全波整流波形のピーク付近の波形が歪むがゼロ電圧からの立ち上がり、ゼロ電圧への立下り付近の波形は電源トランス６の１次側巻線への印加電圧で決まるため、電源回路の負荷が小さい場合とほとんど変化がない。一方、基準電圧は、ほぼピーク電圧と等しく平滑された直流電圧を分圧した電圧となるため、電源回路の負荷が大きくなりピーク電圧が低下した分、比例して低下し、電圧波形Ｖｒ４のようになる。その結果、コンパレータ８の出力波形は電源回路の負荷が小さい場合はτ３、負荷の大きい場合はτ４となり、ゼロクロス信号波形が電源回路の負荷変動により変化することとなる。
【００１１】
従って、電源電圧の変動に対し、ゼロクロス信号波形を一定に保つことができるが、負荷変動に対してはゼロクロス信号波形を一定に保つ事ができず、負荷変動により交流モータの回転数が変動することになる。ゼロクロス信号波形を一定に保とうとすればゼロクロス検出回路専用の電源トランスとは別に、制御装置および２次側負荷用の電源トランスを設けなければならないという課題があった。
【００１２】
本発明は上記課題を解決するもので、電源回路用の電源トランスを共用し、電源電圧および負荷変動に対しゼロクロス信号波形を一定に保ち、電源電圧変動および負荷変動により制御可能領域が変化することがなく、かつ、負荷変動により交流モータの回転数が変動することがない位相制御装置を提供することにある。
【００１３】
【課題を解決するための手段】
上記課題を解決するために本発明に係る位相制御装置は、交流電源で動作する交流モータと、トリガ信号によりオンし且つ電流がゼロになるとオフするスイッチング素子を直列接続したモータ駆動回路と、前記スイッチング素子をオンさせるトリガ信号を出力する制御装置と、前記交流電源を降圧する電源トランスと、その２次側電圧を整流平滑する電源用ダイオードブリッジとコンデンサで構成され前記制御装置に電源を供給する電源回路とを備え、さらに、前記電源トランスの２次側電圧を全波整流する位相制御用ダイオードブリッジを設け、そのマイナス側端子を前記電源用ダイオードブリッジのマイナス側端子と接続し、かつ、前記電源回路のグランドとは負荷検出抵抗とコンデンサの並列回路を介して接続し、前記位相制御用ダイオードブリッジのプラス側端子とマイナス側端子間に負荷抵抗接続し、そのプラス側端子の出力電圧と前記電源用ダイオードブリッジのプラス側端子の出力電圧を抵抗分圧した電圧とを比較するコンパレータを設け、前記制御装置は前記コンパレータの出力をゼロクロス信号とし、前記交流モータを位相制御するように前記スイッチング素子にトリガ信号を出力するようにしたものである。
【００１４】
本構成により、電源回路用の電源トランスを共用し、電源電圧および負荷変動に対しゼロクロス信号波形を一定に保ち、電源電圧変動および負荷変動により制御可能領域が変化することがななく、かつ、負荷変動により交流モータの回転数が変動することがない位相制御装置を構成できる。
【００１５】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照して説明する。
【００１６】
（実施の形態１）
図１は本発明に係る位相制御装置の回路構成を示した図である。
【００１７】
同図において、従来例と同一部分は同一符号を付記し説明を省略する。電源トランス６の２次側巻線には電源用ダイオードブリッジ１３、コンデンサ１４で構成される電源回路が接続され、制御装置５および２次側負荷１５の電源を供給する。また、電源トランス６の２次側巻線は位相制御用ダイオードブリッジ７も接続され、そのプラス側端子とマイナス側端子間には負荷抵抗１６が接続されている。電源用ダイオードブリッジ１３のマイナス側端子と位相制御用ダイオードブリッジ７のマイナス側端子は接続され、前記電源回路のグランドとは負荷検出用の抵抗１７とコンデンサ１８の並列回路を介して接続されている。位相制御用ダイオードブリッジ７のプラス側端子は電圧比較を行うコンパレータ８のプラス端子に接続されコンパレータ８のマイナス側端子には、前記電源回路の出力とグランド間に接続された直列の分圧抵抗１１，１２の中点が接続されている。コンパレータ８の出力端子からはゼロクロス信号が制御装置５へ出力される。
【００１８】
図２に、電源電圧波形とゼロクロス信号波形の概念図を示す。前記電源トランス６の１次側巻線に交流電圧が印加されると、２次側巻線には１次側巻線と２次側巻線の巻数比に比例した電圧が出力される。図２は電源回路の負荷が小さい場合の例として負荷電流がゼロとした場合の概念図である。位相制御用ダイオードブリッジ７に接続された負荷抵抗１６には全波整流された電圧波形ＶＤ１が発生しコンパレータ８のプラス端子に入力される。電源用ダイオードブリッジ１３のプラス端子とマイナス端子間には電圧波形ＶＤ１のほぼピーク電圧と等しい直流電圧ＶＤＤ１が発生する。負荷検出用の抵抗１７とコンデンサ１８の並列回路の両端に発生する電圧ＶＬ１は、電源回路の負荷電流をゼロとするとＶＬ１＝０となる。コンパレータ８のマイナス端子には、ＶＤＤ１−ＶＬ１＝ＶＤＤ１の電圧を分圧抵抗１１，１２で分圧した電圧ＶＲ１が入力される。その結果、コンパレータ８の出力波形はパルス幅Ｔ１のゼロクロス信号波形となる。
【００１９】
次に、電源回路の負荷が大きい場合を図３の概念図に示す。コンパレータ８の入力電圧を位相制御用ダイオードブリッジ７および電源用ダイオードブリッジ１３のマイナス端子側を基準に見ると、コンパレータ８のプラス端子には位相制御用ダイオードブリッジ７による全波整流波形でそのピーク付近の波形が歪むがゼロ電圧からの立ち上がり、ゼロ電圧への立下り付近の波形は電源回路の負荷がゼロの場合とほとんど変化がない波形ＶＤ２が印加される。マイナス側端子には電圧波形ＶＤ２のほぼピーク電圧と等しい直流電圧ＶＤＤ２から、負荷検出用の抵抗１７とコンデンサ１８の並列回路の両端に発生する電圧ＶＬ２を引いたもの分圧抵抗１１，１２で分圧した電圧ＶＲ２が印加される。負荷電流ゼロの場合と比較すると、プラス側端子の電圧は、ゼロクロス信号の発生に関係する領域においては負荷電流ゼロの場合と同等である。一方、ＶＤＤ２の電圧は負荷電流ゼロの場合のＶＤＤ１と比較すると電源回路の負荷が大きい分低くなるが、ＶＬ２は負荷が大きい分高くなる。従って、ＶＤＤ２−ＶＬ２を分圧抵抗１１，１２で分圧した電圧ＶＲ２は、ＶＬ２の大きさを調整する事により、負荷電流ゼロ時のＶＤＤ１を分圧抵抗１１，１２で分圧した値ＶＲ１と等しくする事ができる。つまり、マイナス側端子の電圧も負荷電流ゼロの場合と同等とすることが可能で、ＶＬ２は電源回路の負荷電流と抵抗１７の抵抗値で決まるため、負荷検出用の抵抗１７の値を適当に選ぶ事で対応することができる。その結果、コンパレータ８の出力波形であるゼロクロス信号波形をパルス幅Ｔ１とすることが可能である。
【００２０】
電源電圧が変動した場合の動作については、従来例と同様、コンパレータ８のプラス端子に入力される電圧波形である位相制御用ダイオードブリッジ７の出力電圧の変化に比例して、コンパレータ８のマイナス端子に入力される基準電圧である電源用ダイオードブリッジ１３の出力を分圧抵抗１１，１２で分圧した電圧も変化するためコンパレータ８の出力波形であるゼロクロス信号波形は一定に保つことができる。
【００２１】
以上のように、電源トランス６の２次側巻線に位相制御用ダイオードブリッジ７と電源用ダイオードブリッジ１３を接続し、それぞれのマイナス側端子を接続し、負荷検出用の抵抗１７とコンデンサ１８の並列回路を介して電源回路のグランドと接続する構成とし、位相制御用ダイオードブリッジ７の出力電圧と、電源用ダイオードブリッジ１３の出力を分圧抵抗１１，１２で分圧した電圧とをコンパレータ８で比較した出力をゼロクロス信号波形とすることで、電源電圧および電源回路の負荷変動に対しゼロクロス信号波形を一定に保つことができ、電源電圧変動および負荷変動により制御可能領域が変化することがない位相制御装置を構成できる。
【００２２】
なお、位相制御用ダイオードブリッジ７のマイナス端子側のダイオード２個を電源用ダイオードブリッジ１３のマイナス端子側ダイオードと共用することで、位相制御用ダイオードブリッジ７の代わりにプラス端子側のダイオード２個のみで構成することもできる。
【００２３】
【発明の効果】
本発明の位相制御装置によれば、電源回路用の電源トランスを共用し、電源電圧および負荷変動に対しゼロクロス信号波形を一定に保ち、電源電圧変動および負荷変動により制御可能領域が変化することがなく、かつ、負荷変動により交流モータの回転数が変動することがない位相制御装置を構成でき、また、位相制御専用に電源トランスを必要としないため、コストの低減、制御装置の実装スペースの低減が可能となる。
【図面の簡単な説明】
【図１】本発明の位相制御装置の回路構成図
【図２】本発明の位相制御装置の電源電圧波形とゼロクロス信号波形の概念図
【図３】従来の位相制御装置の回路構成図
【図４】従来の位相制御装置の電源電圧波形とゼロクロス信号波形およびトリガ信号の概念図
【図５】従来の位相制御装置の電源回路の負荷変動に対するゼロクロス信号波形の概念図
【符号の説明】
１ 交流電源
２ 交流モータ
３ スイッチング素子
５ 制御装置
６ 電源トランス
７ 位相制御用ダイオードブリッジ
８ コンパレータ
１１、１２ 分圧抵抗
１３ 電源用ダイオードブリッジ
１４ コンデンサ
１６ 負荷抵抗
１７ 負荷検出用抵抗
１８ コンデンサ
【発明の属する技術分野】
本発明は、位相制御装置に関するものである。
【０００２】
【従来の技術】
従来のこの種の位相制御装置について図３を用いて説明する。
位相制御装置は、交流電源１と交流モータ２とスイッチング素子３を直列に接続し、前記交流電源１の電源電圧がゼロ電圧になるポイントを検出するゼロクロス検出回路４を設け、ゼロクロス検出回路４のゼロクロス信号を制御装置５が受けてトリガ信号を出力し前記スイッチング素子３を制御する。制御は、ゼロクロス信号を基にトリガ信号の出力タイミングを制御し前記スイッチング素子３のオン区間を制御する事により交流モータを位相制御するものである。
【０００３】
ゼロクロス検出回路４としては、特許文献１に記載されているようなものがある。前記特許文献１に記載された従来のゼロクロス検出回路は、電源トランス６の１次側巻線が交流電源１に接続され２次側巻線は全波整流を行うダイオードブリッジ７に接続されている。ダイオードブリッジ７の出力のプラス側端子は電圧比較を行うコンパレータ８のプラス端子に接続されダイオードブリッジ７のマイナス側端子はグランドに接続されている。コンパレータ８のプラス端子にはダイオード９のアノードが接続されカソードにはコンデンサ１０と、直列に接続された分圧抵抗１１、１２の一端が接続され、コンデンサ１０と分圧抵抗１１、１２の他端はグランドに接続され、分圧抵抗１１、１２の中点はコンパレータ８のマイナス端子に接続されている。そして、コンパレータ８の出力端子からゼロクロス信号が出力される。
【０００４】
図４に、電源電圧波形とゼロクロス信号波形およびトリガ信号波形の概念図を示す。前記電源トランス６の１次側巻線に交流電圧Ｖａ１が印加されると、２次側巻線には１次側巻線と２次側巻線の巻数比に比例した電圧が出力され、ダイオードブリッジ７により全波整流された電圧波形Ｖｄ１がコンパレータ８のプラス端子に入力される。一方、電圧波形Ｖｄ１はダイオード９を経てコンデンサ１０により平滑され、コンデンサ１０の電圧は、ほぼＶｄ１のピーク電圧と等しい直流電圧となる。その直流電圧は前記分圧抵抗１１、１２により分圧され、コンパレータ８の基準電圧Ｖｒ１としてマイナス端子に入力される。
【０００５】
前記コンパレータ８において、プラス端子に入力された全波整流電圧波形Ｖｄ１がマイナス端子の基準電圧Ｖｒ１より高いとき（Ｖｄ１＞Ｖｒ１のとき）、出力電圧Ｖｏはハイとなり、プラス端子に入力された全波整流電圧波形Ｖｄ１がマイナス端子の基準電圧Ｖｒ１より低いとき（Ｖｄ１＜Ｖｒ１のとき）、出力電圧Ｖｏはローとなり、図４に示すように、電源電圧印加のゼロクロス付近でローとなるパルス幅τ１のゼロクロス信号波形が出力される。
【０００６】
制御装置５はゼロクロス信号Ｖｏを受け、ゼロクロス信号Ｖｏの立ち上がりから所定の制御時間Ｔｔ経過後にトリガ信号Ｔｓを出力する。スイッチング素子３は具体的にはＳＳＲ（ソリッド・ステート・リレー）が用いられ、トリガ信号Ｔｓの立ち上がりによりオンし、スイッチング素子３を流れる電流がゼロ電流になるとオフするので図４の電源電圧波形の斜線部分の電圧が交流モータ２に印加される。
【０００７】
従って、ゼロクロス信号Ｖｏの立ち上がりからトリガ信号Ｔｓを出力するまでの制御時間Ｔｔを制御することにより交流モータ２への供給電圧を制御でき、回転数を制御することができる。
【０００８】
電源電圧が変化し、電源トランス６の１次側巻線への印加電圧がＶａ２となった場合、コンパレータ８のプラス端子に入力される電圧波形はＶｄ２となる。コンパレータ８のマイナス端子に入力される基準電圧も、それに比例して低下、Ｖｒ２となる。その結果、コンパレータ８の出力波形は図４に示すように、パルス幅τ１と同じ波形が出力される。すなわち、ゼロクロス信号波形は電源電圧の変動により変化することがなく、交流モータの回転数を制御する制御時間Ｔｔの選択可能な領域は電源電圧の周期をＴｆとすると（Ｔｆ−τ１）となり、電源電圧変動により制御可能領域が変化することがない。
【０００９】
【特許文献１】
特開２００２−３５８１２８号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、前記従来の構成では、電源トランスを制御装置および２次側負荷の電源回路として共用しようとした場合、電源回路の負荷変動による影響を受けることになる。電源トランスの２次側巻線にダイオードブリッジと平滑コンデンサで構成される電源回路を接続し、その電源回路から制御装置および２次側負荷に電源を供給する構成とした場合の動作を説明する。電源トランス６の１次側巻線への印加電圧が同一で、電源回路の負荷が小さい場合と大きい場合のコンパレータ８のプラス端子に入力される電圧波形を図５に示す。電源回路の負荷が小さい場合の電圧波形はＶｄ３、大きい場合１の電圧波形はＶｄ４となる。コンパレータ８のマイナス端子に入力される基準電圧は、分圧抵抗１１、１２により分圧され、それぞれＶｒ３，Ｖｒ４となる。つまり、電源回路の負荷が大きい場合は、電圧波形Ｖｄ４のように、全波整流波形のピーク付近の波形が歪むがゼロ電圧からの立ち上がり、ゼロ電圧への立下り付近の波形は電源トランス６の１次側巻線への印加電圧で決まるため、電源回路の負荷が小さい場合とほとんど変化がない。一方、基準電圧は、ほぼピーク電圧と等しく平滑された直流電圧を分圧した電圧となるため、電源回路の負荷が大きくなりピーク電圧が低下した分、比例して低下し、電圧波形Ｖｒ４のようになる。その結果、コンパレータ８の出力波形は電源回路の負荷が小さい場合はτ３、負荷の大きい場合はτ４となり、ゼロクロス信号波形が電源回路の負荷変動により変化することとなる。
【００１１】
従って、電源電圧の変動に対し、ゼロクロス信号波形を一定に保つことができるが、負荷変動に対してはゼロクロス信号波形を一定に保つ事ができず、負荷変動により交流モータの回転数が変動することになる。ゼロクロス信号波形を一定に保とうとすればゼロクロス検出回路専用の電源トランスとは別に、制御装置および２次側負荷用の電源トランスを設けなければならないという課題があった。
【００１２】
本発明は上記課題を解決するもので、電源回路用の電源トランスを共用し、電源電圧および負荷変動に対しゼロクロス信号波形を一定に保ち、電源電圧変動および負荷変動により制御可能領域が変化することがなく、かつ、負荷変動により交流モータの回転数が変動することがない位相制御装置を提供することにある。
【００１３】
【課題を解決するための手段】
上記課題を解決するために本発明に係る位相制御装置は、交流電源で動作する交流モータと、トリガ信号によりオンし且つ電流がゼロになるとオフするスイッチング素子を直列接続したモータ駆動回路と、前記スイッチング素子をオンさせるトリガ信号を出力する制御装置と、前記交流電源を降圧する電源トランスと、その２次側電圧を整流平滑する電源用ダイオードブリッジとコンデンサで構成され前記制御装置に電源を供給する電源回路とを備え、さらに、前記電源トランスの２次側電圧を全波整流する位相制御用ダイオードブリッジを設け、そのマイナス側端子を前記電源用ダイオードブリッジのマイナス側端子と接続し、かつ、前記電源回路のグランドとは負荷検出抵抗とコンデンサの並列回路を介して接続し、前記位相制御用ダイオードブリッジのプラス側端子とマイナス側端子間に負荷抵抗接続し、そのプラス側端子の出力電圧と前記電源用ダイオードブリッジのプラス側端子の出力電圧を抵抗分圧した電圧とを比較するコンパレータを設け、前記制御装置は前記コンパレータの出力をゼロクロス信号とし、前記交流モータを位相制御するように前記スイッチング素子にトリガ信号を出力するようにしたものである。
【００１４】
本構成により、電源回路用の電源トランスを共用し、電源電圧および負荷変動に対しゼロクロス信号波形を一定に保ち、電源電圧変動および負荷変動により制御可能領域が変化することがななく、かつ、負荷変動により交流モータの回転数が変動することがない位相制御装置を構成できる。
【００１５】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照して説明する。
【００１６】
（実施の形態１）
図１は本発明に係る位相制御装置の回路構成を示した図である。
【００１７】
同図において、従来例と同一部分は同一符号を付記し説明を省略する。電源トランス６の２次側巻線には電源用ダイオードブリッジ１３、コンデンサ１４で構成される電源回路が接続され、制御装置５および２次側負荷１５の電源を供給する。また、電源トランス６の２次側巻線は位相制御用ダイオードブリッジ７も接続され、そのプラス側端子とマイナス側端子間には負荷抵抗１６が接続されている。電源用ダイオードブリッジ１３のマイナス側端子と位相制御用ダイオードブリッジ７のマイナス側端子は接続され、前記電源回路のグランドとは負荷検出用の抵抗１７とコンデンサ１８の並列回路を介して接続されている。位相制御用ダイオードブリッジ７のプラス側端子は電圧比較を行うコンパレータ８のプラス端子に接続されコンパレータ８のマイナス側端子には、前記電源回路の出力とグランド間に接続された直列の分圧抵抗１１，１２の中点が接続されている。コンパレータ８の出力端子からはゼロクロス信号が制御装置５へ出力される。
【００１８】
図２に、電源電圧波形とゼロクロス信号波形の概念図を示す。前記電源トランス６の１次側巻線に交流電圧が印加されると、２次側巻線には１次側巻線と２次側巻線の巻数比に比例した電圧が出力される。図２は電源回路の負荷が小さい場合の例として負荷電流がゼロとした場合の概念図である。位相制御用ダイオードブリッジ７に接続された負荷抵抗１６には全波整流された電圧波形ＶＤ１が発生しコンパレータ８のプラス端子に入力される。電源用ダイオードブリッジ１３のプラス端子とマイナス端子間には電圧波形ＶＤ１のほぼピーク電圧と等しい直流電圧ＶＤＤ１が発生する。負荷検出用の抵抗１７とコンデンサ１８の並列回路の両端に発生する電圧ＶＬ１は、電源回路の負荷電流をゼロとするとＶＬ１＝０となる。コンパレータ８のマイナス端子には、ＶＤＤ１−ＶＬ１＝ＶＤＤ１の電圧を分圧抵抗１１，１２で分圧した電圧ＶＲ１が入力される。その結果、コンパレータ８の出力波形はパルス幅Ｔ１のゼロクロス信号波形となる。
【００１９】
次に、電源回路の負荷が大きい場合を図３の概念図に示す。コンパレータ８の入力電圧を位相制御用ダイオードブリッジ７および電源用ダイオードブリッジ１３のマイナス端子側を基準に見ると、コンパレータ８のプラス端子には位相制御用ダイオードブリッジ７による全波整流波形でそのピーク付近の波形が歪むがゼロ電圧からの立ち上がり、ゼロ電圧への立下り付近の波形は電源回路の負荷がゼロの場合とほとんど変化がない波形ＶＤ２が印加される。マイナス側端子には電圧波形ＶＤ２のほぼピーク電圧と等しい直流電圧ＶＤＤ２から、負荷検出用の抵抗１７とコンデンサ１８の並列回路の両端に発生する電圧ＶＬ２を引いたもの分圧抵抗１１，１２で分圧した電圧ＶＲ２が印加される。負荷電流ゼロの場合と比較すると、プラス側端子の電圧は、ゼロクロス信号の発生に関係する領域においては負荷電流ゼロの場合と同等である。一方、ＶＤＤ２の電圧は負荷電流ゼロの場合のＶＤＤ１と比較すると電源回路の負荷が大きい分低くなるが、ＶＬ２は負荷が大きい分高くなる。従って、ＶＤＤ２−ＶＬ２を分圧抵抗１１，１２で分圧した電圧ＶＲ２は、ＶＬ２の大きさを調整する事により、負荷電流ゼロ時のＶＤＤ１を分圧抵抗１１，１２で分圧した値ＶＲ１と等しくする事ができる。つまり、マイナス側端子の電圧も負荷電流ゼロの場合と同等とすることが可能で、ＶＬ２は電源回路の負荷電流と抵抗１７の抵抗値で決まるため、負荷検出用の抵抗１７の値を適当に選ぶ事で対応することができる。その結果、コンパレータ８の出力波形であるゼロクロス信号波形をパルス幅Ｔ１とすることが可能である。
【００２０】
電源電圧が変動した場合の動作については、従来例と同様、コンパレータ８のプラス端子に入力される電圧波形である位相制御用ダイオードブリッジ７の出力電圧の変化に比例して、コンパレータ８のマイナス端子に入力される基準電圧である電源用ダイオードブリッジ１３の出力を分圧抵抗１１，１２で分圧した電圧も変化するためコンパレータ８の出力波形であるゼロクロス信号波形は一定に保つことができる。
【００２１】
以上のように、電源トランス６の２次側巻線に位相制御用ダイオードブリッジ７と電源用ダイオードブリッジ１３を接続し、それぞれのマイナス側端子を接続し、負荷検出用の抵抗１７とコンデンサ１８の並列回路を介して電源回路のグランドと接続する構成とし、位相制御用ダイオードブリッジ７の出力電圧と、電源用ダイオードブリッジ１３の出力を分圧抵抗１１，１２で分圧した電圧とをコンパレータ８で比較した出力をゼロクロス信号波形とすることで、電源電圧および電源回路の負荷変動に対しゼロクロス信号波形を一定に保つことができ、電源電圧変動および負荷変動により制御可能領域が変化することがない位相制御装置を構成できる。
【００２２】
なお、位相制御用ダイオードブリッジ７のマイナス端子側のダイオード２個を電源用ダイオードブリッジ１３のマイナス端子側ダイオードと共用することで、位相制御用ダイオードブリッジ７の代わりにプラス端子側のダイオード２個のみで構成することもできる。
【００２３】
【発明の効果】
本発明の位相制御装置によれば、電源回路用の電源トランスを共用し、電源電圧および負荷変動に対しゼロクロス信号波形を一定に保ち、電源電圧変動および負荷変動により制御可能領域が変化することがなく、かつ、負荷変動により交流モータの回転数が変動することがない位相制御装置を構成でき、また、位相制御専用に電源トランスを必要としないため、コストの低減、制御装置の実装スペースの低減が可能となる。
【図面の簡単な説明】
【図１】本発明の位相制御装置の回路構成図
【図２】本発明の位相制御装置の電源電圧波形とゼロクロス信号波形の概念図
【図３】従来の位相制御装置の回路構成図
【図４】従来の位相制御装置の電源電圧波形とゼロクロス信号波形およびトリガ信号の概念図
【図５】従来の位相制御装置の電源回路の負荷変動に対するゼロクロス信号波形の概念図
【符号の説明】
１ 交流電源
２ 交流モータ
３ スイッチング素子
５ 制御装置
６ 電源トランス
７ 位相制御用ダイオードブリッジ
８ コンパレータ
１１、１２ 分圧抵抗
１３ 電源用ダイオードブリッジ
１４ コンデンサ
１６ 負荷抵抗
１７ 負荷検出用抵抗
１８ コンデンサ
Claims (1)
- 交流電源で動作する交流モータと、トリガ信号によりオンし且つ電流がゼロになるとオフするスイッチング素子を直列接続したモータ駆動回路と、前記スイッチング素子をオンさせるトリガ信号を出力する制御装置と、前記交流電源を降圧する電源トランスと、その２次側電圧を整流平滑する電源用ダイオードブリッジとコンデンサで構成され前記制御装置に電源を供給する電源回路とを備え、さらに、前記電源トランスの２次側電圧を全波整流する位相制御用ダイオードブリッジを設け、そのマイナス側端子を前記電源用ダイオードブリッジのマイナス側端子と接続し、かつ、前記電源回路のグランドとは負荷検出抵抗とコンデンサの並列回路を介して接続し、前記位相制御用ダイオードブリッジのプラス側端子とマイナス側端子間に負荷抵抗接続し、そのプラス側端子の出力電圧と前記電源用ダイオードブリッジのプラス側端子の出力電圧を抵抗分圧した電圧とを比較するコンパレータを設け、前記制御装置は前記コンパレータの出力をゼロクロス信号とし、前記交流モータを位相制御するように前記スイッチング素子にトリガ信号を出力することを特徴とした位相制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003190131A JP3775400B2 (ja) | 2003-07-02 | 2003-07-02 | 位相制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003190131A JP3775400B2 (ja) | 2003-07-02 | 2003-07-02 | 位相制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005025502A true JP2005025502A (ja) | 2005-01-27 |
| JP3775400B2 JP3775400B2 (ja) | 2006-05-17 |
Family
ID=34188109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003190131A Expired - Fee Related JP3775400B2 (ja) | 2003-07-02 | 2003-07-02 | 位相制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3775400B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107302331A (zh) * | 2017-08-14 | 2017-10-27 | 高玉琴 | 电流触发式电动机节电器 |
-
2003
- 2003-07-02 JP JP2003190131A patent/JP3775400B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107302331A (zh) * | 2017-08-14 | 2017-10-27 | 高玉琴 | 电流触发式电动机节电器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3775400B2 (ja) | 2006-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9099925B2 (en) | Switching power supply with circuit to control turn on timing of switching element | |
| JP5167929B2 (ja) | スイッチング電源装置 | |
| JP4637694B2 (ja) | 力率補正回路及びその出力電圧制御方法 | |
| JPH07203685A (ja) | 力率補正回路 | |
| JP2001251888A (ja) | インバータ冷蔵庫の電流制限回路及びその制御方法 | |
| JP2007014196A (ja) | スイッチング電源における故障の検出方法と検出装置 | |
| JP2008312359A (ja) | スイッチング電源装置、並びにレギュレーション回路 | |
| JP2009011073A (ja) | スイッチング電源装置 | |
| JP6702010B2 (ja) | スイッチング電源装置 | |
| JP2010022121A (ja) | スイッチング電源装置、およびスイッチング電源用半導体装置 | |
| JP3706852B2 (ja) | スイッチング電源装置 | |
| JP2004040856A (ja) | スイッチング電源装置 | |
| JP4494763B2 (ja) | スイッチング信号変調回路 | |
| JP2004201385A (ja) | Ｄｃ／ｄｃコンバータ回路 | |
| JP3425403B2 (ja) | 半導体装置、および、この半導体装置を用いたスイッチング電源装置 | |
| JP2006006094A (ja) | 同期整流機能を有する可変周波数フライバックコンバータ | |
| JP2007295800A (ja) | 電源回路 | |
| JP2019009989A (ja) | 電源装置 | |
| JP3775400B2 (ja) | 位相制御装置 | |
| JP2000341957A (ja) | 電源装置 | |
| JP4603944B2 (ja) | 節電装置 | |
| JP2003023774A (ja) | 電源回路および電源回路の制御方法 | |
| JPH10127047A (ja) | スイッチング電源装置及び位相制御機器 | |
| JPH07288976A (ja) | 多出力コンバータ | |
| JP3293447B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Effective date: 20050708 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060213 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100303 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110303 |
|
| LAPS | Cancellation because of no payment of annual fees |