JPH0352516A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JPH0352516A JPH0352516A JP18504189A JP18504189A JPH0352516A JP H0352516 A JPH0352516 A JP H0352516A JP 18504189 A JP18504189 A JP 18504189A JP 18504189 A JP18504189 A JP 18504189A JP H0352516 A JPH0352516 A JP H0352516A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- load
- switching
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009499 grossing Methods 0.000 claims abstract description 19
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000004804 winding Methods 0.000 abstract description 9
- 238000003079 width control Methods 0.000 abstract description 7
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、各種電子機器に利用されるスイッチング電源
装電に関するものである. 従来の技術 コンバータトランスの出力側に整流平滑回路を介して接
続された241以上の負荷のうちの1個の負荷へ、その
出力電圧を供給・停止させるスイッチング回路は,第4
@および第5図に示すような1131構威のものがよく
使われている.第4図のスイッチング回路1は,スイッ
チ2をオン,オフすることによりドライブ回路3がトラ
ンジスタまたはサイリスタなどの半導体素子4をオン、
オフするように制御し、負荷5八の出力電圧の供給・停
止を行っていた. また,第5図のスイッチング回路6は,リレー7の接点
7aの出力側に接続される負荷8が容量性のときによく
用いられている回路である.つまり,リレー7のオン時
に過大な電流が流れるため、リレー7がオンするまでに
負荷8八のプリチャ−ジ回路9を設けた場合である.ス
イッチ10をオン,オフすることにより、ブリチャージ
回路9のトランジスタ1lがオン,オフされ,このトラ
ンジスタl1を介し,さらに,電圧検出回路12のツエ
ナダイオード13を介してトランジスタ14がオンオフ
されてリレー7をオン,オフさせ,リレー接点7aによ
り出力電圧の負荷8への供給・停止を行っていた. 発明が解決しようとする課題 しかし、このような上記従来のスイッチング回路の構成
では、第4図の半導体素子4がオンのときに,この半導
体素子4に電流が流れたとき半導体素子4の電圧降下の
大きさにしたがって負荷5への印加電圧も小さくなり、
電圧精度が要求される負荷に対しては使用できないとい
う問題があった. また、第5図のリレー接点7aにおいてはリレー7が通
電してリレー接点7aが閉じるとき、リレー接点7aが
溶着し易く,スイッチングの信頼性が著しく低下すると
いう問題があった.本発明は上記従来の問題を解決する
もので,半永久的に使用可能な半導体スイッチ素子を用
いてスイッチングにおける信頼性を確保し,負荷に印加
される電圧をこの半導体スイッチ素子の電圧降下の大き
さに関係なく一定に保つことのできるスイッチング電源
装電を提供することを目的とするものである. 課題を解決するための手段 上記課題を解決するために本発明のスイッチング電源装
竃は,入力側に制御回路を有するコンバータトランスの
出力側に整流平滑回路を介して2個以上の負荷を接続す
るとともに、上記整流平滑回路とIIIの負荷との間に
半導体スイッチ素子を用いたスイッチング回路を設け、
上記整流平滑回路の出力端と上記スイッチング回路の出
力端とがそれぞれ接続されて、上記スイッチング回路の
半導体スイッチ素子がオンのときには上記スイッチング
回路の負荷側の電圧が印加され、上記スイッチング回路
の半導体スイッチ素子がオフのときには上記スイッチン
グ回路の整流平滑回路側の電圧が印加されるように切換
えられる誤差検出回路を設け、上記誤差検出回路の出力
で入力側の上記制御回路を制御して上記コンバータトラ
ンスの入力電圧を制御するようにしたものである.作用 上記構或により,半導体スイッチ素子がオンのときには
,従来用いられていたリレーのように機械的接点でない
ために接点溶着などの問題は発生せず,スイッチングの
寿命も半永久的なものとなるとともに、誤差検出回路は
スイッチング回路の負荷側の電圧を検出し,このとき、
誤差検出回路の出力はコンバータトランス入力側の制御
回路を制御して,半導体スイッチ素子の電圧降下により
負荷にかかる電圧が低くならないようにコンバータトラ
ンスの入力電圧が制御されることになり,電圧精度が要
求される負荷に対しても使用可能となる. 実施例 以下、本発明の一実施例について図面を参照しながら説
明する. 第1図は本発明の一実施例を示すスイッチング電源装電
のブロック図である.第1図において,交流電源21の
両端には,入力側整流平滑回路22が接続され,入力側
整流平滑回路22の出力端の一端はトランス23の入力
巻線NPの一端に接続され,この入力巻線NPの他端に
はMOSFETなどのスイッチング素子24を介して入
力側整流平滑回路22の他端に接続されている.このス
イッチング素子24のゲートにはトランス23の制御巻
線NCに接統されたパルス幅制御回路25が接続されて
いる.また,トランス23の出力巻線NSには出力側整
流平滑回路26を介して,負荷27が接続されるととも
に.スイッチング回路28が接続され,さらに、スイッ
チング回路28を介して負荷29が接続されている.ま
た.このスイッチング回路28にはスイッチ30が接続
されている.また,負荷27.2111の両端には電圧
検出部切換回路を含む誤差検出回路31が接続され.そ
の出力はパルス幅制御回路25に接続されている. 第2図はスイッチング電源装電におけるスイッチング回
路および誤差検出回路の一例を示す回路図である.第2
図において、出力側整流平滑回路26の出力側の一端は
,スイッチング回路28の入力端である抵抗32,33
.34の一端に接続されるとともに,負荷27の一端に
接続されている.抵抗32の他端はサイリスタ35のア
ノードに接続されるとともに、コンデンサ36の一端に
接続され,また、このサイリスタ35のゲートはスイッ
チ30のb接点に接続されるとともに、抵抗37の一端
に接続される.抵抗33の他端はスイッチ30の共通接
点Cに接続され、また、抵抗34の他端はコンデンサ3
6の他端と半導体スイッチ素子としてのサイリスタ38
のアノードに接続され、スイッチング回路28の出力端
であるサイリスタ38のカソードはコンデンサ39の一
端と負荷29の一端に接続され,さらに,サイリスタ3
8のゲートはスイッチ30のa接点と抵抗40の一端に
接続されている.また、出力側整流平滑回路26の他端
はサイリスタ35のカソードと抵抗37,40の他端と
負荷27.29の他端に接続されている.さらに、出力
側整流平滑回路26の出力端は誤差検出回路3lの入力
端である可変抵抗41の一端とフォトダイオード42の
アノードと抵抗43の一端に接統され、また、スイッチ
ング回路28の出力端は誤差検出回路31の別の入力端
である可変抵抗44と抵抗45の一端に接続されている
.この可変抵抗44の他端は抵抗46の一端とダイオー
ド47を介してトランジスタ48のベースに接続されて
いる.また、抵抗45の他端は、抵抗49の一端とトラ
ンジスタ50のペースに接続され,このトランジスタ5
0のコレクタはダイオード51のアノードと可変抵抗4
1の他端と抵抗52の一端に接続され、ダイオード51
のカソードはトランジスタ48のベースに接続されてい
る.このトランジスタ48のコレクタはフォトダイオー
ド42のカソードに接続され,エミッタはツエナダイオ
ード53のカソードと抵抗43の他端に接続されている
.さらに出力側整流平滑回路26の他端はツェナダイオ
ード53のアノードと抵抗46,49,52の他端とト
ランジスタ50のエミッタに接続されている.上記構威
により,以下、その動作を説明する.トランス23の出
力巻線NSの電圧を出力側整流平?回路26で整流平滑
した電圧viが、負荷27に印加されている状態を第3
図(a)の電圧波形Aで示している.このとき、時間t
■でスイッチ30のb接点からa接点に切換えると,サ
イリスタ38がオンする.このサイリスタ38がオンし
て第3図(b)の電圧波形Bである電圧v3が負荷29
へ印加されることになる.さらに,この電圧v3を可変
抵抗44と抵抗46で分圧した第3図(c)の電圧波形
Cである電圧v1が抵抗46の両端に発生し,ダイオー
ド47を介してトランジスタ48をドライブするととも
に,また、抵抗49の両端に発生した第3図(d)の電
圧波形Dである電圧V.はトランジスタ50をドライブ
して抵抗52の両端を短絡し、可変抵抗41と抵抗52
で分圧した第3図(C)の電圧波形Eである電圧V.を
約Ovにする.したがって,誤差検出回路30は電圧v
3を電圧V,として検出し,電圧v1を電圧V.として
検出しているので電圧V■を検出しなくなるように切換
おることになる.誤差検出回路31から制御巻線NGに
接続されているパルス幅制御回路25へ信号が帰還され
、パルス幅制?回路25によって出力の電圧v3が一定
になるようにスイッチング素子24のオン時間が制御さ
れる.さらに、このとき,第3図(a)の電圧波形A′
に示すように.サイリスタ38がオンしている期間t3
において、電圧V■は、サイリスタ38の電圧降下分の
電圧値ΔVを加えた電圧となるように制御される. 第3図(a)の期間t■経過後の時間t,でスイッチ3
0のa接点からb接点に切換おるとサイリスタが35オ
ンし,サイリスタ38がオンしている間にコンデンサ3
6.39に蓄積された電荷がサイリスタ35を通ってサ
イリスタ38を逆バイアスする方向に放電し,サイリス
タ38はオフすることになる.サイリスタ38がオフす
ると第3図(b) (c) (d)の電圧波形B,C,
Dに示すように、電圧V,,V,およびv4が約Ovに
なり、トランジスタ50がオフし,電圧V■による可変
抵抗41と抵抗52で分圧した第3図(a)の電圧波形
E′である電圧V.が立上がり,ダイオード51を介し
てトランジスタ48をドライブし始め、誤差検出回路3
lは電圧v1を電圧vsとし?検出し、電圧v2を電圧
v3として検出しなくなるように切換おることになる.
誤差検出回路31がらパルス幅制御回路25へ信号が帰
還され,パルス幅制御回路25は出力電圧V■が第3図
(a)の電圧波形Aと同様の電圧波形A”で一定となる
ように制御する, なお、抵抗32を、サイリスタ35の保持電流以下の電
流がサイリスタ35に流れるように定数を設定すること
で、スイッチ30をそのb接点からa接点へ切換えたと
き、サイリスタ35をオフさせることができる. 発明の効果 以上のように本発明によれば、半永久的な寿命の保証さ
れた半導体スイッチ素子を用いたきわめて簡易な回路構
成で、電圧精度を要求された負荷に対しても半導体スイ
ッチ素子の電圧降下が解消された安定した出力電圧の供
給、停止を行うことができ、きわめて有用である.
装電に関するものである. 従来の技術 コンバータトランスの出力側に整流平滑回路を介して接
続された241以上の負荷のうちの1個の負荷へ、その
出力電圧を供給・停止させるスイッチング回路は,第4
@および第5図に示すような1131構威のものがよく
使われている.第4図のスイッチング回路1は,スイッ
チ2をオン,オフすることによりドライブ回路3がトラ
ンジスタまたはサイリスタなどの半導体素子4をオン、
オフするように制御し、負荷5八の出力電圧の供給・停
止を行っていた. また,第5図のスイッチング回路6は,リレー7の接点
7aの出力側に接続される負荷8が容量性のときによく
用いられている回路である.つまり,リレー7のオン時
に過大な電流が流れるため、リレー7がオンするまでに
負荷8八のプリチャ−ジ回路9を設けた場合である.ス
イッチ10をオン,オフすることにより、ブリチャージ
回路9のトランジスタ1lがオン,オフされ,このトラ
ンジスタl1を介し,さらに,電圧検出回路12のツエ
ナダイオード13を介してトランジスタ14がオンオフ
されてリレー7をオン,オフさせ,リレー接点7aによ
り出力電圧の負荷8への供給・停止を行っていた. 発明が解決しようとする課題 しかし、このような上記従来のスイッチング回路の構成
では、第4図の半導体素子4がオンのときに,この半導
体素子4に電流が流れたとき半導体素子4の電圧降下の
大きさにしたがって負荷5への印加電圧も小さくなり、
電圧精度が要求される負荷に対しては使用できないとい
う問題があった. また、第5図のリレー接点7aにおいてはリレー7が通
電してリレー接点7aが閉じるとき、リレー接点7aが
溶着し易く,スイッチングの信頼性が著しく低下すると
いう問題があった.本発明は上記従来の問題を解決する
もので,半永久的に使用可能な半導体スイッチ素子を用
いてスイッチングにおける信頼性を確保し,負荷に印加
される電圧をこの半導体スイッチ素子の電圧降下の大き
さに関係なく一定に保つことのできるスイッチング電源
装電を提供することを目的とするものである. 課題を解決するための手段 上記課題を解決するために本発明のスイッチング電源装
竃は,入力側に制御回路を有するコンバータトランスの
出力側に整流平滑回路を介して2個以上の負荷を接続す
るとともに、上記整流平滑回路とIIIの負荷との間に
半導体スイッチ素子を用いたスイッチング回路を設け、
上記整流平滑回路の出力端と上記スイッチング回路の出
力端とがそれぞれ接続されて、上記スイッチング回路の
半導体スイッチ素子がオンのときには上記スイッチング
回路の負荷側の電圧が印加され、上記スイッチング回路
の半導体スイッチ素子がオフのときには上記スイッチン
グ回路の整流平滑回路側の電圧が印加されるように切換
えられる誤差検出回路を設け、上記誤差検出回路の出力
で入力側の上記制御回路を制御して上記コンバータトラ
ンスの入力電圧を制御するようにしたものである.作用 上記構或により,半導体スイッチ素子がオンのときには
,従来用いられていたリレーのように機械的接点でない
ために接点溶着などの問題は発生せず,スイッチングの
寿命も半永久的なものとなるとともに、誤差検出回路は
スイッチング回路の負荷側の電圧を検出し,このとき、
誤差検出回路の出力はコンバータトランス入力側の制御
回路を制御して,半導体スイッチ素子の電圧降下により
負荷にかかる電圧が低くならないようにコンバータトラ
ンスの入力電圧が制御されることになり,電圧精度が要
求される負荷に対しても使用可能となる. 実施例 以下、本発明の一実施例について図面を参照しながら説
明する. 第1図は本発明の一実施例を示すスイッチング電源装電
のブロック図である.第1図において,交流電源21の
両端には,入力側整流平滑回路22が接続され,入力側
整流平滑回路22の出力端の一端はトランス23の入力
巻線NPの一端に接続され,この入力巻線NPの他端に
はMOSFETなどのスイッチング素子24を介して入
力側整流平滑回路22の他端に接続されている.このス
イッチング素子24のゲートにはトランス23の制御巻
線NCに接統されたパルス幅制御回路25が接続されて
いる.また,トランス23の出力巻線NSには出力側整
流平滑回路26を介して,負荷27が接続されるととも
に.スイッチング回路28が接続され,さらに、スイッ
チング回路28を介して負荷29が接続されている.ま
た.このスイッチング回路28にはスイッチ30が接続
されている.また,負荷27.2111の両端には電圧
検出部切換回路を含む誤差検出回路31が接続され.そ
の出力はパルス幅制御回路25に接続されている. 第2図はスイッチング電源装電におけるスイッチング回
路および誤差検出回路の一例を示す回路図である.第2
図において、出力側整流平滑回路26の出力側の一端は
,スイッチング回路28の入力端である抵抗32,33
.34の一端に接続されるとともに,負荷27の一端に
接続されている.抵抗32の他端はサイリスタ35のア
ノードに接続されるとともに、コンデンサ36の一端に
接続され,また、このサイリスタ35のゲートはスイッ
チ30のb接点に接続されるとともに、抵抗37の一端
に接続される.抵抗33の他端はスイッチ30の共通接
点Cに接続され、また、抵抗34の他端はコンデンサ3
6の他端と半導体スイッチ素子としてのサイリスタ38
のアノードに接続され、スイッチング回路28の出力端
であるサイリスタ38のカソードはコンデンサ39の一
端と負荷29の一端に接続され,さらに,サイリスタ3
8のゲートはスイッチ30のa接点と抵抗40の一端に
接続されている.また、出力側整流平滑回路26の他端
はサイリスタ35のカソードと抵抗37,40の他端と
負荷27.29の他端に接続されている.さらに、出力
側整流平滑回路26の出力端は誤差検出回路3lの入力
端である可変抵抗41の一端とフォトダイオード42の
アノードと抵抗43の一端に接統され、また、スイッチ
ング回路28の出力端は誤差検出回路31の別の入力端
である可変抵抗44と抵抗45の一端に接続されている
.この可変抵抗44の他端は抵抗46の一端とダイオー
ド47を介してトランジスタ48のベースに接続されて
いる.また、抵抗45の他端は、抵抗49の一端とトラ
ンジスタ50のペースに接続され,このトランジスタ5
0のコレクタはダイオード51のアノードと可変抵抗4
1の他端と抵抗52の一端に接続され、ダイオード51
のカソードはトランジスタ48のベースに接続されてい
る.このトランジスタ48のコレクタはフォトダイオー
ド42のカソードに接続され,エミッタはツエナダイオ
ード53のカソードと抵抗43の他端に接続されている
.さらに出力側整流平滑回路26の他端はツェナダイオ
ード53のアノードと抵抗46,49,52の他端とト
ランジスタ50のエミッタに接続されている.上記構威
により,以下、その動作を説明する.トランス23の出
力巻線NSの電圧を出力側整流平?回路26で整流平滑
した電圧viが、負荷27に印加されている状態を第3
図(a)の電圧波形Aで示している.このとき、時間t
■でスイッチ30のb接点からa接点に切換えると,サ
イリスタ38がオンする.このサイリスタ38がオンし
て第3図(b)の電圧波形Bである電圧v3が負荷29
へ印加されることになる.さらに,この電圧v3を可変
抵抗44と抵抗46で分圧した第3図(c)の電圧波形
Cである電圧v1が抵抗46の両端に発生し,ダイオー
ド47を介してトランジスタ48をドライブするととも
に,また、抵抗49の両端に発生した第3図(d)の電
圧波形Dである電圧V.はトランジスタ50をドライブ
して抵抗52の両端を短絡し、可変抵抗41と抵抗52
で分圧した第3図(C)の電圧波形Eである電圧V.を
約Ovにする.したがって,誤差検出回路30は電圧v
3を電圧V,として検出し,電圧v1を電圧V.として
検出しているので電圧V■を検出しなくなるように切換
おることになる.誤差検出回路31から制御巻線NGに
接続されているパルス幅制御回路25へ信号が帰還され
、パルス幅制?回路25によって出力の電圧v3が一定
になるようにスイッチング素子24のオン時間が制御さ
れる.さらに、このとき,第3図(a)の電圧波形A′
に示すように.サイリスタ38がオンしている期間t3
において、電圧V■は、サイリスタ38の電圧降下分の
電圧値ΔVを加えた電圧となるように制御される. 第3図(a)の期間t■経過後の時間t,でスイッチ3
0のa接点からb接点に切換おるとサイリスタが35オ
ンし,サイリスタ38がオンしている間にコンデンサ3
6.39に蓄積された電荷がサイリスタ35を通ってサ
イリスタ38を逆バイアスする方向に放電し,サイリス
タ38はオフすることになる.サイリスタ38がオフす
ると第3図(b) (c) (d)の電圧波形B,C,
Dに示すように、電圧V,,V,およびv4が約Ovに
なり、トランジスタ50がオフし,電圧V■による可変
抵抗41と抵抗52で分圧した第3図(a)の電圧波形
E′である電圧V.が立上がり,ダイオード51を介し
てトランジスタ48をドライブし始め、誤差検出回路3
lは電圧v1を電圧vsとし?検出し、電圧v2を電圧
v3として検出しなくなるように切換おることになる.
誤差検出回路31がらパルス幅制御回路25へ信号が帰
還され,パルス幅制御回路25は出力電圧V■が第3図
(a)の電圧波形Aと同様の電圧波形A”で一定となる
ように制御する, なお、抵抗32を、サイリスタ35の保持電流以下の電
流がサイリスタ35に流れるように定数を設定すること
で、スイッチ30をそのb接点からa接点へ切換えたと
き、サイリスタ35をオフさせることができる. 発明の効果 以上のように本発明によれば、半永久的な寿命の保証さ
れた半導体スイッチ素子を用いたきわめて簡易な回路構
成で、電圧精度を要求された負荷に対しても半導体スイ
ッチ素子の電圧降下が解消された安定した出力電圧の供
給、停止を行うことができ、きわめて有用である.
Claims (1)
- 1、入力側に制御回路を有するコンバータトランスの出
力側に整流平滑回路を介して2個以上の負荷を接続する
とともに、上記整流平滑回路と1個の負荷との間に半導
体スイッチ素子を用いたスイッチング回路を設け、上記
整流平滑回路の出力端と上記スイッチング回路の出力端
とがそれぞれ接続されて、上記スイッチング回路の半導
体スイッチ素子がオンのときには上記スイッチング回路
の負荷側の電圧が印加され、上記スイッチング回路の半
導体スイッチ素子がオフのときには上記スイッチング回
路の整流平滑回路側の電圧が印加されるように切換えら
れる誤差検出回路を設け、上記誤差検出回路の出力で入
力側の上記制御回路を制御して上記コンバータトランス
の入力電圧を制御するようにしたスイッチング電源装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18504189A JPH0352516A (ja) | 1989-07-18 | 1989-07-18 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18504189A JPH0352516A (ja) | 1989-07-18 | 1989-07-18 | スイッチング電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0352516A true JPH0352516A (ja) | 1991-03-06 |
Family
ID=16163760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18504189A Pending JPH0352516A (ja) | 1989-07-18 | 1989-07-18 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0352516A (ja) |
-
1989
- 1989-07-18 JP JP18504189A patent/JPH0352516A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6381152B1 (en) | Method of driving semiconductor switching device in non-saturated state and power supply apparatus containing such a switching device | |
US4775803A (en) | Base drive circuit of transistor | |
JPH0352516A (ja) | スイッチング電源装置 | |
JP2803151B2 (ja) | 電源装置 | |
JPS61244271A (ja) | スイツチングレギユレ−タ | |
JPH06103987B2 (ja) | ピーク電流制御方式コンバータ | |
JPH1032982A (ja) | 突入電流防止回路 | |
JP2803164B2 (ja) | アブゾーバ回路 | |
JPH0362006B2 (ja) | ||
JP2773534B2 (ja) | 直流電源装置 | |
JP4202113B2 (ja) | スイッチング電源装置 | |
JPH10337017A (ja) | スイッチング電源装置 | |
JP2000134924A (ja) | 電源回路 | |
KR0134704Y1 (ko) | 전원공급장치의 출력전압 안정화 회로 | |
JPS61207172A (ja) | 多出力型定電流回路 | |
JPS5821356Y2 (ja) | 整流回路 | |
JPH0756631Y2 (ja) | スイッチングレギュレータ | |
JP3143934B2 (ja) | 圧電素子駆動用昇圧電源装置 | |
JP2840125B2 (ja) | 放電灯点灯装置 | |
JPS6027916A (ja) | 電源装置 | |
JPS6248263A (ja) | Dc−dcコンバ−タ | |
JPS60207450A (ja) | 電流制御装置 | |
JPH07194115A (ja) | 直流電源装置 | |
JPS631024B2 (ja) | ||
JPH06225530A (ja) | 複数のスイッチング電源装置を並列接続した直流電源装置 |