JPH02306764A - ファクシミリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、高速読取りができるファクシミリ装置に関す
る。

［従来の技術］ 従来例えば０３タイプのファクシミリ装置としては第４
図に示すものが知られている。すなわちパルスモータ１
によって原稿２を移動制御するとともに光源３によって
原稿２に光を照射し、その反射光を反射ミラー４、レン
ズ５を介してＣＯＤイメージラインセンサー６に受光さ
せるようにしている。イメージラインセンサー６はイメ
ージスキャナー駆動回路７によって駆動制御され、受光
した画像情報を１ライン毎に電気信号に変換するように
なっている。

イメージラインセンサー６からの電気信号は２値化回路
８で白、黒の２値化データに変換された後符号化復号化
回路９でファクシミリの符号化コードによって符号化さ
れ符号化データ蓄積部１０に一時記憶されるようになっ
ている。そして回線インターフェース１１の要求に応じ
てこの蓄積部１０から符号化データが回線インターフェ
ース１１に送出され回線の仕様に変換されて送信される
ようになっている。なお、前記モータ１はモータ駆動回
路１２によって制御されるようになっている。

そしてＣＰＵ　（中央処理装置）１３によって前記２値
化回路８、符号化復号化回路９、符号化データ蓄積部１
０、回線インター゛フェース１１及びモータ駆動回路１
２を制御するとともにタイマ回路１４を制御しファクシ
ミリ通信制御を行うようになっている。

この６３タイプのファクシミリ装置では伝送速度が９，
６００ｂｐｓと遅く、最小伝送時間１０■Ｓとした場合
、ノーマルモードでＡ４の原稿１枚を送信するのに約１
１秒かかることになる。従って原稿読取り部の能力とし
てもＡ４の原稿を約１１秒で読み取る能力があれば良い
ことになる。これは仮にモータ１の１ステツプの原稿搬
送量を１／７．７ｍｍとした場合、モータ１の回転速度
は約２００ＰＰＳとなる。この回転速度は通常のパルス
モータの自起動周波数以下である。

従って例えば原稿２の画情報が簡単なものから急に複雑
なものに変化した場合に伝送に時間がかかって２値化を
停止させなければならなくなってモータ１を急停止させ
てもモータ１が脱調することはない。逆に原稿２の画情
報が複雑なものから急に簡単なものに変化した場合も同
様で停止していた２値化を開始させなければならなくな
ってモータ１を急に最高速で回転させてもモータ１が脱
調することはない。

しかしこれは６３タイプのファクシミリ装置の場合であ
って、これが０４タイプのファクシミリ装置になると異
なる。すなわちＧ４では伝送速度が６４　Ｋ　ｂｐｓと
早く、また符号化方式もＭＭＲ方式で圧縮率が高く、例
えばＡ４の原稿１枚を２００ｄｐ１　ｘ　２００ｄｐｉ
のモードで約３秒で伝送することが可能である。従って
６４タイプでは原稿を搬送するパルスモータの速度を上
げる必要がある。このときのモータの速度は１ステツプ
の原稿搬送量を１／１６ｍ＋ｇとした場合約１．　５０
０　　ＰＰＳとなり、Ｇ３ファクシミリ装置の約７倍の
速度となる。この速度はパルスモータの自起動周波数頭
、　域を越えているためにモータを制御する場合、速度
を徐々に変化させるスローアップ制御及びスローダウン
制御を行わなければモータが脱調してしまう問題が発生
する。

このため６４タイプのように伝送を高速で行うものでは
パルスモータをスローアップ制御、スローダウン制御す
る必要があるが、しかしこのようにモータの速度を変化
させると読取り画像が乱れるという新たな問題が発生す
る。

この問題を解決するために従来は第５図に示すように、
原稿１頁分の２値化データを格納できるバッファメモリ
１５を設け、２値化回路８からの２値化データをバッフ
ァメモリ１５に一旦蓄えた後、符号化復号化回路９から
の要求によって２値化データをその符号化復号化回路９
へ渡すようにしている。

このようにすれば原稿２の画情報が途中で簡単なものか
ら複雑なものに変化してもパルスモータ１の速度を変化
させる必要がなく、従って原稿の搬送速度を一定にでき
るので画像が乱れることはない。

［発明が解決しようとする課２ｉ］ このように従来装置は０４タイプのように伝送速度の早
いタイプのファクシミリに対しては原稿１頁分の２値化
データを格納できるバッファメモリを使用して対処して
いた。

しかしこのように原稿１頁分の２値化データを格納でき
るバッファメモリを使用するものではメモリとしてかな
りの容量のメモリを使用しなければならない。例えばＡ
３の原稿１頁分のデータを格納できるものでは４００　
ｄｐｉｘ　４００　ｄｐｉで約４Ｍ／＜イトの容量が必
要となる。

このように従来装置ではかなり容量の大きなメモリを使
用しなければ高速伝送に対処できず、従ってメモリが大
型化するとともに経済性が悪い問題があった。

そこで本発明は、比較的小さい容量のメモリを使用して
高速伝送に対処することができ、メモリの小形化及びコ
スト低下を図ることができるファクシミリ装置を提供し
ようとするものである。

［課題を解決するための手段］ 本発明は、パルスモータ動作によって原稿とイメージセ
ンサ−を相対的に移動制御し、イメージセンサ−で原稿
を１ライン毎に読取って２値化回路により２値化データ
に変換し、その２値化データを符号化回路により符号化
してから回線を介して相手側に送信するファクシミリ装
置において、モータをスローアップ、スローダウン、定
速制御するモータ駆動回路と、２値化回路と符号化回路
との間に介挿され、モータがスローアップするときの読
取りライン数とスローダウンするときの読取りライン数
を加算したライン数よりも多く、かつ原稿全体の読取り
ライン数よりもかなり少ないライン数の２値化データを
格納する先入れ先出し式のラインメモリと、モータの定
速制御時ラインメモリの残り容量をチェックし、その残
り容量がモータがスローダウンするときの読取りライン
数程度に低下するとモータ駆動回路を制御してモータを
スローダウンして停止させるとともに、ラインメモリの
残り容量がモータがスローアップするときの読取りライ
ン数とスローダウンするときの読取りライン数を加算し
たライン数程度まで回復するとモータ駆動回路を制御し
てモータをスローアップして定速制御させる制御手段を
設けたものである。

［作用］ このような構成の本発明においては、モータが定速制御
されイメージセンサ−により原稿から一定速度でライン
毎の読み取りが行われる。そしてイメージセンサ−から
の電気信号が２値化回路で２値化されラインメモリに格
納される。ラインメモリの２値化データは先入れ、先出
しに基づいて順次読み出され符号化回路で符号化され回
線を介して送信される。そしてこの動作においてライン
メモリの残り容量がモータがスローダウンするときの読
取りライン数程度に低下するとモータがモータ駆動回路
によってスローダウン制御され、やがて停止される。す
なわち原稿の読取りが一時中断される。この状態ではラ
インメモリの２値化データのみが順次読み出されて符号
化され回線を介して送信される。

こうしてラインメモリの２値化データの格納量は次第に
減少するようになる。そしてラインメモリの残り容量が
モータがスローアップするときの読取りライン数とスロ
ーダウンするときの読取りライン数を加算したライン数
程度まで回復するとモータはモータ駆動回路によってス
ローアップ制御され、やがて定速制御されるようになる
。こうして原稿の読取りが再び開始されるようになる。

［実施例］ 以下、本発明の実施例を図面を参照して説明する。

第１図に示すように、パルスモータ２１によって原稿２
２を移動制御するとともに光源２３によって原稿２２に
光を照射し、その反射光を反射ミラー２４、レンズ２５
を介してＣＣＤイメージラインセンサー２６に受光させ
るようにしている。

前記イメージラインセンサー２６はイメージスキャナー
駆動回路２７によって駆動制御され、受光した画像情報
を１ライン毎に電気信号に変換するようになっている。

前記イメージラインセンサー２６からの電気信号は２値
化回路２８で白、黒の２値化データに変換された後、先
入れ先出しくＦＩＦＯ）タイプのラインメモリ２９に順
次格納されるようになっている。

そして前記ラインメモリ２９に格納された２値化データ
は順次読み出されて符号化復号化回路３０でファクシミ
リの符号化コードによって符号化され、符号化データ蓄
積部３１に一時記憶されるようになっている。

そして回線インターフェース３２の要求に応じて前記符
号化データ蓄積部３１から符号化データが前記面線イン
ターフェース３２に送出されそのインターフェースにお
いて回線の仕様に変換されて送信されるようになってい
る。

前記パルスモータ２１はモータ駆動回路３３によってス
ローアップ、スローダウン、定速の各駆動制御が行われ
るようになっている。

そして前記２値化回路２８、ラインメモリ２９、符号化
復号化回路３０、符号化データ蓄積部３１、回線インタ
ーフェース３２及びモータ駆動回路３３はタイマ回路３
４とともにＣＰＵ　（中央処理装置）３５によってパス
ライン３６を介して制御されるようになっている。

前記ラインメモリ２９は残り容量がモータ２１がスロー
ダウンするときの読取りライン数程度に低下すると、換
言すれば使用容量が予め設定されたＡ２以上になると信
号ａを前記ＣＰＵ３５に供給すると共に、残り容量がモ
ータ２１がスローアップするときの読取りライン数とス
ローダウンするときの読取りライン数を加算したライン
数程度まで回復す°ると、換言すれば使用容量が予め設
定されたＡ＋（＜Ａ２）以下になると信号すを前記ＣＰ
Ｕ３５に供給するようにしている。

前記ＣＰＵ３５は第２図に示す制御を行うようにプログ
ラムが設定されている。すなわち原稿２２が読取り可能
な状態にセットされると、モータ駆動回路３３を制御し
てパルスモータ２１をスローアップ制御し停止状態から
徐々に立ち上げる。

モしてモータ２１を一定速度まで速度を高める。

この状態で原稿２２が読取り位置まで搬送されると２値
化回路２８の動作を開始させる。こうして原稿２２がイ
メージラインセンサー２６によって１ライン毎に読み取
られ２値化回路２８で２値化データに変換された後ライ
ンメモリ２９に格納される。

前記ＣＰＵ３５は２値化終了信号の検出に待機し、２値
化終了信号を検出するとラインメモリ２９のデータ蓄積
量を検出する。

そしてデータ蓄積量がＡ２未満でかつ原稿２２がまだ読
取り位置にあれば原稿２２を定速で搬送しての読み取り
が継続される。

また原稿の画情報が複雑なために符号化復号化回路３０
で符号化されるデータ量が多くなり符号化データ蓄積部
３１に入力されるデータ量に対して回線インターフェー
ス３２から回線に送信されるデータ量が少なく、このた
め符号化データ蓄積部３１が満杯になると、ラインメモ
リ２９に格納される２値化データの量が増加するように
なる。

その結果ラインメモリ２９のデータ蓄積量がＡ２以上に
なるとモータ駆動回路３３を制御してパルスモータ２１
をスローダウン制御する。こうしてイメージセンサ−２
６での原稿読み取り速度が遅くなり、やがてモータ２１
が停止して読み取りが停止されるようになる。

例えば０４タイプにおいてパルスモータ２１が一定速か
らスローダウンして停止するまでに原稿２２が２０ライ
ン搬送されるものとし、また原稿の読み取りモードがＡ
３．４００　ｄｐｉ（１ラインー４，８６４ドツト）と
すると、Ａ２の値はラインメモリ２９の全容量ＭＦＵＬ
Ｌから４，８６４ドツトＸ　（２０＋ｎ）ラインの容量
を引いた値となる。

なお、ここでｎはラインメモリ２９のデータ蓄積量検出
が１ライン毎であればｎ−１となり、また３ライン毎で
あればｎ−３となる。これは前回のデータ蓄積量検出が
Ａ２未満で今回のデータ蓄積量検出がＡ２以上となった
場合、今回のデータの蓄積量が実際にはＡ２＋４，８６
４ドツト×（ｎ−１）ラインとなっている場合があるか
らである。

この状態でラインメモリ２９のデータ蓄積量がＡ１以下
に低下するまで待つ。ここでＡ１の値はラインメモリ２
９の全容量ＭＰＵＬＬからスローアップに必要な４，８
６４ドツトＸ、（２０＋　ｎ　）ラインの容量とスロー
ダウンに必要な４，８６４ドツトＸ　（２０＋ｎ）ライ
ンの容量を引いた値となる。

なお、この場合スローアップして定速になるまでに原稿
２２が２０ライン搬送されるものとしている。

そしてラインメモリ２９のデータ蓄積量がＡ。

以下に低下するとモータ駆動回路３３を制御してパルス
モータ２１をスローアップ制御しさらに定速制御して原
稿２２の搬送を再開して読み取りを再開させるようにし
ている。

こうして原稿２２が原稿読み取り位置から無くなると原
稿２２の排出を行い、パルスモータ２１をスローダウン
制御して停止させる。

このような構成の本実施例においては、原稿２２がセッ
トされるとパルスモータ２１がスローアップ制御されや
がて定速制御されるようになる。

そして原稿２２が読取り位置に到達するとイメージスキ
ャナー２６による読み取りが開始され２値化回路２８に
よる２値化が開始される。こうして２値化されたデータ
はラインメモリ２９に順次格納される。またラインメモ
リ２９に格納された２値化データは順次読み出されて符
号化復号化回路３０によって符号化され、その符号化デ
ータが符号化データ蓄積部３１に蓄積される。そしてデ
ータ蓄積部３１から回線インターフェース３２に符号化
データが読み出され回線を介して送信される。

そして２値化がｎライン行われる毎に２値化終了が検出
されラインメモリ２９のデータ蓄積量が検出される。ラ
インメモリ２９のデータ蓄積量がＡ２未満のときは原稿
２２が定速で搬送されてイメージセンサ−２６で１ライ
ン毎に読取られ２値化されてラインメモリ２９に格納さ
れる。そしてこのまま原稿２２の最後まで読み取りが終
了すると原稿が排出されモータ２１はスローダウン制御
されて停止される。

しかし原稿２２の画情報が複雑なために符号化復号化回
路３０で符号化されるデータ量が多くなり、符号化デー
タ蓄積部３１に入力されるデータ量に対して回線インタ
ーフェース３２から回線に送信されるデータ量が少なく
、このため符号化データ蓄積部３１が満杯となってライ
ンメモリ２９に格納される２値化データの量が増加する
ことがあると、原稿２２の読み取りの途中においてライ
ンメモリ２９のデータ蓄積量がＡ２以上となる場合が発
生する。しかしてこの場合にはパルスモータ２１をスロ
ーダウン制御して停止させ、その後ラインメモリ２９の
データ蓄積量がＡ、以下になるとパルスモータ２１をス
ローアップ制御して定速状態にし、原稿２２の読み取り
を再開させる。

以上におけるラインメモリ２９のデータ蓄積量と原稿搬
送スピードとの関係を示せば第３図に示すようになる。

そして本実施例で使用されるラインメモリ２９の容ｆｆ
ｉＭｐｕｔｔはモータ２１のスローアップ及びスローダ
ウン中における原稿の読み取りライン数をそれぞれ２０
ラインとし、また最大原稿読取り幅をへ３サイズで４，
８６４ドツトとすると、少なくともＭＦＵＬＬ−（２０
＋　２０）　Ｘ４゜８６４／８＋αで、略２４にバイト
＋αあれば良いことになる。従ってラインメモリ２９と
して６４にバイトの容量を持つメモリを使用しても従来
の１頁分の容量、すなわち約４Ｍバイトの容量に比べて
１／６０という非常に少ない容量で済ませることかでき
、メモリとして小容量のものを使用できる。従ってメモ
リの小形化及びコスト低下を図ることができる。

そして６４タイプのように高速伝送するファクシミリで
パルスモータ２１を高速動作させて原稿を読み取るもの
であってもモータ２１の制御は常にスローアップ制御し
て定速に移行させ、またスローダウン制御して停止させ
ているので、モータが脱調することはない。

［発明の効果］ 以上詳述したように本発明によれば、比較的小さい容量
のメモリを使用して高速伝送に対処することができ、メ
モリの小形化及びコスト低下を図ることができるファク
シミリ装置を提供できるものである。

【図面の簡単な説明】

第１図乃至第３図は本発明の実施例を示すもの切 で、第１′ｉＡはブロック図、第２図はＣＰＵによる要
部制御を示す流れ図、第３図はラインメモリ蓄積量と原
稿搬送スピードとの関係を示すグラフ、第４図及び第５
図は従来例を示すブロック図である。 ２１・・・パルスモータ、 ２２・・・原稿、 ２６・・・ＣＣＤイメージラインセンサー、２８・・・
２値化回路、 ２９・・・先入れ先出しタイプのラインメモリ３０・・
・符号化復号化回路、 ３２・・・回線インターフェース、 ３３・・・モータ駆動回路、 ３５・・・ＣＰＵ　（中央処理装置）。 出願人代理人　弁理士　鈴江武彦 第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. 　パルスモータ動作によって原稿とイメージセンサーを
   相対的に移動制御し、前記イメージセンサーで原稿を１
   ライン毎に読取って２値化回路により２値化データに変
   換し、その２値化データを符号化回路により符号化して
   から回線を介して相手側に送信するファクシミリ装置に
   おいて、前記モータをスローアップ、スローダウン、定
   速制御するモータ駆動回路と、前記２値化回路と符号化
   回路との間に介挿され、前記モータがスローアップする
   ときの読取りライン数とスローダウンするときの読取り
   ライン数を加算したライン数よりも多く、かつ原稿全体
   の読取りライン数よりもかなり少ないライン数の２値化
   データを格納する先入れ先出し式のラインメモリと、前
   記モータの定速制御時前記ラインメモリの残り容量をチ
   ェックし、その残り容量が前記モータがスローダウンす
   るときの読取りライン数程度に低下すると前記モータ駆
   動回路を制御して前記モータをスローダウンして停止さ
   せるとともに、前記ラインメモリの残り容量が前記モー
   タがスローアップするときの読取りライン数とスローダ
   ウンするときの読取りライン数を加算したライン数程度
   まで回復すると前記モータ駆動回路を制御して前記モー
   タをスローアップして定速制御させる制御手段を設けた
   ことを特徴とするファクシミリ装置。