JPH0230174A - 半導体チップ - Google Patents
半導体チップInfo
- Publication number
- JPH0230174A JPH0230174A JP18104988A JP18104988A JPH0230174A JP H0230174 A JPH0230174 A JP H0230174A JP 18104988 A JP18104988 A JP 18104988A JP 18104988 A JP18104988 A JP 18104988A JP H0230174 A JPH0230174 A JP H0230174A
- Authority
- JP
- Japan
- Prior art keywords
- voltage generation
- reference voltage
- semiconductor chip
- generation source
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 2
- 230000001568 sexual effect Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体チップに係り、特にECL(エミッタ結
合論理)ゲートアレイ半導体集積回路素子の基準電圧供
給回路に関する。
合論理)ゲートアレイ半導体集積回路素子の基準電圧供
給回路に関する。
従来、この種の半導体チップ上の基準電圧供給方式は、
等価な基準電圧発生源が同一半導体チップ上に複数存在
する場合において、これら基準電圧発生源の受け持ち領
域は方形を基本として、組み合せられていた。
等価な基準電圧発生源が同一半導体チップ上に複数存在
する場合において、これら基準電圧発生源の受け持ち領
域は方形を基本として、組み合せられていた。
第2図において、従来の領域区分法によシセル10を半
導体チップ20上にかたより無く配置した一例が示され
ており、基準電圧発生回路6の受けもつ領域8、および
基準電圧発生回路7の受けもつ領域9ともに、セル10
が配置される為、半導体チップ20上の温度分布は均一
になシ、基準電圧発生回路6、および7の両者で電力を
消費することになる。
導体チップ20上にかたより無く配置した一例が示され
ており、基準電圧発生回路6の受けもつ領域8、および
基準電圧発生回路7の受けもつ領域9ともに、セル10
が配置される為、半導体チップ20上の温度分布は均一
になシ、基準電圧発生回路6、および7の両者で電力を
消費することになる。
また第3図において、従来の領域区分法にエクセル15
を、基準電圧発生回路11の受けもつ領域13にのみ集
中して配置し、基準電圧発生回路12の受けもつ領域1
4には、いかなるセルの配置もしない。これによると、
2つの基準電圧源のうち一つの基準電圧源12は削除さ
れ、低消費電力化の目的は達成されるが、半導体チップ
20上の半分の領域に、全てのセル15が集中するため
、これらのセル15よシ発生する熱に起因する温度分布
の不均一により、半導体チップ20の機械的ひずみおよ
び破損のおそれがある。
を、基準電圧発生回路11の受けもつ領域13にのみ集
中して配置し、基準電圧発生回路12の受けもつ領域1
4には、いかなるセルの配置もしない。これによると、
2つの基準電圧源のうち一つの基準電圧源12は削除さ
れ、低消費電力化の目的は達成されるが、半導体チップ
20上の半分の領域に、全てのセル15が集中するため
、これらのセル15よシ発生する熱に起因する温度分布
の不均一により、半導体チップ20の機械的ひずみおよ
び破損のおそれがある。
前述した従来の基準電圧供給構造は、等価な基準電圧発
生源の受け持ち領域をすべて方形としているので、特に
消費電力低減の目的で使用するセルの配置をある特定の
基準電圧発生源の受け持ち領域に集中させ、他の特定の
基準電圧発生源の受け持ち領域にはいかなるセルの配置
をも禁止することにより、この受け持ち領域内にセルを
有しない基準電圧源を削除するという構造をとらざるを
得ない場合がしばしは有った。この構造によると、半導
体チップ上のかたよった領域に熱を発生するセルが集中
することになり、半導体チップ上の温度分布の極端な不
均一に起因する機械的なひずみが生じ、破損に至る可能
性があるという欠点がある。
生源の受け持ち領域をすべて方形としているので、特に
消費電力低減の目的で使用するセルの配置をある特定の
基準電圧発生源の受け持ち領域に集中させ、他の特定の
基準電圧発生源の受け持ち領域にはいかなるセルの配置
をも禁止することにより、この受け持ち領域内にセルを
有しない基準電圧源を削除するという構造をとらざるを
得ない場合がしばしは有った。この構造によると、半導
体チップ上のかたよった領域に熱を発生するセルが集中
することになり、半導体チップ上の温度分布の極端な不
均一に起因する機械的なひずみが生じ、破損に至る可能
性があるという欠点がある。
本発明の目的は、セルを集中させることなく分散させ、
しかも多数ある基準電圧発生源のうち所望の屯のを除く
ことができるようにした半導体チ、プを提供することに
ある。
しかも多数ある基準電圧発生源のうち所望の屯のを除く
ことができるようにした半導体チ、プを提供することに
ある。
本発明の半導体チップの構成は、基準電圧発生源の受け
持ち領域を互にくし型形状としたことを特徴とする。
持ち領域を互にくし型形状としたことを特徴とする。
次に本発明について図面を後照して説明する。
第1図は本発明の一実施例の半導体チップの平面図であ
る。同図において、基準電圧発生源1の受け持ち領域3
と、基準電圧発生源2の受け持ち領域4とが示されてい
る。ここで、セル5はすべて領域3にのみ存在し、領域
4にはひとつも配置されない為、実際には基準電圧発生
源2は削除され、基準圧発生源として電力を消費するの
は発生源1のみである。この時、半導体チップ20上に
おけるセル5の分布にがたよυは無く、温度分布の不均
一によるチップのひずみや破損等のおそれは無い。
る。同図において、基準電圧発生源1の受け持ち領域3
と、基準電圧発生源2の受け持ち領域4とが示されてい
る。ここで、セル5はすべて領域3にのみ存在し、領域
4にはひとつも配置されない為、実際には基準電圧発生
源2は削除され、基準圧発生源として電力を消費するの
は発生源1のみである。この時、半導体チップ20上に
おけるセル5の分布にがたよυは無く、温度分布の不均
一によるチップのひずみや破損等のおそれは無い。
本実施例の基準電圧供給構造は、複数の等価な基準電圧
発生源の受け持つ領域がそれぞれぐし型の形状を有し、
相互に入り組む様な形状になるようになっている。
発生源の受け持つ領域がそれぞれぐし型の形状を有し、
相互に入り組む様な形状になるようになっている。
以上説明したように、本発明は、半導体チップ上の温度
分布の不均一をまねくこと無く、基準電圧発生源の生成
される個数を最小限におさえ、消費電力の低減を達成出
来る効果がある。
分布の不均一をまねくこと無く、基準電圧発生源の生成
される個数を最小限におさえ、消費電力の低減を達成出
来る効果がある。
第1図は本発明の一実施例の半導体チップの平面図、第
2図は従来の領域区分法によりセルをチ、プ上に均一に
配置した一例を示す平面図、第3図は従来の領域区分法
によシセルを一方の基準電圧発生源の受けもち領域にの
み集中配置した一例を示す平面図である。 1.2,6,7,11.12・・・・・・基準電圧発生
源、3,4,8,9,13.14・・・・・・受け持ち
領域、5,10,15・・・・・・セル、20・・・・
・・半導体チ、ブ。 代理人 弁理士 内 原 晋
2図は従来の領域区分法によりセルをチ、プ上に均一に
配置した一例を示す平面図、第3図は従来の領域区分法
によシセルを一方の基準電圧発生源の受けもち領域にの
み集中配置した一例を示す平面図である。 1.2,6,7,11.12・・・・・・基準電圧発生
源、3,4,8,9,13.14・・・・・・受け持ち
領域、5,10,15・・・・・・セル、20・・・・
・・半導体チ、ブ。 代理人 弁理士 内 原 晋
Claims (1)
- 基準電圧発生源の受け持ち領域を互にくし型形状とした
ことを特徴とする半導体チップ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18104988A JPH0230174A (ja) | 1988-07-19 | 1988-07-19 | 半導体チップ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18104988A JPH0230174A (ja) | 1988-07-19 | 1988-07-19 | 半導体チップ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0230174A true JPH0230174A (ja) | 1990-01-31 |
Family
ID=16093883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18104988A Pending JPH0230174A (ja) | 1988-07-19 | 1988-07-19 | 半導体チップ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0230174A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5391900A (en) * | 1990-01-30 | 1995-02-21 | Hitachi, Ltd. | Integrated circuit having power trunk line and method for layout of power trunk line |
-
1988
- 1988-07-19 JP JP18104988A patent/JPH0230174A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5391900A (en) * | 1990-01-30 | 1995-02-21 | Hitachi, Ltd. | Integrated circuit having power trunk line and method for layout of power trunk line |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0342131A3 (en) | Gate array device having macro cells for forming master and slave cells of master-slave flip-flop circuit | |
EP0161734A3 (en) | Integrated circuit architecture and fabrication method therefor | |
KR950002050A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
JP2001176928A (ja) | 半導体装置 | |
JPH0230174A (ja) | 半導体チップ | |
CN214848645U (zh) | 一种栅线不均匀分布的电池片 | |
JPH01207946A (ja) | ゲートアレイ方式半導体集積回路 | |
JPH0974110A (ja) | 半導体装置 | |
JPH0360053A (ja) | 半導体集積回路装置 | |
JP2776627B2 (ja) | ゲートアレイ | |
JP2671537B2 (ja) | 半導体集積回路 | |
JPH03155669A (ja) | ゲートアレイ装置 | |
JPS5763847A (en) | Transistor circut | |
JPS60250647A (ja) | 半導体集積回路 | |
EP0950265A1 (en) | Uniform ballast resistance for a thermally balanced radio frequency power transistor | |
JPH0350767A (ja) | バイポーラcmosゲートアレイ半導体装置 | |
JPS57196556A (en) | Semiconductor integrated circuit device | |
JPH04246858A (ja) | ゲートアレイ方式の半導体集積回路装置 | |
JPH0383376A (ja) | ゲートアレイ | |
JPH01152642A (ja) | 半導体集積回路 | |
JPH01152643A (ja) | 半導体集積回路 | |
CA1116307A (en) | Semi-conductor structures | |
JPH05243533A (ja) | 半導体集積回路装置 | |
JPH02264477A (ja) | 半導体集積回路装置 | |
JPS6414791A (en) | Semiconductor storage device |