JPH02298034A - 半導体製造用のcvd装置 - Google Patents
半導体製造用のcvd装置Info
- Publication number
- JPH02298034A JPH02298034A JP11983289A JP11983289A JPH02298034A JP H02298034 A JPH02298034 A JP H02298034A JP 11983289 A JP11983289 A JP 11983289A JP 11983289 A JP11983289 A JP 11983289A JP H02298034 A JPH02298034 A JP H02298034A
- Authority
- JP
- Japan
- Prior art keywords
- valve
- wafer
- chamber
- wafer processing
- treatment chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000012495 reaction gas Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 4
- 235000012431 wafers Nutrition 0.000 claims description 57
- 238000002360 preparation method Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- 239000007789 gas Substances 0.000 abstract description 8
- 238000010926 purge Methods 0.000 abstract description 8
- 238000011282 treatment Methods 0.000 abstract 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- 239000007788 liquid Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 210000004709 eyebrow Anatomy 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000000376 reactant Substances 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はウェーハ処理室とウェーハ処理室を大気中に開
放せずにウェーハの取り入れ取り出しを行うための真空
予備室(ロードロック室)とを備え、ウェーハを一枚ず
つ処理する、所謂、枚葉・ロードロック方式の半導体製
造用のCVD装置。
放せずにウェーハの取り入れ取り出しを行うための真空
予備室(ロードロック室)とを備え、ウェーハを一枚ず
つ処理する、所謂、枚葉・ロードロック方式の半導体製
造用のCVD装置。
特にその排気系の構成に関する。
第2図は従来の枚葉・ロードロック方式の半導体製造用
のCVD装置の一例の系統図で、5はウェーハ処理室、
6はウェーハ処理室5を大気中に開放せずにウェーハの
取り入れ取り出しを行うための真空予備室(ロードロッ
ク室)であり、7及び8はそれぞれ前記室の排気系であ
る。真空予備室6内のウェーハをウェーハ処理室5へ移
送し、続いてバルブ3を開いて排気系7によりウェーハ
処理室5の真空排気を行う、続いてバルブ2を開いてN
8パージを行い、再びバルブ2を閉じ真空排気を行う、
その後、バルブ1を開きバルブ2を閉じて、SiH*、
八rl Nto等の反応ガス10をウェーハ処理室5の
排気系7で排気し、この間に、図外のマスフローコント
ローラにより流量のill 整ヲ行つ。
のCVD装置の一例の系統図で、5はウェーハ処理室、
6はウェーハ処理室5を大気中に開放せずにウェーハの
取り入れ取り出しを行うための真空予備室(ロードロッ
ク室)であり、7及び8はそれぞれ前記室の排気系であ
る。真空予備室6内のウェーハをウェーハ処理室5へ移
送し、続いてバルブ3を開いて排気系7によりウェーハ
処理室5の真空排気を行う、続いてバルブ2を開いてN
8パージを行い、再びバルブ2を閉じ真空排気を行う、
その後、バルブ1を開きバルブ2を閉じて、SiH*、
八rl Nto等の反応ガス10をウェーハ処理室5の
排気系7で排気し、この間に、図外のマスフローコント
ローラにより流量のill 整ヲ行つ。
この後にバルブ1を閉じバルブ2を開いて、反応ガス1
0をウェーハ処理室5へ導入し、膜形成を開始する。
0をウェーハ処理室5へ導入し、膜形成を開始する。
しかしながら、前述の半導体製造用のCVD装置におい
ては、ウェーハを真空予備室からウェーハ処理室へ移送
してから、い(つかステップのプロセスがあり、このた
め膜形成開始まで30〜40秒程度を必要としていた。
ては、ウェーハを真空予備室からウェーハ処理室へ移送
してから、い(つかステップのプロセスがあり、このた
め膜形成開始まで30〜40秒程度を必要としていた。
この間、ウェーハは加熱され、ウェーハの下地にアルミ
配線が形成されている場合には、この熱による熱歪と再
結晶とによって突起が生ずる、所謂、ヒロックの成長が
見られ、多層配線での配線間、眉間の絶縁膜の絶縁不良
の原因となっていた。
配線が形成されている場合には、この熱による熱歪と再
結晶とによって突起が生ずる、所謂、ヒロックの成長が
見られ、多層配線での配線間、眉間の絶縁膜の絶縁不良
の原因となっていた。
本発明の課題は、ウェーハが真空予備室からウェーハ処
理室に移送してから、膜形成開始までの時間を短縮した
半導体製造用のCVD装置を提供することにある。
理室に移送してから、膜形成開始までの時間を短縮した
半導体製造用のCVD装置を提供することにある。
前述の課題を解決するために、本発明の半導体製造用の
CVD装置においては、 ウェーハ処理室及び真空予備室の排気系とは別系統の排
気系を備え、 この排気系に、所定の流量の反応ガスを連続して流して
おき、ウェーハ処理室でのウェーハ処理の準備が完了次
第、この反応ガスをウェーハ処理室へ導入するようにす
る。
CVD装置においては、 ウェーハ処理室及び真空予備室の排気系とは別系統の排
気系を備え、 この排気系に、所定の流量の反応ガスを連続して流して
おき、ウェーハ処理室でのウェーハ処理の準備が完了次
第、この反応ガスをウェーハ処理室へ導入するようにす
る。
本発明の半導体製造用のCVD装置においては、ウェー
ハ処理室及び真空予備室の排気系とは別系統の排気系を
備え、この排気系はバルブを介して、ウェーハ処理室の
反応ガス及びパージ用N3ガス供給系のバルブの上流側
に、結合するようにする。
ハ処理室及び真空予備室の排気系とは別系統の排気系を
備え、この排気系はバルブを介して、ウェーハ処理室の
反応ガス及びパージ用N3ガス供給系のバルブの上流側
に、結合するようにする。
この排気系に連続して所定の流量の反応ガスを流してお
き、ウェーハのウェーハ処理室への移送、ウェーハ処理
室の真空排気、N8バージ、再度の真空排気が完了次第
、反応ガスをウェーハ処理室5に導入し、直ちに、膜形
成が開始するようにしている。従って従来の装置で最も
時間のかかった反応ガスのマスフローコントローラによ
る流量mWの時間が短縮され、従来、ウェーハをウェー
ハ処理室へ移送後30〜40秒程度を必要としていたも
のが、約10秒に短縮される。
き、ウェーハのウェーハ処理室への移送、ウェーハ処理
室の真空排気、N8バージ、再度の真空排気が完了次第
、反応ガスをウェーハ処理室5に導入し、直ちに、膜形
成が開始するようにしている。従って従来の装置で最も
時間のかかった反応ガスのマスフローコントローラによ
る流量mWの時間が短縮され、従来、ウェーハをウェー
ハ処理室へ移送後30〜40秒程度を必要としていたも
のが、約10秒に短縮される。
なお、別系統のN2ガス供給系をバルブを介して、前記
の反応ガス及びパージ用り供給系のバルブの下流側に結
合したことにより、ウェーハ処理室のN、パージと反応
ガスの流通を同時に行うことが可能となっている。
の反応ガス及びパージ用り供給系のバルブの下流側に結
合したことにより、ウェーハ処理室のN、パージと反応
ガスの流通を同時に行うことが可能となっている。
第1図は本発明の枚葉・ロードロック方式の半導体製造
用のCVD装置の一実施例の系統図で、5はウェーハ処
理室、6半導体ウェーハ処理室を大気中に開放しないで
ウェーハの取り入れ取り出しを行うための真空予備室(
ロードロック室)であり、7及び8はそれぞれ前記室の
排気系である。
用のCVD装置の一実施例の系統図で、5はウェーハ処
理室、6半導体ウェーハ処理室を大気中に開放しないで
ウェーハの取り入れ取り出しを行うための真空予備室(
ロードロック室)であり、7及び8はそれぞれ前記室の
排気系である。
9は本発明で新しく設けられた排気系である。真空予備
室6内のウェーハをウェーハ処理室5へ移送し、つづい
てでバルブ3を開いて排気系7によりウェーハ処理室5
の真空排気を行う、続いて新しく設けられたバルブ4を
開いてN、パージを行い、再びバルブ4を閉じ真空排気
を行う。この間パルプ2は閉じられており、本発明では
、バルブ1を開きSIL、^i s、o等の反応ガスを
排気系9で排気を行っている。この反応ガスの排気は連
続して行っており、常にマスフローコントローラにより
所定の流量に調整されている。従ってウェーハ処理室5
への移送、ウェーハ処理室5の真空排気、N、パージ再
度の真空排気が完了次第、バルブ1を閉じ、バルブ2を
開いて反応ガスをウェーハ処理室5に導入し、直ちに、
膜形成が開始される。これによって、従来、膜形成開始
まで30〜40秒程度を必要としていたものが、約10
秒に短縮される。
室6内のウェーハをウェーハ処理室5へ移送し、つづい
てでバルブ3を開いて排気系7によりウェーハ処理室5
の真空排気を行う、続いて新しく設けられたバルブ4を
開いてN、パージを行い、再びバルブ4を閉じ真空排気
を行う。この間パルプ2は閉じられており、本発明では
、バルブ1を開きSIL、^i s、o等の反応ガスを
排気系9で排気を行っている。この反応ガスの排気は連
続して行っており、常にマスフローコントローラにより
所定の流量に調整されている。従ってウェーハ処理室5
への移送、ウェーハ処理室5の真空排気、N、パージ再
度の真空排気が完了次第、バルブ1を閉じ、バルブ2を
開いて反応ガスをウェーハ処理室5に導入し、直ちに、
膜形成が開始される。これによって、従来、膜形成開始
まで30〜40秒程度を必要としていたものが、約10
秒に短縮される。
ウェーハは、通常、ウェーハ処理室へ移送してから、膜
形成開始までの間加熱され、従来、ウェーハの下地にア
ルミ配線が形成されている場合には、この熱による熱歪
と再結晶とによって突起が生ずる、所謂、ヒロックの成
長が見られ、多層配線での配線間、眉間の絶縁膜の絶縁
不良の原因となっていたが、前述の如く約10秒に短縮
され、この問題は完全になくなった。
形成開始までの間加熱され、従来、ウェーハの下地にア
ルミ配線が形成されている場合には、この熱による熱歪
と再結晶とによって突起が生ずる、所謂、ヒロックの成
長が見られ、多層配線での配線間、眉間の絶縁膜の絶縁
不良の原因となっていたが、前述の如く約10秒に短縮
され、この問題は完全になくなった。
本発明によれば、ウェーハをウェーハ処理室へ移送して
から膜形成開始までの時間が、従来30〜40秒程度か
ら約10秒に短縮されたため、この間の加熱によって、
ウェーハの下地にアルミ配線が形成されている場合にお
いて、この熱による熱歪と再結晶とによって突起が生ず
る、所謂、ヒロック成長による多層配線での配線間、眉
間の絶縁膜の絶縁不良が完全になくなった。
から膜形成開始までの時間が、従来30〜40秒程度か
ら約10秒に短縮されたため、この間の加熱によって、
ウェーハの下地にアルミ配線が形成されている場合にお
いて、この熱による熱歪と再結晶とによって突起が生ず
る、所謂、ヒロック成長による多層配線での配線間、眉
間の絶縁膜の絶縁不良が完全になくなった。
第1図は本発明の半導体製造用のCVD装置の一実施例
の系統図、第2図は従来の半導体製造用のCVD装置の
一例の系統図である。 5:ウェーハ処理室 6:真空予備室 7:排気系(ウェーハ処理室用) 8:排気系(真空予備室用) 9:排気系 第1図
の系統図、第2図は従来の半導体製造用のCVD装置の
一例の系統図である。 5:ウェーハ処理室 6:真空予備室 7:排気系(ウェーハ処理室用) 8:排気系(真空予備室用) 9:排気系 第1図
Claims (1)
- 【特許請求の範囲】 1)ウェーハ処理室と、ウェーハ処理室を大気中に開放
せずにウェーハの取り入れ取り出しを行うための真空予
備室とを備え、ウェーハを一枚ずつ処理する半導体製造
用のCVD装置において、ウェーハ処理室及び真空予備
室の排気系とは別系統の排気系を備え、 この排気系に、所定の流量の反応ガスを連続して流して
おき、ウェーハ処理室でのウェーハ処理の準備が完了次
第、この反応ガスをウェーハ処理室へ導入する ことを特徴とする半導体製造用のCVD装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11983289A JPH02298034A (ja) | 1989-05-12 | 1989-05-12 | 半導体製造用のcvd装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11983289A JPH02298034A (ja) | 1989-05-12 | 1989-05-12 | 半導体製造用のcvd装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02298034A true JPH02298034A (ja) | 1990-12-10 |
Family
ID=14771368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11983289A Pending JPH02298034A (ja) | 1989-05-12 | 1989-05-12 | 半導体製造用のcvd装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02298034A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05144733A (ja) * | 1991-11-20 | 1993-06-11 | Toshiba Corp | 薄膜製造装置 |
-
1989
- 1989-05-12 JP JP11983289A patent/JPH02298034A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05144733A (ja) * | 1991-11-20 | 1993-06-11 | Toshiba Corp | 薄膜製造装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3403181B2 (ja) | 熱処理装置及び熱処理方法 | |
JP3667038B2 (ja) | Cvd成膜方法 | |
US5980684A (en) | Processing apparatus for substrates | |
JPH02298034A (ja) | 半導体製造用のcvd装置 | |
JPH0517879Y2 (ja) | ||
JP2006032610A (ja) | 成膜装置 | |
JPH0355840A (ja) | 縦型処理装置における処理方法 | |
JP2001239144A (ja) | ロードロック式真空装置 | |
JP3374256B2 (ja) | 熱処理装置及びそのクリーニング方法 | |
JPH01189114A (ja) | 気相成長装置 | |
KR20000031490A (ko) | 웨이퍼의 알루미늄산화막 형성장치 및 형성방법 | |
JP5598407B2 (ja) | 成膜処理装置および成膜方法 | |
JPH03191063A (ja) | 連続式スパッタリング装置 | |
JP3058655B2 (ja) | ウェーハ拡散処理方法及びウェーハ熱処理方法 | |
JPH0355838A (ja) | 縦型処理装置 | |
JPH0669140A (ja) | Cvd装置 | |
JPH10256183A (ja) | 半導体装置の製造方法 | |
JPH11229141A (ja) | 基板搬送方法 | |
KR20230056077A (ko) | 기판 처리 장치 및 이를 이용한 기판 처리 방법 | |
JPH04345024A (ja) | 半導体装置の製造方法 | |
JP3008577B2 (ja) | 化学気相成長方法および装置 | |
JP2579166B2 (ja) | プラズマcvd装置および成膜方法 | |
JP3153138B2 (ja) | 半導体装置の製造方法 | |
JPH04251921A (ja) | マルチチャンバプロセス装置および半導体装置の製造方法 | |
KR20240018637A (ko) | 기판 처리 방법 및 기판 처리 장치 |