JPH02294757A - 入出力機器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は各種プリンタ，イメージスキャナ，デジタル
複写機等の入出力機器に関し，特に外部装置との入出力
を制御するためのパラレルインタフェースとシリアルイ
ンタフェースの各コネクタとインタフェース回路を備え
た入出力機器に関する。

〔従来の技術〕

例えばプリンタやイメージスキャナのような入出力機器
においては、オフィスコンピュータ，パーソナルコンピ
ュータ，ワードプロセッサ，データ処理装置，画像処理
装置等のいずれのホストシステム（外部装置）とも接続
可能にするために、ホストシステムと接続するためのパ
ラレルインタフェース（例えばセントロニクス）とシリ
アルインタフェース（例えばＲＳ−２３１Ｃ）の各コネ
クタとインタフェース回路を備えたものがある．このよ
うな入出力機器においては，そのパラレルインタフェー
ス及びシリアルインタフェースの各コネクタのいずれか
一方にホストシステムからのインタフェースケーブルが
接続されていれば、それに対応するインタフェース回路
を、あるいは両方のコネクタに各ホストシステムからの
インタフェースケーブルが接続されていれば、プリント
データを送信する側のホストシステムからのインタフェ
ースケーブルが接続されたコネクタに対応するインタフ
ェース回路を、例えば備え付けの操作パネル上でのキー
あるいはデイツプスイッチの操作によって選択的に設定
するようにしている．〔発明が解決しようとする課題〕 しかしながら，慣れない使用者はこのような設定作業を
マニュアル（説明書）を参照しながら行なわなければな
らないので、その設定作業に先立ってマニュアルを用意
しなければならず、また設定作業そのものが煩わしく手
間がかかるという不都合があった。

この発明は上記の点に鑑みてなされたものであり，この
ような従来の問題点を解消し、入出力機器におけるイン
タフェース回路の選択設定作業を不要にすることを目的
とする。

〔課題を解決するための手段〕

この発明は上記の目的を達成するため、外部装置との入
出力を制御するためのパラレルインタフェースとシリア
ルインタフェースの各コネクタとインタフェース回路を
備えた入出力機器において、上記パラレルインタフェー
ス及びシリアルインタフェースの各コネクタのいずれか
一方のみに外部装置からのインタフェースケーブルが接
続された時，その接続されたインタフェースの種別を判
別するインタフェース種別判別手段と，該手段の判別結
果に応じて外部装置との間でのデータの入出力制御に使
用するインタフェース回路として、パラレルインタフェ
ースあるいはシリアルインタフェースのいずれか一方の
インタフェース回路を自動的に選択して設定するインタ
フェース自動設定手段とを設けたものである． また、パラレルインタフェース及びシリアルインタフェ
ースの各コネクタの両方にそれぞれ外部装置からのイン
タフェースケーブルが接続されている時，常時はパラレ
ルインタフェース及びシリアルインタフェースのいずれ
のインタフェース回路も有効にしておき、インタフェー
スケーブルを介していずれか一方のインタフェース回路
がデータを入力した時他方のインタフェース回路を無効
にし、上記一方のインタフェース回路による上記外部装
置との間の通信が終了した後、他方のインタフェース回
路の無効を解除するインタフェース回路制御手段を設け
たものも堤供する。

〔作　用〕

このように構成された入出力機器によれば、パラレルイ
ンタフェース及びシリアルインタフェースの各コネクタ
のいずれか一方のみに外部装置からのインタフェースケ
ーブルが接続された時、インタフェース種別判別手段が
その接続されたインタフェースの種別を判別し，その判
別結果に応じてインタフェース自動設定手段がパラレル
インタフェースあるいはシリアルインタフェースのいず
れか一方のインタフェース回路を自動的に選択して設定
する。

また、パラレルインタフェース及びシリアルインタフェ
ースの各コネクタの両方にそれぞれ外部装置からのイン
タフェースケーブルが接続されている時，インタフェー
ス回路制御手段が、常時はパラレルインタフェース及び
シリアルインタフェースのいずれのインタフェース回路
も有効にしておき５インタフェースケーブルを介してい
ずれか一方のインタフェース回路がデータを入力した時
には他方のインタフェース回路を無効にし，上記一方の
インタフェース回路による上記外部装置との間の通信が
終了した後，他方のインタフェース回路の無効を解除す
る。

したがって、操作パネル上でのキー操作等によるインタ
フェース回路の選択設定作業が不要になる． 〔実　施　例〕 以下，この発明の実施例を添付図面に基づいて具体的に
説明する． 第４図は、この発明の一実施例を示すレーザプリンタの
外観斜視図である． このレーザプリンタは、ワードプロセッサ，パーソナル
コンピュータ，オフィスコンピュータ，データプロセッ
サ，ワークステーション，画像編集処理装置等のホスト
システム（外部装置）からの文字や画像等のプリント用
データを受け取って，ページ単位でビデオ（ビットマッ
プ）データを作成し、それをシート用紙や封筒等の各種
の用紙上にプリント出力するものである。

そして、このレーザプリンタ１は、上ユニット１Ａ及び
下ユニット１Ｂに分割可能であり，上ユニットＩＡのカ
バー３内及び下ユニットＩＢのカバー４内には、プリン
トを行なうための図示しない機構部やその機構部を制御
する制御部（プリンタコントローラ）等を収納している
。

その上ユニット１Ａのカバー３には、その前面に操作バ
ネル５を付設し、また右側面奥部にフォントカートリッ
ジ挿入口６及びエミュレーションカード挿入口７を設け
、さらに上部には排出された用紙をストツクする上部排
紙トレイ８を設けている。

なお、フォントカートリッジ挿入口６は，文字フォント
を格納したＲＡＭあるいはＲ　Ｏ　Ｍ等を有するフォン
トカートリッジを挿着するための挿入口であり，エミュ
レーションカード挿入口７は，接読するホストシステム
とこのプリンタとの間の整合を図るためのエミュレーシ
ョンプログラムを格納したＲＯＭを有するエミュレーシ
ョンカード（ＩＣカード）を挿着するための挿入口であ
る。

また、下ユニットＩＢの右側面には用紙をａ置保持する
給紙トレイ９を取外し自在に装着し、さらに前面左側に
は，プリントした用紙の俳紙方向としてプリンタの外部
左方向（矢示Ａ方向）及び上部排紙トレイ８へ向かう方
向のいずれかに切換えるための排紙切換ツマミ１０を備
えている．さらに，上ユニットＩＡの裏側面には、ホス
トインタフェース用のコネクタとして後述するセントロ
ニク入用とＲＳ−２３２Ｃ用の２種のコネクタ（挿入口
）を備えている． これらの上ユニット１Ａと下ユニット１Ｂとは背部でヒ
ンジ結合しており．手前側でロック機構によって互いに
固定保持され、カバー３の前面から突出したロツクレバ
ーツマミ１１を押上げることによってロック機構が解除
されて、上ユニット１Ａを下ユニット１Ｂに対して回動
して開いて，保守作業や部品交換を容易に行なうことが
できるようになっている。

第５図は、このレーザプリンタのプリンタコントローラ
の構成を示すブロック図である。

このプリンタコントローラ２０は，外部インタフェース
としてホストシステム２１及び２２と接続するためのそ
れぞれセントロニクス・インタフェース２３及びＲＳ−
２３２Ｃ・インタフェース２４と、内部インタフェース
としてフォントカートリッジ１６と接続するためのカー
トリッジインタフェース２５，ＩＣカード１７と接槙す
るためのＩＣ力一ドインタフェース２Ｂ．ｔＭ作パネル
５と接続するためのパネルインタフェース２７，及びＰ
Ｅユニット（プリンタエンジン）２８と接続するためエ
ンジンインタフェース２９とを備えている。

また、コントローラ部としてマイクロコンピュータ（以
下ｒＣＰＵＪと略称する）３０，ＲＯＭ３１，ＲＡＭ５
２と、データ制御部３３，アドレス制御部３４，ビデオ
制御部３５とを備えている。

なお，このプリンタコントローラ２０内の各部はアドレ
スバス，制御バス，データパスからなるバスライン３已
によって相互に接続されている。

ｃｐｕ３０は、マイクロプロセッサ，ＲＯＭ，ＲＡＭ及
びＩ／Ｏ等からなる汎用の１６ビット又は３２ビットの
マイクロコンピュータであり，このプリンタコントＯ−
ラ全体の統括制御を司る。

ＲＯＭ”ｌ　ｉはリードオンリメモリであり、ＣＰＵ３
０を動作させるための各種プログラム、常駐フォント等
を格納している． ＲＡＭ２；２は、大容量のランダムアクセスメモリであ
り、主としてホストシステム２１又は２２から転送され
てくる文字コード，制御コード等のデータを一時格納す
るインプットバツファ，そのインプットバツファ上のデ
ータによって作成されるページデータを格納するページ
バツファ、そのページバツファ上のデータとフォントデ
ータ等によってページ単位で作成されるビデオ（ビット
マップ）データを展開するビデオバツファ，ホストシス
テム２１又は２２からのダウンロードフォントあるいは
フォントカートリッジ１６からのフォントを格納するフ
ォントファイル、及びＣＰＵ３０が使用するシステムメ
モリ等に使用される。

データ制御部３３は，ページバツファのデータに基づき
、ビデオバツファにビデオデータを作成していく場合に
使用される． アドレス制御部３４は，ページバツファのデータに基づ
いてビデオバツファにビデオデータを作る場合のＤＭＡ
　（Ｄｉｒｅｃｔ　ＭｅｍｏｒｙＡｃｃｅｓｓ）アドレ
スを制御するＤ　Ｍ　Ａアドレス制御部と、ビデオバツ
ファに作られたビデオデータをビデオクロック（ＷＣＬ
Ｋ）に同期させて順次出力していくためのビデオアドレ
ス制御部等によって構成されている。

ビデオ制御部３５は、ビデオバツファに作られたビデオ
データが、ＣＰＵ３０の処理単位である例えば３２ビッ
トずつ読み出された時．そのパラレルビデオデータをシ
リアルビデオデータに変換してＰＥユニット２日に出力
する。

ＰＥユニット２８は、感光体ドラム上を画像に応じて光
学的に走査するレーザ書込ユニット，図示しない感光体
ドラムとその周囲の各プロセス機器から構成される画像
形成ユニット，並びにレジストローラ対等の各ローラ等
からなる用紙搬送部などからなる機構部と，その制御部
であるエンジンドライバとからなり、プリンタコントロ
ーラ２０からのコマンド及びビデオデータによって，エ
ンジンドライバが画像形成ユニット及び用紙搬送部のシ
ーケンス動作とレーザ書込ユニットへのビデオ変調信号
を制御してプリントを実行する．操作バネル５は第６図
に示すように，データインパツファ（ビデオバツファ上
にビデオデータ有り）を示す絵文字３７を含むＬＥＤの
点灯により表示される各絵文字等から構成さ九た表示パ
ネル（インジケータ）３８と、各種の操作キー（スイッ
チ）群３９とを備えている． ところで、第１図及び第２図に請求項１の発明の要部を
，第３図に請求項２の発明の要部を示す．これらの第１
図乃至第３図において．セントロニクス用のコネクタ２
３ａとセントロニクス・インタフェース回路（以下「イ
ンタフェース回路」と略称する）２３ｂとによって第５
図に示したセントロニクス・インタフェース２３を構成
し、またＲＳ−２３２Ｃ用のコネクタ２４ａとＲＳ−２
３２Ｇ・インタフェース回路（以下『インタフェース回
路」に略称する）２４ｂとによってＲＳ−２３２０・イ
ンタフェース２４を構成している。

ここで、この発明に関するＣＰＵ”５０及び各インタフ
ェース回路の動作を説明する． 第１図に示すように、コネクタ２３．にホストシステム
２１からのインタフェースケーブル４０がコネクタ４０
ａによって接続されると，インタフェース回路２３ｂは
検出信号八を出力し、それを受領したＣＰＵ２；Ｏはコ
マンドによりインタフェース回路２３ｂを選択して設定
すなわち有効（ホストシステムと通信可能にする）にし
、インタフェース回路２４ｂは無効にする． また，第２図に示すように、コネクタ２４ａにホストシ
ステム２２からのインタフェースケーブル４１がコネク
タ４　１　ａによって接続されると、インタフェース回
路２４ｂは検出信号百を出力し、それを受領したＣＰＵ
３０はコマンドによりインタフェース回路２４ｂを選択
して設定すなわち有効にし、インタフェース回路２Ｅ５
ｂは無効にする。

さらに，第３図に示すように，コネクタ２３ａ及び２４
ａの両方にそれぞれホストシステム２１及び２２からの
インタフェースケーブル４０及び４１が接続されると、
インタフェース回路２３ｂ及び２４ｂはそれぞれ検出信
号Ａ及びＢを出力する。

ＣＰＵ３０は、検出信号Ｋ及び百を入力することにより
、常時はコマンドによりインタフェース回路２３ｂ及び
２４ｂをいずれも有効（各インタフェース回路はそれぞ
れ割込み信号ＰＩＮＴ及びｒ丁Ｘτを出力可能にする）
にしておくが、例えばホストシステム２１からインタフ
ェースケーブル４０及びコネクタ４０ａ，２３ａを介し
てインタフェース回路２３ｂに先にデータが入力される
と．そのインタフェース回路２３ｂがＣＰＵ”ｌＯに割
込み信号ＰＩＮＴを出力すると共にホストシステム２１
からのデータも出力する。

ＣＰＵ３Ｑは、この割込み信号ＰＩＮＴを入力すると、
インタフェース回路２４ｂにデイセーブルにするための
コマンド（制御信号でもよい）を送出し、インタフェー
ス回路２４ｂを無効状態（デイセープル）にして、ホス
トシステム２２からのデータを受信してもＣＰＵ’；Ｏ
への割込み信号ＳＩＮＴ及びデータを出力しないように
する。

その後、インタフェース回路２”Ｓｂによるホストシス
テム２１との間の通信が終了すると、インタフェース回
路２３ｂが割込み信号ＰＩＮＴの出力を停止する． それによって、ＣＰＵ”５；０がインタフェース回路２
４ｂヘイネーブルにするためのコマンドを送出してイン
タフェース回路２４ｂを再び有効状態（イネーブル）に
する。

そして，今度はホストシステム２２からインタフェース
ケーブル４１及びコネクタ４１ａ．２４ａを介してイン
タフェース回路２４ｂに先にデータが入力されると，そ
のインタフェース回路２４ｂがＣＰＵ３０に割込み信号
ＳＩＮＴを出力すると共にホストシステム２２からのデ
ータも出力する。

ｃｐｕ：！ｉ０は，割込み信号ＳＩＮＴを入力すると、
インタフェース回路２３ｂにデイセーブルにするための
コマンドを送出し、インタフェース回路２３ｂを無効状
態（デイセープル）にして、ホストシステム２１からの
データを受信してもＣＰＵ３０への割込み信号ＰＩＮＴ
及びデータを出力しないようにする。

その後、インタフェース回路２４ｂによるホストシステ
ム２２との間の通信が終了すると，インタフェース回路
２４ｂが割込み信号『丁π了の出力を停止する． それによって、ｃｐｕ３０がインタフェース回路２３ｂ
へイネーブルにするためのコマンドを送出してインタフ
ェース回路２３ｂを再び有効状態（イネーブル）にする
． 次に、各検出信号Ｋ及び百を出力するための手段につい
て説明する． 第７図は，コントローラ２０（レーザプリンタ）と各ホ
ストシステムとの接続関係を示す接続図である．なお、
コマンド及びデータの信号ライン及びその送受信回路は
図示を省略している。

第７図において、セントロニクス用のコネクタ２５ａ，
４０ａ，４０ｂ及び２１．としては；３６ビンのものが
使用され、その各ピンの名称（信号名）は第１表に示す
とおりである。

また．ＲＳ−２３２Ｃ用のコネクタ２４ａ，４１ａ，４
１ｂ及び２２．としては２５ピンのものが使用され、そ
の各ビンの名称は第２表に示すとおりである。

インタフェースケーブル４０内の複数の信号ライン５０
は，第１表に示すピン番号１９〜３０に対応する１２本
のグランド（以下ｒＧＮＤＪと記す）ラインであり、そ
れらのＧＮＤライン５０の一端がコネクタ４０ｂ及び２
１ａを介してホストシステム２１内のＧＮＤに接地され
、他端がコネグタ４０ａ及び２′５ａを介して（コネク
タ２３ａでは１２本のＧＮＤライン５０を１本のＧＮＤ
ライン５１にまとめている）インタフェース回路２３ｂ
にＧＮＤライン５１として接続されている。

なお．ＧＮＤライン５１は１２本のＧＮＤラインのうち
１本のみでも勿論よい． そして、インタフェース回路２５ｂはバッファ５２及び
プルアップ抵抗Ｒ１を備え，そのバッファ５２の入力側
（プルアップ抵抗Ｒ１を介して電源電圧Ｖｃｃ（＋５Ｖ
）が印加されている）にコネクタ２１ａからのＧＮＤラ
イン５１を接、読すると共に、従来ＧＮＤへの接地に使
用していたＧＮＤライン５１ａ　（仮想線で示す）を削
除することにより，コネクタ２３ａにホストシステム２
１からのインタフェースケーブル４０が接続されている
か否かに応じた検出信号Ｎがバッファ５２から出力され
る。

すなわち、コネクタ２’５ａにホストシステム２１から
のインタフェースケーブル４０が接続されていない時に
は，電源電圧Ｖｃｃがプルアップ抵抗Ｒ１を介してバツ
ファ５２の入力側に入力されるので，バッファ５２から
出力される検出信号Ａはハイレベル゛Ｆｆ　　（＋５Ｖ
）になる。

また，コネクタ２３ａにホストシステム２１からのイン
タフェースケーブル４０が接続された時には，バツファ
５２の入力がＧＮＤライン５１及び５Ｑを介してホスト
システム２１側のＧＮＤに落ちるので、バツファ５２か
ら出力される検出信号Ｘはローレベル゛Ｌ−　　（ＯＶ
）になる。

一方、インタフェースケーブル４１内の信号ライン５３
は，第２表に示すピン番号１に対応する保安用接地（以
下ｒＦＧＮＤＪと記す）ラインであり，そのＦＧＮＤラ
イン５３の一端がコネクタ４１ｂ及び２２ａを介してホ
ストシステム２２内のＦＧＮＤに接地され，他端はコネ
クタ４１ａ及び２４ａを介してインタフェース回路２４
ｂに接続されている． そして．インタフェース回路２４ｂはバツファ５４及び
プルアップ抵抗Ｒ２を備え、そのバツファ５４の入力側
（プルアップ抵抗Ｒ２を介して電ａｔ圧Ｖｃｃ　（　＋
　５　Ｖ）が印加されている）にコネクタ２４ａからの
ＧＮＤライン５３を接続すると共に、従来ＦＧＮＤへの
接地に使用していたＦ　ＧＮＤライン５５ａ（仮想線で
示す）を削除することにより、コネクタ２４ａにホスト
システム２２からのインタフェースケーブル４１が接続
されているか否かに応じた検出信号Ｂがバツファ５４か
ら出力される。

すなわち，コネクタ２４ａにホストシステム２２からの
インタフェースケーブル４１が接読されていない時には
、電ｉｔ圧Ｖｃｃがプルアップ抵抗Ｒ２を介してバツフ
ァ５４の入力側に入力されるので，バツファ５４から出
力される検出信号Ｂはハイレベル゜Ｈ”　　（＋５Ｖ）
になる，また，コネクタ２４ａにホストシステム２２か
らのインタフェースケーブル４１が接続された時には、
バツファ５４の入力がＦＧＮＤライン５３を介してホス
トシステム２２側のＦＧＮＤに落ちるので、バツファ５
４から出力される検出信号Ｂはローレベル゛Ｌ−　　（
ＯＶ）になる。

第８図は．ＣＰＵ３（ｌによるこの発明に係わる処理の
具体例を示すフローチャートである。

まず、ステップ１でセントロニクス・インタフェース回
路２３ｂ及びＲＳ−２３２Ｇ・インタフェース回路２４
ｂからの各検出信号が入＝百二”Ｌ−か否かを判別する
。

そして、ＮＯならばステップ２でＡ＝　’Ｌ−Ｂ＝　”
Ｈ−か否かを判別し、Ｙｅｓならばステップ３でセント
ロニクス・インタフェース回路を選択して設定した後、
ステップ４で割込み信号Ｐ　Ｉ　ＮＴが゜Ｌ゜になるの
を待ち、割込み信号ＰＩＮＴが゜Ｌ゜になる（ホストシ
ステムからのデータ入力）と、ステップ５でデータイン
バツファの絵文字（第６図参照）を点灯させる。

その後，ステップ６で割込み信号ＰＩＮＴが゛Ｈ゜にな
る（ホストシステムからのデータ入力終了）と，ステッ
プ７でデータインバツファの絵文字を消灯させて処理を
終了する． また、ステップ２の判別においてＡ＝　”Ｉ，”百＝゜
Ｈ゜でなければステップ８へ進み、今度はλ＝　”Ｈ−
　．百＝゜Ｌ゜か否かを判別する．そして、Ｎｏならば
ステップ１に戻ってこの処理を繰り返し，またＹｅｓな
らばステップ９でＲＳ−２３２Ｃ・インタフェース回路
を選択して設定した後、ステップ１０で割込み信号ＳＩ
ＮＴが゜Ｌ゛になるのを待って、割込み信号ＳＩＮＴが
゛Ｌ゛になると、ステップ１１でデータインバッファの
絵文字を点灯させる。

その後、ステップ１２で割込み信号ＳＩＮＴが゛Ｈ゜に
なると、ステップ７でデータインバツファの絵文字を消
灯させて処理を終了する。

一方，ステップ１において検出信号がＡ．　＝　Ｂ　＝
−Ｌ”ならばステップ１３へ進んで割込み信号ＰＩＮＴ
が゛Ｌ゜か否かを判別し、Ｙｅｓならばステップ１４で
ＲＳ−２３２Ｃ・インタフェース回路へデイセープルに
するためのコマンドを送出し、ステップ１５でデータイ
ンバツファの絵文字を点灯させる。

その後、ステップ１６で割込み信号ＰＩＮＴが゛Ｈ゜に
なると、ステップ１７でＲＳ−２３２Ｃ・インタフェー
ス回路へイネーブルにするためのコマントを送出し、ス
テップ７でデータインバツファの絵文字を消灯させて処
理を終了する．また、ステップ１３の判別において割込
み信号ＰＩＮＴが゛Ｌ゜でなければステップ１８へ進み
，今度は割込み信号『丁ＮＴが゜Ｌ゜か否かを判別し、
ＮＯならばステップ１３へ戻ってこの処理を繰り返し，
Ｙｅｓならばステップ１９でセントロニクス・インタフ
ェース回路へデイセープルにするためのコマンドを送出
し、ステップ２０でデータインバソファの絵文字を点灯
させる。

その後，ステップ２１で割込み信号ＳＩＮＴが−Ｈ’に
なると、ステップ２２でセントロニクス・インタフェー
ス回路へイネーブルにするためのコマンドを送出し、ス
テップ７でデータインバツファの絵文字を消灯させて処
理を終了する．以上、この実施例においては、セントロ
ニクス用コネクタ及びＲＳ−２３２Ｃ用コネクタのいず
れか一方のみにホストシステムからのインタフェースケ
ーブルが接続された時には、対応するインタフェース回
路から検出信号が出力され、ＣＰＵはそれを受領するこ
とによって接続されたインタフェースの種別を判別し、
その判別結果に応じてホストシステムとの間でのデータ
入出力制御に使用するインタフェース回路としてセント
ロニクス・インタフェース回路及びＲＳ−２３２Ｃ・イ
ンタフェース回路のいずれかを自動的に選択して設定す
る． また、セントロニクス用コネクタ及びＲＳ−２３２Ｃ用
コネクタの両方にそれぞれホストシステムからのインタ
フェースケーブルが接続されている時には、ＣＰＵは常
時セントロニクス・インタフェース回路及びＲｓ−２３
２Ｃ・インタフェース回路のいずれも有効（割込み信号
を出力可能にする）にしておき，インタフェースケーブ
ルを介していずれか一方のインタフェース回路がデータ
を入力した時、他方のインタフェース回路をデイセープ
ルにするためのコマンドを与えることによって無効にし
、上記一方のインタフェース回路によるホストシステム
との間の通信が終了した時点で、他方のインタフェース
回路をイネーブルにするだめのコマンドによって無効を
解除する。

したがって、操作パネル上でのキー操作等によるインタ
フェース回路の選択設定作業が不要になり、その分プリ
ント作業等の能率が向上する。

なお、上記検出信号λ，百を使用せずに，割込み信号Ｐ
ＩＮＴ，ＳＩＮＴのみによってインタフェース回路を自
動的に選択設定することもできる．また、この実施例に
おいては、パラレルインタフェース及びシリアルインタ
フェースとして、それぞれセントロニクス・インタフェ
ース及びＲＳ−２３２Ｃ・インタフェースを使用したが
、この発明はその各インタフェースに限るものではない
．さらに、この発明はレーザプリンタに限らず．イメー
ジスキャナ，デジタル複写機，ファクシミリ装置等の各
種の入出力機器についても、オフィスコンピュータ，ワ
ードプロセッサ等の外部装置と接続するためのパラレル
インタフェースとシリアルインタフェースを備えたもの
に適用可能である． 〔発明の効果〕 以上説明したように、この発明によれば，操作パネル上
のキーやデイツプスイッチ等の操作等によるインタフェ
ース回路の選択設定作業が不要になる．

【図面の簡単な説明】

第１図乃至第３図はこの発明の要部を示すブロック図、 第４図はこの発明の一実施例を示すレーザプリンタの外
観斜視図、 第５図は同じくそのプリンタコントローラの構成を示す
ブロック図， 第６図は同じくその操作パネルの構成を示すレイアウト
図、 第７図は同じくそのプリンタコントローラとホストシス
テムとの接続関係を示す接続図，第８図はこの実施例の
ｃｐｕ５０によるこの発明に係わる処理のフロー図であ
る． １・・・レーザプリンタ ２０・・・プリンタコントローラ ２１，２２・・・ホストシステム（外部装置）２３・・
・セントロニクス・インタフェース２３ａ・・・セント
ロニクス用コネクタ２３ｂ・・・セントロニクス・イン
タフェース回路２４・・・ＲＳ−２３２Ｃ・インタフェ
ース２　４　ａ　−　Ｒ　Ｓ　−　２　３　２　Ｃ用コ
ネクタ２４ｂ・・・ＲＳ−２３２Ｇ・インタフェース回
路３０・・・マイクロコンピュータ（Ｃ　Ｐ　Ｕ）３日
・・・データインバツファを示す絵文字４０・・・セン
トロニクス用インタフェースケーブル４１・・・ＲＳ−
２３２Ｃ用インタフェースケーブル「一一 ゛一一−コ

Claims (1)

1. 【特許請求の範囲】 １　外部装置との入出力を制御するためのパラレルイン
   タフェースとシリアルインタフェースの各コネクタとイ
   ンタフェース回路を備えた入出力機器において、 前記パラレルインタフェース及びシリアルインタフェー
   スの各コネクタのいずれか一方のみに外部装置からのイ
   ンタフェースケーブルが接続された時、その接続された
   インタフェースの種別を判別するインタフェース種別判
   別手段と、該手段の判別結果に応じて前記外部装置との
   間でのデータの入出力制御に使用するインタフェース回
   路として、前記パラレルインタフェースあるいはシリア
   ルインタフェースのいずれか一方のインタフェース回路
   を自動的に選択して設定するインタフェース自動設定手
   段とを設けたことを特徴とする入出力機器。 ２　外部装置との入出力を制御するためのパラレルイン
   タフェースとシリアルインタフェースの各コネクタとイ
   ンタフェース回路を備えた入出力機器において。 前記パラレルインタフェース及びシリアルインタフェー
   スの各コネクタの両方にそれぞれ外部装置からのインタ
   フェースケーブルが接続されている時、常時は前記パラ
   レルインタフェース及びシリアルインタフェースのいず
   れのインタフェース回路も有効にしておき、前記インタ
   フェースケーブルを介していずれか一方のインタフェー
   ス回路がデータを入力した時他方のインタフェース回路
   を無効にし、前記一方のインタフェース回路による前記
   外部装置との間の通信が終了した後、前記他方のインタ
   フェース回路の無効を解除するインタフェース回路制御
   手段を設けたことを特徴とする入出力機器。