JPH0229088A - ビデオ画像用のハイブリッド符号器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、動き予測器およびインターイントラ画像決定
器を備えた、ビデオ画像の隣接する画素が部分ブロック
にまとめられる、ビデオ画像用のハイブリッド符号器に
関する。

従来の技術 この種のハイブリッド符号器は例えば、ＵＰＤＡＴＥＤ
　５ＰＥＣＩＦＩＣＡＴＩＯＮ　ＦＯＲＴＨＥ　ＦＬＥ
ＸＩＢＬＥＰＲＯＴＯＴＹＰＥ　ｎ　ｘ　３８４ｋｂｉ
ｔ／ｓ　ＶＩＤＥＯＣ０ＤＥＣ，ＣＣＩＴＴＳＧＸＶ、
　Ｗｏｒｋｉｎｇ　Ｐａｒｔｙ　ＸＶ／１＋５ｐｅｃｉ
ａｌｉｓｔｓ　Ｇｒｏｕｐｏｎ　Ｃｏｄｉｎｇｆｏｒ　
Ｖｉｓｕａｌ　Ｔｅ１ｅｐｈｏｎｙ、Ｄｏｃｕｍｅｎｔ
＃２４９，１９８７年７月から公知である。ハイブリッ
ド符号器により、ビデオデータ源から到来するビデオデ
ータを僅かの情報損失で比較釣部かなビットレートを有
する信号にコード変換することが可能になる。この過程
において２つの符号化原理−それ故にハイブリッド符号
器と呼ばれてい・る−が使用される：フレーム間符号化
原理とフレーム内符号化原理とである。

フレーム間符号化原理では、時間的に連続するビデオ画
像（ここではビデオ画像とはフレーム画像とフィールド
画像に対して使用される）間の相関が利用される。この
ために符号化すべきビデオ画像は予測値と比較されかつ
これら両方の信号間の信号差のみが符号化されかつ伝送
される。予測値が符号化すべきビデオデータと一致する
ことが多ければ多いほど、伝送すべき信号のビットレー
トは低くなる。フレーム内符号化原理ではビデオ画像の
本来の内容が伝送され、その際ビットレート低減は例え
ば適応形量子化回路によって実現される。

冒頭に述べた刊行物から更に、予測値を動き予測器によ
って形成することが公知で゛ある。動きのあるシーンを
有するビデオ画像では連続するビデオ画像は比較可能な
画像を有している。

２つの連続するビデオ画像の画像内容の若干の部分は全
く変化せず（例えば動きのない背景）、画像内容の別の
部分は先行の画像に対してその時の画像においてその位
置のみが変化しく例えば話し手の口の動き）かつ別の部
分は先行の画像に対して完全に新しい。動きの際にシフ
トされた画像部分の輝度も色内容も変化しなければ、こ
の画像部分がそれに続くビデオ画像において現れる箇所
はベクトルによって申し分なく特徴付けることができる
。この種のベクトルの符号化は画像部分全体の符号化に
比べて極めて僅かな符号化データしか必要としないので
、このようにしてビットレートを低減することができる
。

このために画像メモリにおいて実ビデオ画像に先行する
ビデオ画像がその都度記憶される。

ビデオ画像は画素のマトリク状配列に形成されている。

それぞれの画素は３つの数値によって表すことが可能で
ある。第１の数値は画素の輝度に対する尺度である（以
下ルミナンス値を表す）。画素の第２および第３の数値
は画素の色を表す（以下クロミナンス値と表す）。実ビ
デオ画像は部分画像に分割される。このためにビデオ信
号の隣接する画素が部分画像にまとめられる。この部分
ブロックは例えば８×８画素から成る大きさを有しかつ
ビデオ画像の平面部分を表す。領域探索回路を用いて画
像メモリに記憶されているビデオ画像から、実部分ブロ
ックの近傍にある複数の部分ブロックが選択される。こ
れら部分ブロックは実部分ブロックと比較される。実部
分ブロックから殆ど異なっていないかまたは理想的な場
合には実部分ブロックと同一である部分ブロックが予測
値として選択される。

動きベクトルおよび実部分ブロックと予測値として選択
された部分ブロックとの間の差を伝送することは、実部
分ブロックと選択された部分ブロックとの間の差異が僅
かであるときに限つて効果的である。所定の画像内容で
は場合によっては部分ブロック全体を伝送する方が有利
である。この理由からインタ（フレーム間符号化）−イ
ントラ（フレーム内符号化）決定器が、その都度実部分
ブロックをいずれの方法により最も有利に伝送できるか
を検査しかつ相応の信号路切換スイッチを操作する。

発明が解決しようとする問題点 必要な高い処理速度のために動き予測器およびインター
イントラ決定器は現在使用可能な素子を考慮して並列処
理形に構成されていなければならず、このために膨大な
回路コストがかかることになる。

本発明の課題は、冒頭に述べた形式の７１イゾリッド符
号器を、その構成が簡単化されるように構成することで
ある。

問題点を解決するための手段 この課題は、請求項１の上位概念に記載の７１イブリッ
ド符号器おいて、動き予測器およびインターイントラ決
定器が１つの共通の計算モジュールを有するようにして
解決される。　本発明のその他の有利な構成は、その他
の請求項に記載されている。

実施例 次に零発゛明を図示の実施例につき図面を用いて詳細に
説明する。

動き予測器およびインターイントラ画像決定器は、ビデ
オ画像を伝送するための図示されていないハイブリッド
符号器の部分である。動き予測器は、先行のビデオ画像
の部分ブロックから、選択のために存在する部分ブロッ
クのうちその時の部分ブロックの伝送のための予測値と
して最も好適であると認められる部分ブロックを突き止
める。インターイントラ画像決定器は、予測値として用
いられる選択された部分ブロックを用いて実部分ブロッ
クを伝送するために必要であるデータ量が、実部分ブロ
ックの伝送のために全体として必要であるデータ量より
僅かであるかどうかを決定する。

第１図に図示の動き予測器は、第１および第２の画像メ
モリｌ、２．計算モジュール３および最小値レジスタ４
から成っている。計算モジュール３は、減算器３１．絶
対値形成器３２および加算器３３から構成されている。

第１の画像メモリｌには実ビデオ画像が記憶されており
かつ第２の画像メモリ２にはその都度実ビデオ画像に先
行するビデオ画像が記憶されている；ビデオ画像の画素
は周知のようにそれらを表すルミナンスおよびクロミナ
ンスの形において２進値として記憶されている。実ビデ
オ画像の伝送すべき部分ブロックＴは図示されていない
評価回路を介して計算モジュール３の第１の入力側に供
給される。同様図示されていない領域探索回路を介して
第２の画像メモリに記憶されている先行するビデオ画像
の部分ブロックＴ′がその都度選択されかつ計算モジュ
ール３の第２の入力側に供給される。計算モジュールの
入力側はそれぞれ減算器３１の第１および第２の入力側
に接続されている。減算器３１ではその都度の部分ブロ
ックの位置の、その都度相互に相応するルミナンスない
しクロミナンス値の減算が行われる。この差値は絶対値
形成器に供給され、そこにおいてすべての負の差値が値
−１と乗算される。このようにして差値から差の絶対、
値が形成されて、加算器３３の入力側に供給される。加
算器３３において個々の画素の差絶対値が累算加算され
る。個々の絶対値のその都度の加算の開始の前に、加算
器の内容は制御パルスによって消去される。

加算器３３の出力値は最小値レジスタ４に供給される。

新たな実部分ブロックの選択によって同時に、最小値レ
ジスタの内容が記憶し得る最大の値にセットされる。論
理回路を用いて、最小値レジスタに供給されたその都度
の値は最小値レジスタ４に既に記憶されている値と比較
される。新たな値が既に記憶されている値より小さけれ
ば、新たな値が記憶され、新たな値の方が大きければ、
記憶された値は変更されない。新たな値が記憶される都
度、論理回路によって制御パルスが発生され、それは領
域探索回路に供給される。この制御パルスによって先行
するビデオ画像のその時丁度選択された部分ブロックに
対して形成された、動さベクトルに相応するアドレスが
図示されていないベクトルレジスタに記憶される。この
ようにしで選択のＩ；めに第２の画像メモリ２から取り
出される部分ブロックのうち、累算加算された差の絶対
値に関して実部分ブロックに最も類似し、ている部分ブ
ロックが探し出される。これｉ：より選択されたすべて
の部分ブロックを一巡した後、最適な動きベクトルがベ
クトルレジスタに格納されることになる。同時に、最小
値し・／゛スタこ存在する差の絶対値の合計は、予測値
として用いられる選択された部分ブロックを用し・て実
部分ブロックの伝送に対して必要とされろ伝送コードの
長さに対する尺度である。ごの値の計算は同時に既に、
インターイントラ画像決定の構成部分である。

第２図は１．第２の計算千ミ”；３・−）１．、３　／
によって形成さ４１でいるインター１：・ｌ・う画像決
定器を示している。第２の計算モジコール３′の構成は
、動き予測器において使用される第１の計算モジュール
３の構成とは異なっていない。それ故に第２の計算モジ
ュールは、減算器３１′、絶対値形、酸基３２′および
加算器３３′から構成されている。更にインターイント
ラ画像決定器は、画像ノ七り１．最小値レジスタ４．平
均値ｌ／ジスタ５、特性曲線決定器６およびレジスタ７
かも成り−いる。実ビデオ画像の部分画像Ｔは、動き予
測器の場合と同様、計算モジュール３′の第１の入力端
に供給される。計算モジコール３′の出力側は平均値レ
ジスタ５に接続されでいる。最・Ｊ＼値レジスタ４は既
述の動き予測器の最小値レジスタである。

最小値レジ゛スタ４８よび平均値レジスタ５の出力側は
特性曲線決定器６の入力端に供給される。特性曲線法′
だ器ｆｉは図示の実施例においでＦＲＯＭと（−′Ｃ形
成されている。そのアドレス入力側に供給さｉｌる、最
小値レジスタ４および平均値レジスタ５の出力値に依存
して、唯一のビットが信号出力側Ｓ１にて送出される。

このビットによって周知のように、イ〉・トう（７レー
ム内）画像符号化またはインク（フレーム間）画像符号
化のためのハイブリッド符号器の信号路切換スイッチが
相応に切換られる。

計算モジュール３′の出力側は更に、レジスタ７の入力
側Ｉこ導かれている。レジスタ７は、減算器：３１の第
２の入力側に加わる値がレジスタ７に一時記憶されてい
る値に比べて６４分の１に割り算されてなっているよう
に、計算モジュール３の第２の入力側に接続されている
。し・／゛スタフ別の入力側（ｌを套り、、　、ニーの
入力側を介して制御信号Ｓ２によっ王レジスタ７の内容
を零にセットすることができる。この制御信号は図示さ
れていない制御回路によって発生される。

実部分ブロック全体の伝送に対するコストの計算の際に
、実部分ブロックの平均値が計算されかつそれからその
時の部分ブロックと、その画素がすべて計算された平均
値を有している部分ブロックとの差値が検出されかつ累
算加算される。有利にはこの計算に対して、減算器：３
１′、絶対値形成器、３２　’　ｉｆよび加算器３３′
から形成される言１′１１モジュール３′を使用する。

−七ができる。、ごｔ、Ｔ）　７；−めにこの計算モジ
ュール３′によって第１の計算ステップにおいて実部分
ブロックの平均値が検出されかつ第２の計算ステップに
おいてり部分ブロックと平均値との間の差値が形成され
る。

部分プロ】・りの平均値の計算のためにまず、部分ブロ
ックの画素のすべてのルミナンス値ないしすべでのりし
・ミナンス値が累算加算さｆ−１なければならな・９・
。し、かし実部分ブロックはまず減算器３Ｍに供給され
るようになっているので、まず制衝色号Ｓ２によってし
・ジスタフの内容が零にセットされる。これにより減算
器３１／の第２の入力側１．は値零が生じる。このよう
にして画素の値は減算器３１’をその値を変えずに通過
する。というのはその時の部分ブロックのそれぞれの画
素から値零が減算されるからである。画素のすべての値
は正であるので、それらは絶対値形成器３２′を変化す
ることなく通過する。このようにして加算器３３′の出
力側に実部分ブロックのすべての個々の画素の累算加算
された値が現れる。この値はレジスタ７に転送されかつ
そこで６４で割算される。この場合６４という数は、１
つの部分ブロックの画素の数に相応しているので、この
ようｌ−シて部分ブロックの画素の算術平均値が形成さ
れる。６４による割算はこの実施例においては、レジス
タ７の出力側の固定配線によって実現される。

つまりこのレジスタ７の８つの最下位桁の出力側は開放
されている。９番目のビットの出力側は減算器３１′の
第１のビットの入力側に加えられ、１０番口のビットを
有する出力側は減算器３１’の第２のビットを有する入
力側に加えられ、以下同様な関係になっている。

このようにして第２の計算スデツプにおいて減算器の第
２の入力側に実部分ブロックの平均値が加わる。それか
ら減算器３１′は実部分ブロックと実部分ブロックの算
術平均値との差を計算する。これらの値から再び絶対値
が形成されかつ加算器３３′にむいて累算加算される。

この計算の結果は平均値メモリ５に格納される。最小値
メモリ４に記憶されているデータと平均値メモリ５に記
憶されているデータとに基づいて特性曲線決定器６は周
知のように、この場合動きベクトルの伝送または部分ブ
ロック全体の伝送のいずれが一層有利であるかを決定す
るイントラ画像値をこのように２つの連続ステップにお
いて計算することによって、部分ブロックの平均値の計
算に対する付加的な加算器を使用しないでもすむ。これ
により和尚の節約が行われる。というのはこの加算器も
高い飽理速度のため並列処理ユニットとして形成されて
いなければならないからである。このことは、イントラ
画像値計算に対して同様、動き予測器に対して使用され
る計算モジュー・ルと同じ計算上シ’　、：１．−ルを
使用することができるので、特ｌ；ユ有利である。これ
により計算モジュールに対する開発コストそれ自体が節
約され、他方においてこのことは計算モジュールが集積
回路として製造されるとき、経済的に有利である。２つ
の異なった集積回路に代わって、１つののみを設計し、
検査しかつ製造すればよい。いずれにせよ２つの異なっ
た集積回路を製造するより１つの集積回路を２倍の量製
造する方がコストの点で有利である。

第３図は本発明の特別有利な実施例を示している。第３
図は、唯一の計算モジュールを有する動き予測器とイン
ターイントラ画像決定器との組合せの構成を略示してい
る。第１図および第２図に対して機能が同じである構成
群は同じ参照番号が付されている。この実施例は、第１
の画像メモリｌ、第２の画像メモリ２．計算モジュール
３．最小値レジスタ４．平均値レジスタ５．特性曲線決
定器６．レジスタ７およびマルチプレクサ８から成って
いる。計算モジュールの第１の入力側は図示されていな
い制御回路を介して第１の画像メモリ１に接続されてい
る。計算モジュール３の出力側は、最小値メモリ４およ
び平均値レジスタ５０入力側に導かれている。図示され
ていない制御回路の制御命令によって計算〜モジュール
３の出力値は選択的に最小値レジスタ４または平均値レ
ジスタ５に記憶される。最小値レジスタおよび平均値レ
ジスタ５の出力値は特性曲線決定器６の入力側に導かれ
ている。計算モジュール３の出力側は更に、レジスタ７
の入力側に導かれ、でおり、このレジスタの出力側はマ
ルチプレクサ８の第２の入力側Ｂに導かれている。マル
チプレクサの第１の入力端Ａは図示されていない領域探
索回路を介して第２の画像メモリ２に接続されている。

マルチプレクサの出力側は計算モジュール３の第２の入
力側に接続されている。図示されていない制御回路の制
御パルスＳ３によって選択的に入力側Ａまたは入力側Ｂ
がマルチプレクサの出力側に接続される。

図示されていない制御回路によって発生された制御パル
スに応じて、図示の回路装置は選択的に動き予測器また
はインターイントラ画像決定器として動作する。制御パ
ルスＳ３によってマルチプレクサの入力側Ａがマルチプ
レクサ８の出力側に接続されると、この回路は第１図に
図示の動き予測器と完全に相応する。これに対して制御
信号Ｓ３によってマルチプレクサの入力側Ｂがマルチプ
レクサ８の出力側に接続されると、第３図に図示の回路
は第２図に基づいて説明したインターイントラ画像決定
器に完全に相応する。このようにして、図示の実施例を
言わば時間多重作動において選択的に動き予測器または
インターイントラ画像決定器として動作させることが可
能であり、その際唯−の計算モジュールしか必要としな
い。このことは、計算モジュール３は正にその複雑な構
成のために、開発コストおよびハイブリッド符号器全体
のコストの大部分を占めているから、特に有利である。

発明の効果 本発明によれば、動き予測器およびインターイントラ画
像決定器において１つの共通の計算モジュールを使用し
ているので、コストが著しく低減されるという利点が得
られる。

本発明の゛適応領域は例えば、テレビ電話装置に対する
ハイブリッド符号器である。

【図面の簡単な説明】

第１図は、動き予測器のブロック線図であり、第２図は
、インターイントラ画像決定器のブロック線図であり、
第３図は、動き予測器およびインターイントラ画像決定
器を組み合わせた実施例のブロック線図である。 １．２・・・ＦｆＩ像メモリ、３．３’・・・計算モジ
ュール、４・・・最小値レジスタ、５・・・平均値レジ
スタ、６・・・特性曲線決定器、７・・・レジスタ、８
・・・マルチプレクサ、３１．３１’・・・減算器、３
２３２′・・・絶対値形成器、３３．３３’・・・加算
器 Ｆｌ［］、１ １／３

Claims (1)

1. 【特許請求の範囲】 １、動き予測器およびインターイントラ画像決定定器を
   備えた、ビデオ画像の画素が部分ブロックにまとめられ
   る、ビデオ画像用のハイブリッド符号器において、 動き予測器およびインターイントラ画像決定器が１つの
   共通の計算モジュール（３、３′）を有することを特徴
   とするビデオ画像用のハイブリッド符号器。 ２、唯一の計算モジュール（３）は前以て決められた仕
   方において動き予測器およびインターイントラ画像決定
   器に付加接続可能である請求項１記載のビデオ画像用の
   ハイブリッド符号器。 ３、計算モジュール（３）は減算器（３１）を含んでお
   り、該減算器の出力側は絶対値形成器（３２）および加
   算器（３３）を介して出力可能であり、その際減算器（
   ３１）の第１の入力側に実部分ブロック（Ｔ）が供給可
   能である請求項１または請求項２記載のビデオ画像用の
   ハイブリッド符号器。 ４、減算器、（３）の第２の入力側はマルチプレクサ（
   ８）の出力側に接続されており、かつマルチプレクサ（
   ８）の第２の入力側（Ａ）は画像メモリ（２）に接続さ
   れており、該画像メモリに先行のビデオ画像の部分ブロ
   ック（Ｔ）が記憶されておりかつマルチプレクサの第２
   の入力側（Ｂ）はレジスタ（７）に接続されており、該
   レジスタの入力側は計算モジュール（３）の出力側に接
   続されている請求項２または３記載のビデオ画像用のハ
   イブリッド符号器。 ５、マルチプレクサ（８）の出力値またはレジスタ（７
   ）の内容は制御命令（Ｓ１）によって零に設定可能であ
   る請求項４記載のビデオ画像用のハイブリッド符号器。 ６、レジスタ（７）の出力値は前以て決められた係数だ
   けレジスタの入力値に対して低減可能である請求項４ま
   たは５記載のビデオ画像用のハイブリッド符号器。 ７、係数は部分ブロック（Ｔ）の画素の数の逆数に相応
   する請求項６記載のビデオ画像用のハイブリッド符号器
   。