JPH01265684A - 動き補償フレーム間予測符号化および復号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は動画像信号を圧縮符号化する動き補償フレーム
間予測符号化および復号化装置に関し、特に動ベクトル
発生回路に関するものである。

〔従来の技術〕

従来、この種の動き補償フレーム間予測符号化装置にお
ける動ベクトル検出は、入力画像信号をｍライン×ｎ画
素毎にブロック化し、各ブロック毎に前フレームの同一
ブロックを中心に（例えば水平±６画素、垂直±６ライ
ンの範囲で）ブロックマツチングにより幾つかのベクト
ルに対して評価を行ない、最適ベクトルを検出している
。各試行ベクトルの評価方法としては、ブロック単位で
動画像から予測誤差振幅あるいは予測誤差電力を計算し
、最小となるものを最適ベクトルとする方法などが一般
的に採用されている。従って、誤差を計算するために多
くの演算を必要としている。

また、演算量を削減するため、動ベクトル検出範囲内の
すべてのベクトルに対して試行せず、代表的なベクトル
のみを試行する方法、多段階的に最適ベクトルを試行す
る方法などがある。さらに、ブロック内のすべての画素
に対して誤差を求めず、１／４程度に間引くことも一般
的に行なわれている。

次に、演算量を削減した一例を第９図、第１０図を用い
て説明する。第９図において、Ｏは演算対象画素、×は
演算対象外画素である。また、第１０図において、○は
第１段階状行ベクトル、・は第２段階状行ベクトル、×
は第３段階状行ベクトル、Ｓは動ベクトル検出範囲であ
る。ブロックサイズを８ライン×８画素、演算対象画素
を第９図に示すように１６画素、動ベクトル検出範囲を
水平±６．垂直±６、試行ベクトル数を第１０図に示す
ように３段階検出で２５ベクトルとすると、画素対応の
誤差を求めるための演算量は４００回（２５ベクトル×
１６画素）となり、リアルタイムに処理する場合は６４
画素時間内に処理が完了する必要があり、１画素時間当
たり１回の演算を実行可能とすれば、７個の演算回路を
設け、並列処理する必要がある。

また、検出した動ベクトルは復号化装置へ伝える必要が
ある。

〔発明が解決しようとする課題〕

上述したように、動べ・クトルを検出するためには多く
の演算を必要とし、検出の簡略化を計らない場合にはさ
らに多くの演算回路を必要とし、装置が大型化してしま
う。

また、上述したように、各ブロック毎に発生する検出動
ベクトルは復号化装置へ伝送する必要があり、伝送速度
が低下（高圧縮を必要とする場合）するに従って、この
動ベクトルを伝送するための情報量は全体の情報量に対
して大きな割合を示すこととなり、全体の符号化効率を
低下させる可能性がある。

〔課題を解決するための手段〕

このような課題を解決するために本発明による動き補償
フレーム間予測符号化装置は、入力画像信号をｍライン
×ｎ画素毎にブロック化し、水平ブロックの奇数番ブロ
ックに対して前フレームの画像信号とのブロックマツチ
ングにより２ブロック時間を要して動ベクトルを検出す
る手段と、偶数番ブロックに対して前後の検出動ベクト
ルの値から予め定めた規則に従って動ベクトルを内挿す
る手段と、検出動ベクトルと内挿動ベクトルにより動き
補償フレーム間予測符号化する手段と、検出動ベクトル
と予測符号化データを伝送する手段とを有するようにし
たものである。

また、本発明による動き補償フレーム間予測復号化装置
は、予測符号化データと検出動ペクト・しを受信し、予
め定めた規則に従って前後の検出動ベクトルから内挿動
ベクトルを発生する手段と、受信した検出動ベクトルと
内挿動ベクトルにより動き補償フレーム間予測復号化す
る手段とを有するようにしたものである。

〔作用〕

本発明による動き補償フレーム間予測符号化および復号
化装置は、検出された前後の動ベクトルから内挿動ベク
トルを発生する。

〔実施例〕

第１図および第２図は本発明に係わる動き補償フレーム
間予測符号化および復号化装置の一実施例を示す系統図
である。第１図および第２図において、１はブロック化
回路、２は動ベクトル検出回路、３は遅延回路、４は動
ベクトル内挿回路、５は減算器５１と可変遅延回路５２
と制御回路５３と量子化回路５４と加算器５５とフレー
ムメモＩＪ５６とから成る動き補償フレーム間予測符号
化手段、６は多重化回路６１とバッファメモリ６２とか
ら成る伝送手段、７は出力端子、８は入力端子、９はバ
・ノファメモリ９１と分離回路９２とから成る伝送手段
、１０は遅延回路、１１は動ベクトル内挿回路、１２は
加算器１２１と可変遅延回路１２２とフレームメモリ１
２３とから成る動き補償フレーム間予測復号化手段、１
３は逆ブロツク化回路、１４は出力端子、１５は入力端
子である。

次に、このような構成の装置の動作について説明する。

第１図において、入力端子１５に入力画像信号（ＰＣＭ
）が入力し、ブロック化回路１でブロック化され、遅延
回路３および動ベクトル検出回路２に供給される。動ベ
クトル検出回路２では、前フレームの復号画像信号をフ
レームメモリ５６から受け、動ベクトルを検出し、検出
動ベクトル２ａを動ベクトル内挿回路４と多重化回路６
１に供給する。動ベクトル内挿回路４で偶数番ブロック
の動ベクトルが内挿され、検出動ベクトルと共に可変遅
延回路５２に供給される。可変遅延回路５２では、動ベ
クトル４ａの制御を受けてフレームメモリ５６からの前
フレームデータからフレーム間予測信号５２ａを発生し
、この信号５２ａは減算器５１と加算器５５に供給され
る。減算器５１の出力は量子化回路５４にて量子化され
、加算器５５の出力は復号信号としてフレームメモＩＪ
５６に記憶される。また、多重化回路６１は、量子化回
路５４の出力を伝送フレームフォーマットに従って多重
化し、バッファメモリ６２に供給する。バッファメモリ
６２はバッファリングし、多重化データを出力端子７に
供給するとともに、バッファメモリ６２の蓄積量情報を
制御回路５３に供給する。制御回路５３は量子化特性制
御信号５３ａを量子化回路５４に供給する。

第２図において、出力端子７からのデータは伝送路を介
して入力端子８に入力され、バッファメモリ９１にてバ
ッファリングされ、分離回路９２に供給される。分離回
路９２で伝送フレームフォーマットに従って予測符号化
データ９ａと検出動ベクトル９ｂが分離される。検出動
ベクトル９ｂは動ベクトル内挿回路１１で偶数番ブロッ
クの動ベクトルが内挿され、検出動ベクトルと共に可変
遅延回路１２２に供給される。可変遅延回路１２２では
動ベクトルｌｌａの制御を受けてフレームメモリ１２３
からの前フレームデータからフレーム間予測信号１２２
ａを発生し、この信号１２２ａは加算器１１に供給され
る。一方、予測符号化データ９ａは遅延回路１０を経て
加算器１２１に加えられ、復号信号１２１ａとして復号
される。

復号信号１２１ａはフレームメモリ１２３に記憶される
とともに、逆ブロツク化回路１３でブロック化されてい
る復号信号１２１ａを逆変換し、復号画像信号（ＰＣＭ
）を再生する。

次に、各部の詳細な説明をする。ブロック化回路１は動
ベクトル検出のためのブロックを構成するための回路で
あり、ｍライン×ｎ画素にブロック化する。例として、
ブロックマツチングのブロックが８ライン×８画素とす
ると、８ライン×８画素にブロック化される。

動ベクトル検出回路２はブロックマツチングにより動ベ
クトルを検出する回路であり、ブロック毎に、演算に必
要な現フレームの画素データと前フレームの検出範囲内
のデータを記憶するメモリをもち、試行ベクトルに応じ
て差分比較し、差分振幅絶対値のブロック内累積値を求
め、各試行ベクトルのうちブロック内累積値の最小とな
る動ベクトルを検出動ベクトルとして出力する。なお、
動ベクトル検出回路２はすべてのブロックに対して動ベ
クトル検出をせず、各ブロックラインのうち、奇数ブロ
ックのみに対して動ベクトル検出を実行する。従って、
動ベクトル検出に使える時間は２ブロック分与えられる
。

動ベクトル内挿回路４は第３図のように構成できる。第
３図において、遅延回路４１はブロック遅延を与える遅
延回路であり、その出力４１ａは論理回路４２に供給さ
れる。論理回路４２はリード・オンリー・メモリ　（Ｒ
ＯＭ）で構成できＺＲＯＭに必要な内挿論理が組み込ま
れる。第４図のタイムチャートに示されるように、論理
回路４２において、動ベクトル検出回路２で検出された
前後の動ベクトルから内挿動ベクトルを発生する。

第４図において、（ａ）は検出動ベクトルを示し、（′
ｂ）は検出動ベクトルを遅延させた信号、（Ｃ）は動ベ
クトルを示す。内挿動ベクトル発生の論理は例えば次に
示すような例がある。

前ブロツク動ベクトルをＶい後ブロック動ベクトルをＶ
ｌ、内挿動ベクトルをｖ２としたとき（ただし、Ｖ＝　
（ＶＸＩＶｙ））の内挿論理の第１の例を次に示す。

■ｖ＋＝　（０，Ｏ）またはＶ３＝　（０，０）ならば
、ｖｚ＝　（０，Ｏ）である。

■ＶｌとＶ、が第５図の異なる領域に発生したときＶ２
＝　（０，０）である。

■ｖ、とＶ、が第５図の同領域に発生したときｖ２＝（
ＶＩ＋Ｖ３）／２である。ただし、少数点以下は切り捨
てる。

なお、第５図において、５Ａ−３Ｄは領域を示す。

内挿論理の第２の例を次に示す。

■ｖ＋＝　（０，Ｏ）またはＶ３＝　（０，０）ならば
、ｖｚ＝　（０，Ｏ）である。

■第５図におけるベクトルの位相差θが４５度以内なら
ばｖ、＝　（ＶＩ＋Ｖ３）／２である。

ただし、少数点以下は切り捨てる。

■その他はｖ、＝　（０，０）である。

内挿論理の第３の例を次に示す。

■ｌ／、＝　（０，０）またはＶ３＝　（０，Ｏ）なら
ば、■、＝＝　（０，０）である。

■ｖ２として、■、とｖ３のうち、小さい動ベクトルを
選択する。ただし、両者の大きさが等しいときはＶ、を
選択する。

■その他はＶｚ”　（０，０）である。

内挿論理は上述例の他、ＲＯＭの作り方により種々考え
られる。

第１図において、遅延回路３は動ベクトルを検出し予測
信号５２ａを発生するまでの遅延時間を補償するための
ものである。

量子化回路５４は複数の量子化特性を有し、発生情報量
ＢＯＣに応じて量子化特性を切り換え発生情報量ＢＯＣ
を制御する機能をもつ。切換え制御は制御回路５３にお
いて実行される。

第２図において、動ベクトル内挿回路１１は符号化装置
の動ベクトル内挿回路４と全く同じ回路（第３図参照）
で構成され、内挿動ベクトルを発生する。遅延回路ｌＯ
は内挿動ベクトルを発生し、予測信号１２２ａを発生す
るまでの遅延時間を補償するためのものである。

次に、本発明による動き補償フレーム間予測符号化およ
び復号化装置の第２の実施例について説明する。この実
施例は第６図に示すように動ベクトル内挿回路の構成が
第１の実施例（第３図参照）と異なるものである。第６
図の動ベクトル内挿回路では、第８図に示すように、碁
盤目状のブロックが上下左右の検出動ベクトルから内挿
され、検出動ベクトルと共に可変遅延回路５２に供給さ
れる。このとき、動ベクトル検出回路２は、すべてのブ
ロックに対して動ベクトル検出をせず、第８図に示すよ
うに、碁盤目状の動ベクトル検出ブロックＳ１のみに対
して動ベクトル検出を実行する。従って、動ベクトル検
出に使える時間は２ブロック分である。なお第８図で、
Ｓ２は動ベクトル内挿ブロックである。

次に第６図の動ベクトル内挿回路について説明する。同
図において、遅延回路４１および遅延回路４４は（１ブ
ロツクラインー１ブロツク）の遅延を与える遅延回路、
遅延回路４３は２ブロツク遅延を与える遅延回路であり
、各動ベクトル成分毎に論理回路４２Ａ、４２Ｂに供給
される。論理回路４２Ａ、４２Ｂはリード・オンリー・
メモリ（ＲＯＭ）で構成でき、このＲＯＭには必要な内
挿論理が組み込まれる。第７図は第６図の動ベクトル内
挿回路の動作を説明するためのタイムチャートであり、
（ａ）は検出動ベクトル２ａを示し、（ｂ）は遅延回路
４１の出力４１ａ、（Ｃ）は遅延回路４３の出力４３　
ａ　、　（ｄｌは遅延回路４４の出力４４ａ、（ｅ）は
選択回路４５の選択信号ＳＥＬ、（ｆ）は動ベクトル４
ａを示し、第７図（ｆ）において、４６は検出動ベクト
ルを示す矢印、４７は内挿動ベクトルを示す矢印である
。第７図に示すように、動ベクトル検出回路２で検出さ
れた上下左右の動ベクトル２ａから、論理回路４５Ａで
ｖＸ＋論理回路４５Ｂでｖ、の内挿動ベクトルを発生す
る。検出動ベクトルと内挿動ベクトルは選択回路４５に
おいて選択信号ＳＥＬに基づいて切り換えられ、動き補
償フレーム間予測信号５２ａを発生するための動ベクト
ル４ａを発生する。

内挿動ベクトルの発生用ＲＯＭは、各成分（ｖｇ、ｖｙ
）毎に上下左右の４ベクトルを入力し、各ベクトルの大
きさをチエツクし、少なくとも３つのベクトルが予め定
められた距離内にないとき、零ベクトルを発生し、３つ
以上のベクトルが予め定めた距離内にあるとき、その平
均値のベクトルを内挿ベクトルとして発生する。例えば
許容する距離を３とすれば、各ベクトルが（０，２，４
゜６）のときは零ベクトル、各ベクトルが（２，４，５
，６）、（２，３，４，５）のときには内挿ベクトルと
して５．３をそれぞれ出力する。

第２の実施例における遅延回路３および可変遅延回路５
２以降の動作は第１の実施例と同様である。

以上本発明の２つの実施例を示したが、動き補償フレー
ム間予測符号化手段５、伝送手段６．９、動き補償フレ
ーム間予測復号化手段１２は本実施例に限定されるもの
ではなく、他の符号化処理を組み合わせた（例えば動き
補償フレーム間予測と直交変換、動き補償フレーム間予
測とベクトル量子化など）場合においても実現できる。

〔発明の効果〕

以上説明したように本発明は、動ベクトル検出を間引き
、間引かれたブロックの動ベクトルを内挿により発生さ
せることにより、■ブロック当たりの動ベクトル検出時
間を長（することができ、動ベクトル検出のための演算
回路を小型化することができる効果がある。また、伝送
する動ベクトルは検出動ベクトルのみでよいので、動ベ
クトルを伝送するための情報量を削減できる効果がある
。

【図面の簡単な説明】

第１図は本発明に係わる動き補償フレーム間予測符号化
装置の一実施例を示す系統図、第２図は動き補償フレー
ム間予測復号化装置の一実施例を示す系統図、第３図は
動ベクトル検出内挿回路の一実施例を示す系統図、第４
図は第３図の回路の動作を説明するためのタイムチャー
ト、第５図は内挿論理を説明するための説明図、第６図
は補償フレーム間予測符号化および復号化装置の第２の
実施例を示す系統図、第７図は第６図の動ベクトル内挿
回路の動作を説明するためのタイムチャート、第８図は
動ベクトル検出ブロックと動ベクトル内挿ブロックを示
す説明図、第９図は従来装置における演算対象画素と対
象外画素を示す説明図、第１０図は従来装置における３
段階検出を説明するための説明図である。 ■・・・ブロック化回路、２・・・動ベクトル検出回路
、３・・・遅延回路、４・・・動ベクトル内挿回路、５
・・・動き補償フレーム間予測符号化手段、６．９・・
・伝送手段、７．１４・・・出力端子、８．１５・・・
入力端子、ＩＯ・・・遅延回路、１１・・・動ベクトル
内挿回路、１２・・・動き補償フレーム間予測復号化手
段、１３・・・逆ブロツク化回路、５１・・・減算器、
５２・・・可変遅延回路、５３・・・制御回路、５４・
・・量子化回路、５５・・・加算器、５６・・・フレー
ムメモリ、６１・・・多重化回路、６２・・・バッファ
メモリ、９１・・・バッファメモリ、９２・・・分離回
路、１２１・・・加算器、１２２・・・可変遅延回路、
１２３・・・フレームメモリ。 特許出願人　　　日本電気株式会社

Claims (4)

【特許請求の範囲】
1. （１）入力画像信号をｍライン×ｎ画素毎にブロック化
   し、水平ブロックの奇数番ブロックに対して前フレーム
   の画像信号とのブロックマッチングにより２ブロック時
   間を要して動ベクトルを検出する手段と、偶数番ブロッ
   クに対して前後の前記検出動ベクトルの値から予め定め
   た規則に従って動ベクトルを内挿する手段と、前記検出
   動ベクトルと前記内挿動ベクトルにより動き補償フレー
   ム間予測符号化する手段と、前記検出動ベクトルと前記
   予測符号化データを伝送する手段とを有する動き補償フ
   レーム間予測符号化装置。
2. （２）入力画像信号をｍライン×ｎ画素毎にブロック化
   し、碁盤目状に動ベクトル検出ブロックを間引き、間引
   かれないブロックに対して前フレームの画像信号とのブ
   ロックマッチングにより２ブロック時間を要して動ベク
   トルを検出する手段と、前記動ベクトル検出間引きブロ
   ックに対して上下左右の前記検出動ベクトルの値から予
   め定めた規則に従って動ベクトルを内挿する手段と、前
   記検出動ベクトルと前記内挿動ベクトルにより動き補償
   フレーム間予測符号化する手段と、前記検出動ベクトル
   と前記予測符号化データを伝送する手段とを有する動き
   補償フレーム間予測符号化装置。
3. （３）予測符号化データと検出動ベクトルを受信し、予
   め定めた規則に従って前後の前記検出動ベクトルから内
   挿動ベクトルを発生する手段と、前記受信した検出動ベ
   クトルと前記内挿動ベクトルにより動き補償フレーム間
   予測復号化する手段とを有する動き補償フレーム間予測
   復号化装置。
4. （４）予測符号化データと検出動ベクトルを受信し、予
   め定めた規則に従って上下左右の前記検出動ベクトルか
   ら内挿動ベクトルを発生する手段と、前記受信した検出
   動ベクトルと前記内挿動ベクトルにより動き補償フレー
   ム間予測復号化する手段とを有する動き補償フレーム間
   予測復号化装置。