JPH02290380A - ビデオ信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する． Ａ．産業上の利用分野 Ｂ，発明の概要 Ｃ．従来の技術 Ｄ．発明が解決しようとする課題 Ｅ．課題を解決するための手段 Ｆ．作用 Ｇ，実施例 Ｇ−１．ビデオ信号処理系の全体構成（第１図）Ｇ−２
．誤り修整部の概略構成（第１図）Ｇ−３．誤り修整処
理の基本仕様 Ｇ−４．　１次元誤り修整処理（第２図、第３図）Ｇ−
５．可変長袖間処理の具体例（第４図Ａ，Ｂ）Ｇ−６．
　１次元置換処理（第２図） Ｇ−７．２次元誤り修整の基本原理 （第５図、第６図） Ｇ−８．ランキング制御回路（第７図）Ｇ−９．ランキ
ング制御の具体例（第８図Ａ．Ｂ．Ｃ）Ｇ−ｔｏ．　２
次元修整処理回路本体（第９図）Ｇ−１１．最適方向補
間、最適方向置換、任意方向補間、最近隣置換　　　（
第９図） Ｇ−１２，高精度及び低精度のテンボラル置換（第９図
〜第１２図） Ｇ−１３．繰り返し置換 （第９図、第１３図〜第１７図） Ｇ−１４．修整方向選択　　（第９図）Ｇ−１５．グレ
ーフラグ　　（第１８図）Ｇ−１６．加重平均処理　（
第１９図〜第２５図）Ｈ．発明の効果 Ａ．産業上の利用分野 本発明は、ビデオ信号処理回路に関し、特に、ビデオテ
ープレコーダ等からの再生ビデオ信号が入力され、この
入力ビデオ信号に対してエラー訂正処理を施した後にエ
ラー修整処理を施し、さらに加重平均処理を施して出力
するようなビデオ信号処理回路に関する． Ｂ．発明の概要 本発明は、ビデオテープレコーダ等からの再生ビデオ信
号が入力され、この入力ビデオ信号に対してエラー訂正
処理を施した後にエラー修整処理を施し、さらに加重平
均処理を施して出力するようなビデオ信号処理回路にお
いて、エラー訂正ができなかワたエラーサンプルデータ
を補間や置換等により誤り修整する際に、複数の誤り修
整方法あるいは修整アルゴリズムを予め用意しておき、
上記エラーサンプルデータの周辺及び／又は時間方向の
サンプルデータのエラーフラグの杖態に応じて上記複数
の誤り修整方法の一つを選択することにより、エラーパ
ターンに応じた修整を行わせ、広範囲のエラーレートに
対して良好な誤り修整を可能とする．この場合、エラー
パターンに応じた最適の修整を行わせるためには、例え
ば、エラーサンプルデータの周辺サンプルデータの加重
平均値を用いて補間処理する際に、この周辺サンプルデ
ータのエラーフラグに応じて使用するサンプルデータの
個数を可変とし、２次元的な誤り修整の際の修整方向の
ランク付けを行うようにし、このランク付けのために各
修整方向毎の修整誤差を求めるようにする．また、エラ
ーパターンに応じて、周辺サンプルデータを用いた補間
と、周辺サンプルデータを用いた置換と、時間方向のサ
ンプルデータを用いた置換とのいずれか１つを選択する
ようにする．さらに、時間方向の対応サンプルデータ間
の相関性に応じて置換処理を制御する．既に誤り修整さ
れたサンプルデータを用いることにより、エラーレート
が非常に悪い場合でも、有効な誤り修整が行える．積符
号を用いた誤り訂正が行ねれる場合には、一方の符号系
列で誤りとされても他方の符号系列で正しいとされたサ
ンプルデータに対してグレーフラグを立て、誤り修整さ
れたデータと元のデータとを比較して所定の閾値範囲内
にあれば、元のデータを正しいデータとして出力するこ
とにより、エラーレート改善が図れる．また、一のフィ
ールド信号から他のフィールド信号を形成する加重平均
手段に供給する複数ラインのサンプルデータの内、少な
くとも１ライン分のサンプルデータを誤り修整手段のラ
イン遅延素子から得るようにすることにより、ライン遅
延素子の個数を低減できる．このとき、先に１次元誤り
修整を施した後に２次元誤り修整を施すようにすること
で、加重平均処理データを、少なくとも１次元修整され
たデータとすることができる。また、この加重平均手段
の係数を、加重平均されるライン信号の少なくとも一部
が有効映像信号区間の外となるとき変化させることによ
り、画面の上下端部での悪影響を有効に防止できる． Ｃ．従来の技術 例えば、ビデオ信号のディジタルサンプルデータをディ
ジタルＶＴＲ　（ビデオテープレコーダ）にて記録再生
する際には、雑音や媒体の欠陥等によりいわゆるコード
エラー（符号誤り）が生ずる．このコードエラーにより
発生したエラーデータに対しては、エラー訂正（誤り訂
正）符号を用いたエラー訂正処理を施し、該エラー訂正
処理で訂正ができなかったエラーサンプルデータについ
ては、誤りの無い他のサンプルデータ（エラーフリーサ
ンプルデータ）を用いた補間処理や置換処理等の方法に
より、誤り修整（エラー修整）を行っている．また、Ｖ
ＴＲの異速度再生（記録時と異なる速度での再生）等に
伴うフィールドの偶数、奇数の順序の乱れを正常化する
ために、一のフィールド信号から少なくとも他のフィー
ルド信号を形成するような相加平均処理を行うことも多
い．ここで、例えばコンポーネントディジタルＶＴＲの
一フォーマットであるいわゆるＤ−１フォーマット（Ｃ
ＣＩＲ勧告６０１号の４：２：２フォ一マット）におい
ては、いわゆる外符号と内符号とを用いた積符号による
２次元的なエラー訂正を行っている．すなわち記録時に
は、ライン内シャフルされた１ラインにつき３６０バイ
トのサンプルデータを２次元（積符号）のエラー訂正符
号化回路に送っており、先ず３０バイト（３０サンプル
）毎にそれぞれ２バイトの外符号（アウタ訂正コード、
アウタパリティ）を付加し、この外符号付加後にセクタ
アレイシャフルを施し、このシャフル後の符号プロ・ン
クの横方向の１行６０個のサンプルデータ毎にそれぞれ
４バイトの内符号（インナ訂正コード、インナバリティ
）を付加して内符号ブロックとし、この内符号ブロック
の２つで生成される同期ブロック構造を記録単位として
磁気テープ上に記録するようにしている．再生時には、
これとは逆の処理が施され、上記同期ブロックから２つ
の内符号ブロックを取り出して上記内符号によるエラー
訂正を行い、上記セクタアレイシャフルの逆処理である
デシャフルを行った後、外符号ブロック（１列３２サン
プル）毎に２バイトの外符号を用いていわゆるイレージ
ャ（消失）訂正を行うようにしている。

さらに、この積符号によるエラー訂正ができなかったエ
ラーサンプルデータについては、補間や置換処理等によ
るエラー修整処理が施されるようになっている。このエ
ラー修整の種類としては、エラーサンプルデータの同一
ライン上で両側のサンプルデータを用いて補間（水平（
Ｈ）方向の補間）する方法、エラーサンプルデータの上
下ライン上の同じ位置のサンプルデータを用いて補間（
垂直（Ｖ）方向の補間）する方法、エラーサンプルデー
タの右下がりの対角線方向の近傍サンプルデータを用い
て補間（Ｄ一方向の補間）する方法、エラーサンプルデ
ータの右上がり（すなわち左下がり）の対角線上の近傍
サンプルデータを用いて補間（Ｄ．方向の補間）する方
法、時間的相関関係が高い前フレーム（あるいはフィー
ルド）のエラーフリーサンプルデータで置換する方法、
エラーサンプルデータの近傍サンプルデータで置換する
方法等が知られている． Ｄ．発明が解決しようとする課題 ところで、実際のエラー修整においては、広い範囲の訂
正不可エラーレート、例えばノーマル再生時の実質的に
０％から高速のテープシャトル時の略々１００％までに
亘って、機能することが望まれている． しかしながら、例えば修整精度の高いエラー修整方法は
、一般にエラーレートが低いときのみ有効に作用し、エ
ラーレートが高くなると修整がうまく行えなくなり、ま
た、高いエラーレートでも修整可能なエラー修整方法は
一般に修整精度が比較的悪いという難点があり、上述の
ような広範囲のエラーレートに亘って適切な、すなわち
適度な修整精度でのエラー修整が行えるような単一の修
整方法は無いのが現状である．そこで、例えばいくつか
のエラー修整方法を組み合わせ、これらを切り換えて使
用すること等が考えられるが、この切換操作を人間が手
動で行うのは面倒であり、また信頼性の点でも問題があ
る． また、ＶＴＲから再生されるサンプルデータのエラーレ
ートが非常に高いときは、補間処理や置換処理に用いる
サンプルデータがほとんどエラー状態となり、上記通常
の補間処理や置換処理を行うことができない場合がある
が、このような場合でも何らかのエラー修整を可能とす
ることが望まれている． さらに、エラー修整前のエラー訂正工程においてエラー
とされたサンプルデータの中にも、正しいサンプルデー
タが多く含まれてことがある。すなわち、例えば上記積
符号を用いたエラー訂正における上述のアウタイレージ
ャ訂正の際のイレージ中ポインタ数が外符号のパリティ
数を超えているとき、外符号を用いて外符号ブロックの
シンドロームを計算し、これらのシンドロームの全てが
”０″と判断される外符号ブロックについては、当核外
符号ブロックの全サンプルデータをエラーの無い正しい
データとし、エラー修整には回さない方法も考えられる
．しかしながら、内符号（インナパリティ）を使ったエ
ラー訂正／検出において、エラー検出能力はイレージャ
用ポインタとして使用するには十分な検出能力を期待で
きるか否かの点、また外符号（アウタバリティ）による
エラー検出は十分な信転性が有るが否かの点が問題であ
り、誤ってエラーデータを正しいデータとする危険性も
存在する。すなわち、このようなサンプルデータをエラ
ー無しとして取り扱うのは信輔性の点で問題であり、ま
たエラーとしてしまうことも無駄が多くなることになる
． またさらに、エラー修整処理後に、一のフィールド信号
から少なくとも他のフィールド信号を形成して、フィー
ルドの偶数、奇数の順序の乱れ等を正常化するような相
加平均処理を行う場合において、エラー修整処理、特に
２次元修整処理のためにいくつかの水平遅延素子が必要
とされ、また上記相加平均処理のためにい《つかの水平
遅延素子が必要とされるが、各処理専用の水平遅延素子
をそれぞれの処理回路で個別に用いるのは不経済である
． さらにまた、相加平均処理の際に、画面の上端部やＦ端
部では画面の内側と同様な処理を行うと画像が劣化し、
いわゆるフリッカや上下動等の悪影響の原因となる虞れ
がある。

本発明は、上述したような欠点を解決するビデオ信号処
理回路の提供を目的とする。

本発明の目的は、広いエラーレート範囲に亘って有効な
誤り修整が行い得るようなビデオ信号処理回路を提供す
ることである。

本発明の他の目的は、エラーレートが略々ｌＯＯ％程度
と非常に高い場合でも、可能な範囲で最良のエラー修整
が行えるようなビデオ信号処理回路を提供することであ
る。

本発明のまた他の目的は、ビデオサンプルデータのエラ
ーパターン等に応して自動的に最適なエラー修整方法（
修整アルゴリズム、修整ストラテジ）が選択されて、該
エラー修整が施されるようなビデオ信号処理回路を提供
することである．本発明のさらに他の目的は、ビデオサ
ンプルデータのエラー訂正を積符号を用いて行った後に
エラー修整を行うようなビデオ信号処理回路において、
積符号の一つの符号系列で誤り無しとされたサンプルデ
ータを正しいデータとして出力することによりエラーレ
ートを向上させると共に、エラーサンプルデータを誤っ
て正しいデータとするミスも未然に回避し得るようなビ
デオ信号処理回路を提供することである． 本発明のさらにまた他の目的は、フィールドの偶数、奇
数の順序の乱れを正常化するために、のフィールド信号
から少な《とも他のフィールド信号を形成するような相
加平均処理を、上記誤り修整処理の後で行う場合に、こ
れらの各処理で必要とされる水平遅延素子を共用し、水
平遅延素子の個数低減を図れるようなビデオ信号処理回
路を提供することである。

本発明のまたさらに他の目的は、上記相加平均処理を行
う際に、画面の上下端部での計算式（特に乗算係数）を
内側部分での計算式と異ならせ、画面の上下端部での悪
影響を防止し得るようなビデオ信号処理回路を提供する
ことである。

Ｅ．課題を解決するための手段 本発明に係るビデオ信号処理回路は、上記課題を解決す
るために、入力されたビデオ信号サンプルデータに対し
て誤り訂正処理を行い、訂正されなかったデータに対し
て他のサンプルデータを用いて誤り修整処理を行うビデ
オ信号処理回路において、誤り訂正処理されたサンプル
データを出力すると共に、該出力サンプルデータの誤り
状態を示すエラーフラグを出力する誤り訂正手段と、上
記誤り訂正処理されたサンプルデータが供給され、上記
エラーフラグにより誤りとされるサンプルデータについ
て、該誤りサンプルデータの周辺及び／又は時間方向の
サンプルデータを用いて誤り修整処理を施す誤り修整手
段とを有して成り、上記誤り修整手段は、複数の誤り修
整アルゴリズムを有し、上記周辺及び／又は時間方向の
サンプルデータのエラーフラグの状態に応じて上記複数
の誤り修整アルゴリズムの一つを選択し、該選択された
修整アルゴリズムにより誤り修整処理を施すようにして
いる． また、本発明の上記誤り修整手段としては、上記誤りサ
ンプルデータを修整するために複数のサンプルデータの
加重平均をとる加重平均手段と、これらの複数のサンプ
ルデータのエラーフラグに応じて上記加重平均に用いる
サンプルデータの個数を制１Ｂする制御手段とを有して
成るものを用いるようにしてもよい。

また、本発明の上記誤り修整手段としては、上記誤りサ
ンプルデータと同一ライン上のサンプルデータを用いて
一次元的に誤り修整処理を施す一次元誤り修整手段と、
この一次元誤り修整手段からの出力データが上記エラー
フラグと共に供給され、上記エラーフラグにより誤りと
されるサンプルデータについて、該誤りサンプルデータ
の周辺及び／又は時間方向のサンプルデータを用いて誤
り修整処理を施す二次元誤り修整手段とを有して成るよ
うにしてもよい． 上記二次元誤り修整手段は、上記周辺及び／又は時間方
向のサンプルデータを用いて上記修整アルゴリズムを決
定する手段と、この決定手段からの出力に応じて決定さ
れた修整アルゴリズムに従って誤り修整されたサンプリ
ングデータを生成する手段とを有する構成とすることが
できる。

上記修整サンプリングデータ生成手段は、上記周辺のサ
ンプルデータを用いて、互いに異なる複数の方向につい
て上記誤りサンプルデータを補間する複数の補間手段と
、これらの複数の補間手段からの出力を上記修整アルゴ
リズム決定手段がらの制御信号に応じて切換制御する切
換選択手段とを有する構成とすることができる。

上記修整アルゴリズム決定手段は、上記周辺のサンプル
データを用いて互いに異なる複数の誤り修整方向につい
ての誤り修整誤差を求め、これらの複数方向の誤り修整
誤差の比較結果に応じて修整アルゴリズムを決定するよ
うに構成することができる． さらに本発明に係るビデオ信号処理回路は、上記誤り修
整手段として、少なくとも上記誤りサンプルデータの周
辺及び／又は時間方向のサンプルデータのエラーフラグ
を検出し、エラーパターンを決定するエラーパターン決
定手段と、上記周辺のサンプルデータを用いて上記誤り
サンプルデータを補間する補間手段と、上記周辺のサン
プルデータを用いて上記誤りサンプルデータを置換する
第１の置換手段と、上記時間方向のサンプルデータを用
いて上記誤りサンプルデータを置換する第２の置換手段
と、上記エラーパターン決定手段からのエラーパターン
に応じて上記補間手段、第１の置換手段、あるいは第２
の置換手段の１つを選択制御する制御手段とを備えて成
ることにより、上述の課題を解決する。

またさらに本発明に係るビデオ信号処理回路は、上記誤
り修整手段として、入力されたサンプルデータを１フィ
ールド／フレーム区間遅延させる遅延手段と、上記入力
サンプルデータと上記遅延手段からの出力信号とを取り
出し、上記誤りサンプルデータの周辺のそれぞれ対応す
るサンプルデータを比較して相関性を判定する判定手段
と、この判定手段からの判定出力に応じて上記遅延手段
からの出力を修整サンプルデータとして取り出すか否か
を制御する手段とを有することにより、上述の課題を解
決する． またさらに本発明に係るビデオ信号処理回路は、上記誤
り修整手段として、上記周辺及び／又は時間方向のサン
プルデータに基づく処理を行って上記誤りサンプルデー
タの修整を行う修整処理手段と、この修整処理のために
先に修整された既修整サンプルデータを用いる際の修整
の繰り返し回数をカウントするカウント手段とを有して
成り、上記カウント手段からのカウント値が所定の上限
値を超えるか否かに応じて上記修整処理手段での処理を
異ならせると共に、上記カウント値を可変とすることに
より、上述の課題を解決する。

またさらに本発明に係るビデオ信号処理回路は、上記誤
り訂正手段として、入力されたビデオ信号のサンプルデ
ータに対して第１及び第２の少なくとも２系列の誤り訂
正符号を用いた積符号による誤り訂正を行い、上記積符
号の第１の符号系列による誤り訂正の際に訂正されなか
った誤りサンプルデータが上記第２の符号系列による誤
り訂正の際の訂正能力を超えた個数となっているとき、
上記第２の符号系列を用いた誤り検出で誤り無しとされ
た系列内の誤りサンプルデータに対してグレーフラグを
立て、上記誤り修整手段は、上記グレーフラグが立って
いるサンプルデータについては原サンプルデータと誤り
修整データとを比較し、差が一定の閾値以下のとき、該
原サンプルデータを正しいサンプルデータとして用いる
ことにより、上述の課題を解決する． またさらに、本発明に係るビデオ信号処理回路は、上述
の課題を解決するために、ビデオ信号のサンプルデータ
が供給され、少なくとも２つの１水平遅延素子を有し、
ビデオサンプルデータが誤っているとき垂直方向で隣接
するサンプルデータを用いてサンプルデータの修整が行
えるようにした誤り修整手段と、複数のラインのサンプ
ルデータを所定の混合比により加算し、一のフィールド
信号から少なくとも他のフィールド信号を形成する加重
平均手段とを有し、上記加重平均手段の複数のラインの
サンプルデータの少なくともｌライン分のサンプルデー
タを上記誤り修整手段の１水平遅延素子の出力より得る
ようにしている．最後に、本発明に係るビデオ信号処理
回路は、上述の課題を解決するために、一のフィールド
の複数のライン信号から少なくとも他のフィールドのラ
イン信号を形成する回路部を有するビデオ信号処理回路
において、上記一のフィールドの複数のライン信号に係
数をそれぞれ乗算して加算する演算処理を行う手段であ
って上記係数が可変の加重平均手段と、上記一のフィー
ルドの上記演算されるライン信号が有効映像信号区間の
外にあることを検出して上記加重平均手段の係数を変化
させる制御手段とを存して成るようにしている。

Ｆ，作用 入力されたビデオ信号サンプルデータのエラーフラグの
状態に応じて上記複数の誤り修整方法の一つを選択する
ことにより、エラーパターンに応じた修整を行わせ、広
範囲のエラーレートに対して良好な誤り修整が可能とな
る。

ここで、エラーサンプルデータの周辺の複数のサンプル
データの加重平均値を用いて補間処理する際に、これら
の複数サンプルデータのエラーフラグに応じて加重平均
に使用するサンプルデータの個数を可変とすることによ
り、不適切なサンプルの使用が防止されると共に、有効
な補間処理の内で最も高精度の補間が行える． また、２次元的な誤り修整の際の修整方向のランク付け
を行うようにし、このランク付けのために各修整方向毎
の修整誤差を求めて、最通の誤り修整を行わせることが
できる。

さらに、エラーパターンに応じて、周辺サンプルデータ
を用いた補間と、周辺サンプルデータを用いた置換と、
時間方向のサンプルデータを用いた置換とのいずれか１
つを選択するようにすることにより、広範囲のエラーレ
ートに亘って適切な誤り修整が行える． さらに、時間方向の対応サンプルデータ間の相関性に応
じて置換処理を制御することにより、広いエラーレート
範囲に亘って、より高精度の誤り修整が可能となる． さらに、既に誤り修整されたサンプルデータを再帰的に
用いて誤り修整することにより、エラーレートが非常に
悪い場合でも有効な誤り修整が行え、このとき、再帰的
使用回数の上限値を切換可能に構成することにより、画
像の運動やエラーレート等に応じた最適の誤り修整が行
える．またさらに、誤り修整前の誤り訂正の際に、いわ
ゆる積符号を用いた２次元的な誤り訂正（例えば内符号
と外符号による誤り訂正）が行われる場合において、一
方の符号系列（例えば内符号ブロック）で誤りとされて
も他方の符号系列（例えば外符号プロソク）のエラー検
出によりエラー無し（正しい）とされたサンプルデータ
に対しては、グレーフラグを立て、誤り修整されたデー
タと元のデータとを比較して所定の閾値範囲内にあれば
、元のデータ（原サンプルデータ）を正しいデータとし
て出力することにより、エラー検出ミスを有効に防止し
ながら、エラーレート改善を図ることができる。

さらにまた、誤り修整後に、一のフィールド信号から他
のフィールド信号を形成する加重平均処理を施す場合に
、該加重平均手段に供給する複数ラインのサンプルデー
タの内、少なくとも１ライン分のサンプルデータを誤り
修整手段のライン遅延素子から得るようにすることによ
り、誤り修整回路と加重平均回路とでライン遅延素子の
一部を共用化でき、全体的なライン遅延素子の個数を低
減できる．このとき、加重平均処理を施す前の誤り修整
回路部において、先に１次元誤り修整を施した後に２次
元誤り修整を施すようにし、１次元誤り修整出力と２次
元誤り修整出力とを加重平均処理回路に送るようにする
ことで、加重平均処理されるデータを、少なくとも１次
元修整されたデータとすることができる。

また、この加重平均手段の係数を、加重平均されるライ
ン信号の少なくとも一部が有効映像信号区間の外となる
とき変化させることにより、画面の上下端部での悪影響
を有効に防止できる，Ｇ，実施例 Ｇ−１．ビデオ信号処理系の全体構成（第１図）第１図
は本発明の一実施例となるビデオ信号処理回路及びその
周辺回路の概略構成を示すブロック回路図であり、この
実施例においては、いわゆるＤ−１フォーマットのデイ
ジタルＶＴＲからの再生信号に対して信号処理を行うこ
とを想定している。この場合のディジタルＶＴＲは、デ
イジタルのビデオ信号（及びオーディオ信号）を例えば
４つのチャンネルに配分し、これらの４チャンネルのデ
ィジタル信号を、４個の回転磁気ヘッドにより並列的に
記録再生している。

すなわち、ディジタルＶＴＲの４個の回転磁気ヘッドか
らの４チャンネル（　ａ　−　ｄチャンネル）の再生信
号は、クロック再生や復調処理等が施された後、いわゆ
る内符号（インナ訂正コード、インナパリティ）による
誤り訂正が施され、この内符号誤り訂正が施された４チ
ャンネルのデータが第１図のフィールドメモリｌ０１ａ
，１０ｌｂ、１０１ｃ、１０１ｄにそれぞれ送られる．
これらのフィールドメモリ１０１ａ〜１０１ｄは、いず
れも例えば３フィールド分のメモリ容量を存している．
これらのフィールドメモリＩｏｔａ〜１０１ｄから順次
読み出された各チャンネルのビデオデータは、デシャフ
ル回路１０２ａＳ　ｌ０２ｂ，１０２ｃ、１０２ｄにそ
れぞれ送られてデシャフル処理された後、外符号の誤り
訂正回路１０３ａ、１０３ｂ，１０３ｃ，１０３ｄにそ
れぞれ送られて、いわゆる外符号（アウタ訂正コード、
アウタパリティ）による誤り訂正が施される．このとき
、通常のエラーフラグの他に、後述するグレーフラグが
付加される。これらの４チャンネル分のビデオデータ、
エラーフラグ及びグレーフラグは、デインターリーブ回
路１０４に送られてデインターリープ処理され、上記４
チャンネルがまとめられると共に、輝度成分とクロマ（
色差）成分とに分離されて、輝度系誤り修整部１０５Ｙ
とクロマ系誤り修整部１０５Ｃとに送られている．これ
らの誤り修整部１０５Ｙ及び１０５Ｃにより誤り修整さ
れた輝度成分データ及びクロマ成分データは、それぞれ
出力処理回路１０６Ｙ及び１０６Ｃを介して出力される
． ここで、上記グレーフラグについて説明する。

上記Ｄ−１フォーマットのディジタルＶＴＲにおいては
、いわゆる外符号と内符号とを用いた積符号による２次
元的な誤り訂正を行っている．すなわち、記録時には、
上記１つのチャンネル毎に、１ライン当たり３６０バイ
トのサンフ“ノレデータを上記積符号誤り訂正符号化処
理する．これは、先ず３０バイト（３０サンプル）毎に
それぞれ２バイトの外符号（アウタ訂正コード、アウタ
バリティ）を生成付加した後、セクタアレイシャフルを
施して、３２サンプル×６０列の配列のプロダクトブロ
ックアレイとし、１行６０サンプル毎にそれぞれ４バイ
トの内符号（インナ訂正コード、インナパリティ）を生
成付加して、１行６４サンプルの内符号ブロックの３２
行分とする．このような６４サンプルの内符号ブロック
の２つを連結して、先頭位置に同期部分（２バイト）及
び識別部分（４バイト）を付加して同期ブロックが形成
され、この同期ブロック構造を記録単位として磁気テー
プに記録している．再生時には、これとは逆の処理が施
され、上記同期ブロックから２つの内符号ブロックを取
り出して上記内符号による誤り訂正処理を行って上記プ
ロダクトブロックアレイ構造のデータを得、これを第１
図の各フィールドメモリｌ０１ａ〜１０１ｄへの入力デ
ータとする．デシャフル回路１０２ａ〜１０２ｄでは、
上記セクタアレイシャフルの逆処理であるデシャフルが
施され、外符号訂正回路１０３ａ〜１０３ｄにおいては
、上記１列３２サンプルから成る外符号ブロック毎に２
バイトの外符号を用いたいわゆるイレージャ（消失）訂
正を行う．このときのイレージャポインタは、上述した
内符号誤り訂正の際に出力されたものである． ところで、上記内符号ブロック内の誤りのサンプル（エ
ラーサンプル）の個数が多く内符号による誤り訂正能力
がオーバーロードとなって訂正不能となると、内符号ブ
ロック全体がエラーとされてイレージャポインタが立て
られ、次の外符号によるイレージャ訂正に回される。こ
の外符号は、内符号に対して直交的に作用し、エラーが
存在するかの検出、及びｌ又は２の誤り（イレージャ）
の訂正が可能となっている。この外符号によるイレージ
ャ訂正の際に、外符号方向で見たとき、イレージャポイ
ンタの個数がパリテイ個数の２を超えて３以上となって
いると、すなわち上述のように全体がエラーと見なされ
るような内符号ブロックが外符号による誤り訂正能力を
超えて存在すると、外符号では訂正不能となり、ポイン
タの立っている内符号ブロック全体がエラーと認識され
、内符号ブロック内の全データが誤りとして上記誤り修
整に回されてしまう。しかしながら、エラーがいわゆる
ランダムエラーの場合、その性質から、内符号ブロック
内の僅かのサンプルデータが真のエラー状態にあっても
残りのサンプルデータは正しいデータ（エラーフリーデ
ータ）であることが多い。このように、全体がエラーと
された内符号ブロック内の大半が正しいデータであるこ
とを考慮すると、外符号によるエラー検出結果がエラー
無しとされたときには、当該外符号ブロックの全てのデ
ータを正しいものと仮定することができる。

ただし、エラーの検出ミスの危険性を考えると、外符号
のエラー検出結果のみで完全に正しいデータとして取り
扱うことも好ましくない。そこで、留保条件付きの正し
いデータという意味あいからグレーフラグを導入し、上
記内符号ブロック全体でエラーと見なされたものの外符
号によるエラー検出結果がエラー無しとされたサンプル
データについては、エラーフラグをリセットすると同時
にグレーフラグを立て、後段のエラー修整結果と比較し
て差が一定の閾値（スレシショルド）以下であるときに
は、正しいデータである確率が極めて高いことから、原
サンプルデータを正しいデータとして取り扱うようにし
ている．なお、上記外符号によるエラー検出結果がエラ
ー無しとは、各パリティ毎のいわゆるシンドロームが全
て゜“０”となることであり、このとき、上記エラーフ
ラグがセット状Ｉ（例えば“ｌ”）のサンプルについて
は該エラーフラグをリセットする（“０″とする）と共
に、グレーフラグを立てる（“工″とする）。

以上のように、誤り訂正処理が施されたサンプルデータ
（誤り訂正されなかったエラーサンプルデータも含む）
、エラーフラグ及びグレーフラグが、第１図の誤り修整
部１０５Ｙ及び１０５Ｃに供給され、誤り修整が行われ
る． Ｇ−２．誤り修整部の概略構成（第１図）次に、第１図
の輝度系誤り修整部１０５Ｙ及びクロマ系誤り修整部１
０５Ｃの構成を説明する。

この場合、これらの輝度系誤り修整部１０５Ｙとクロマ
系誤り修整部１０５Ｃとは、互いに略々同樺な構成を有
しているため、いずれか一方のみ、例えば輝度系誤り修
整部１０５Ｙのみについて説明し、他方の説明を省略す
る。

輝度系誤り修整部１０５Ｙには、コンポーネントディジ
タルビデオ信号の輝度成分について、上記誤り訂正処理
後のサンプルデータ、エラーフラグ及び・グレーフラグ
が供給されている。これらのデータの内、サンプルデー
タ及びエラーフラグは１次元修整処理回！ＩＩＩに先ず
送られ、水平方向（ライン方向）についての誤り修整処
理が施された後、２次元修整処理回路１１２及びｌライ
ン（ＩＨ＝１水平期間）の遅延時間を有するライン遅延
回路１１３に送られる。２次元修整処理回路１１２から
の出力（サンプルデータ及びエラーフラグ）は、ライン
遅延回路１１４及びｌフレーム（ＩＦ＝２Ｖ＝２垂直期
間）の遅延時間を有するフレーム遅延回路１１５に送ら
れ、これらのライン遅延回路１１３、１１４及びフレー
ム遅延回路１１５からの各出力（いずれもサンプルデー
タ及びエラーフラグ）は２次元修整処理回路１１２に送
られている．ここで、ライン遅延回路１１３からの出力
信号を基準となるＯＨとしており、これにより相対的に
、１次元修整処理回路１１１からの出力が−ＩＨ（１ラ
イン下）、ライン遅延回路１１４からの出力が＋ＩＨ（
１ライン上）、フレーム遅延回路１１５からの出力が＋
ＩＦ（１フレーム前）のサンプルデータ及びエラーフラ
グにそれぞれ対応する。すなわち２次元エラー修整回路
１１２には、現在のライン、上のライン、下のライン及
び１フレーム前の現在のラインに対応するラインの各サ
ンプルデータが、この２次元エラー修整回路３に供給さ
れる。

なお、２次元修整処理回路１１２での処理時間による遅
延量ＴＤを考慮する場合には、ライン遅延回路１１４で
の遅延時間をＨ−Ｔゎ、フレーム遅延回路１１５での遅
延時間をＦ−Ｔ．とすればよい。

２次元誤り修整処理回路１１２では、上記４つのライン
上のサンプルデータを用いて最適な誤り修整が行われる
。この２次元誤り修整処理回路ｌ１２は、例えば複数方
向の補間処理、前のフレームの同し位置のサンプルデー
タを用いてエラーサンプルデータを置き換える置換処理
、近傍のサンプルデータを用いてエラーサンプルデータ
を置き換える置換処理等の複数の誤り修整機能を有し、
サンプルデータの変化が最も少なくなるような最適方向
の誤り修整が行われる。この最適方向を求めるため、２
次元誤り修整処理回路１１２内にはランキング制御回路
１１７が設けられている。このランキング制御回路１１
７において、各サンプルデータ及び各エラーフラグに基
づいて最適な２次元誤り修整方向が決定され、この結果
に応じて最適な２次元誤り修整が施される。

以上のようにして、前段のエラー訂正処理過程において
エラー訂正ができなかったエラーサンプルデータのエラ
ー修整が行われる． 次に、加重平均回路部について説明する。上記２次元修
整処理回路１１２からのサンプルデータがグレーフラグ
処理回路１１８を介して加重平均処理回路１２０に送ら
れている．この加重平均処理回路１２０にはさらに、上
記ライン遅延回路１１４からの＋ＩＨ（１ライン上）の
相対位置のサンプルデータと、これをライン遅延回路１
２１で遅延して＋２Ｈ（２ライン上）の相対位置とした
サンプルデータと、上記１次元修整処理回路１１１から
の−ＩＨ（１ライン下）の相対位置のサンプルデータと
が供給されている。この加重平均処理回路１２０におい
ては、複数のラインのビデオサンプルデータを所定の混
合比により加算して、一のフィールドの信号から少なく
とも他のフィールド信号を形成する。この処理は、例え
ば、ＶＴＲの異速度再生に伴うフィールドの偶数、奇数
の順序の乱れを正常化するために行われる．なお、上記
２次元修整処理回路１１２における処理時間Ｔゎ及びグ
レーフラグ処理回路１１８における処理時間Ｔ．を考慮
する場合には、ライン遅延回路１２１の遅延時間をＩＨ
＋Ｔｌｌ＋ＴＧ　とし、上記ライン遅延回路１１４と加
重平均処理回路１２０との間及び１次元修整回路ｉｌｌ
と加重平均処理回路１２０との間に、それぞれ遅延時間
Ｔｏ　＋Ｔ’．の遅延回路を挿入すればよい．このよう
な第１図の全体構成において、ライン遅延回路１１３で
ＩＨ遅延された信号を、２次元修整処理回路１１２及び
グレーフラグ処理回路１１８を介して加重平均処理回路
１２０に送って、ＯＨ（基準位置）の信号とし、ライン
遅延回路１１４でＩＨ遅延された信号と、このＩＨ遅延
信号をライン遅延回路１２１を介した信号とを加重平均
処理回路１２０に送って、それぞれ＋ＩＨ（１ライン上
Ｌ　＋２Ｈ　（２ライン上）の信号としている．このと
き、１次元修整処理回路１１１がらの信号が−ＩＨ（ｌ
ライン下）の信号となる．これによって、これらのライ
ン遅延回路１１３及び１１４によるライン遅延が、加重
平均回路部で複数ラインの信号を得るために必要とされ
るライン遅延をも実現することになる。すなわち、ライ
ン遅延回路１１３、１１４は、２次元の誤り修整処理と
加重平均処理とで共用されることになる。従って、加重
平均処理専用に従来３個必要であったライン遅延回路が
１個に低減され、大幅なメモリ容量低減を達成できる． この第１図の構成において、加重平均処理回路１２０に
供給される４つのビデオ信号のうち、上記−ＩＨ（１ラ
イン下）の信号については１次元修整処理回路１１１か
ら直接供給されており、２次元修整処理が施される前の
段階に止まっているが、加重平均処理の際の上記一Ｈの
サンプルデータは重みが小さいことから、高精度の修整
の必要性が少なく、実用上では何ら問題は生じていない
。

ただし、加重平均回路部にさらに１個のライン遅延回路
を付加し、１次元修整処理回路１１１からのビデオ信号
を使用することなくライン遅延回路１２１からの信号を
さらにＩＨ遅延した信号を加重平均処理回路１２０に供
給するようにしてもよく、この場合、遅延回路１１４か
らの出力信号の遅延量を基準のＯＨとし、２次元修整処
理回路１１２からの出力信号の遅延量を−ＩＨとするこ
とで、入力される４つのビデオ信号の全てを２次元修整
処理が施されたものに置き換えることができる。この場
合には、２次元誤り修整処理部で２個、加重平均回路部
で２個の計４個のライン遅延回路が必要となるが、従来
に比べて１個のライン遅延回路の低減を図ることができ
る。

Ｇ−３，誤り修整処理の基本仕様 ここで、本発明実施例における誤り修整処理の基本仕様
について説明する。

誤り修整アルゴリズムは、輝度及び多重化されたクロマ
（色差）ビデオサンプルデータに対して作用し、付随す
るエラーフラグを検査する。この修整アルゴリズムは、
一対の色差データの両方が、２個の輝度サンプルデータ
の一方サンプルデータに対応して存在するものと仮定し
ている。

誤り修整部に供給されるビデオサンプルデータが、例え
ば１６進数の０１ＨからＦＥＨまでの範囲の値をとるも
のとしても、上記修整アルゴリズムは、１６進数でＯＯ
ＨからＦＦＨまでの範囲の値の出力サンプルデータを生
じ得るものである。

すなわち、上記修整アルゴリズムは、１６進数で００Ｈ
からＦＦＨまでの範囲のサンプルデータを受け入れるも
のである。

エラーフラグ値の″“１゛は、先行する誤り訂正回路が
対応するサンプルデータに対して誤りであり得るとして
印を付けたことを示している。上記修整アルゴリズムは
、映像のプランキングエリア（水平、垂直の両方）中の
全てのエラーフラグが値“１゛を持つことを要求してい
る。

ここで、輝度データ修整とクロマデータ修整との関係に
ついて述べる。誤り修整アルゴリズムは輝度データを用
いて、修整方向の最良から最悪までのランキングを生成
することができる。これは正常なビデオデータでは、輝
度データが輝度データ及びクロマデー夕の双方について
の修整方向の良好な予測を提供することから、この修整
方向のランキングが輝度及びクロマの両方の修整に用い
られるものである。しかしながら、エラーフラグのため
に、最良ランキング方向での修整演算が実際に行い得な
いことがある。そこで、輝度とクロマとを個別に、修整
演算が可能な範囲内の最良の方向を求める。これは、輝
度とクロマとの各エラーパターンが異なっていると、輝
度とクロマとの実用的な修整方向も異なってくるからで
ある。

ところで、本実施例における誤り修整は、最初に１次元
誤り修整を施した後、２次元誤り修整を施すようになっ
ている．１次元誤り修整では、２つの異なるクラス（真
正と一時的）の修整ストラテジが用いられる．真正の修
整ストラテジとは、後述する可変長補間、隣接置換、遠
方置換のことであり、一時的修整ストラテジとは、後述
する長距離置換及びラストグッドサンプル置換のことで
ある．上記真正の修整ストラテジは、広義の２次元修整
ストラテジの部分集合となっている。すなわち、もし上
記真正の修整ストラテジの内の１つが可能で、２次元修
整部分でより良い方法が見つからないときには、２次元
修整部分は１次元修整結果を単に通過させる。しかし、
より良い２次元修整ストラテジが見つかれば、２次元修
整部分は１次元修整結果を２次元修整結果で書換える。

上記一時的１次元修整結果は常に２次元修整結果で書換
えられる。これらの一時的１次元修整ストラテジは、１
次元修整によって全てのエラー点を修整可能とするため
に準備されている。

次に、２次元誤り修整とは、本来１次元誤り修整を含む
ものであるが、本実施例においては、１次元誤り修整さ
れたサンプルデータが２次元修整処理される構成となっ
ていることから、２次元修整処理回路内では水平方向の
誤り修整演算を省略している．すなわち、２次元修整処
理回路は、既に実行された１次元誤り修整方法が最適の
修整か否かを単に決定するようにしている。

Ｇ−４．　１次元誤り修整処理（第２図、第３図）１次
元誤り修整は、誤り修整を施そうとする基準サンプル点
と同一ライン上で該基準サンプルの周辺のサンプルのデ
ータを用いる水平方向（Ｈ方向）の誤り修整であり、周
辺サンプルデータの加重平均等による補間値を用いる補
間処理と、周辺サンプルデータのいずれかをそのまま用
いる置換処理とがある．水平方向補間においては、後述
するように周辺のサンプルを２サンプルから６サンプル
までの範囲で用いる可変長補間を行っている。

このサンプル数の決定は、エラーフラグを検査し、最長
の可能なエラー無し（エラーフリー）修整長さを求める
ことによって行われる． ここで、第２図は上記１次元誤り修整処理回路１１１の
具体例を示し、第３図は１次元誤り修整処理動作を説明
するために、誤りサンプルデータ（エラーサンプルデー
タ）の同一ライン上の近傍サンプルデータのエラー状態
を示している．この第２図に示す具体的な１次元誤り修
整処理回路は、大別して補間処理部と置換処理部とから
成っている．すなわち、上記補間処理部は、誤りがある
サンプルデータ（エラーサンプルデータ）と同一ライン
上で該エラーサンプルデータの両側の複数のサンプルデ
ータに基づく補間値、例えば加重平均値を用いて誤り修
整を行うものであり、特に、上記両側のサンプルデータ
の個数が可変の可変長袖間処理を行うようになっている
．上記置換処理部は、エラーサンプルデータと同一ライ
ン上で該エラーサンプルデータの近傍のサンプルデータ
の１つを用いてエラーサンプルデータを置き換える． ここで、このような１次元誤り修整処理の対象となる基
準サンプルデータを例えば第３図に示すサンプルデータ
ＰＯとするとき、上記可変長補間処理部は、上記基準サ
ンプルデータＰＯの左右両側の複数のサンプルデータ（
例えばＰ１〜Ｐ３、Ｍ１〜Ｍ３）を用いて加重平均値を
演算する可変長補間処理回路１１と、これらのサンプル
データＰ１〜Ｐ３、Ｍ１〜Ｍ３に対応したエラーフラグ
ＦＰＩ〜ＦＰ３、ＦＭＩ−ＦＭ３を判別し、判別結果に
基づいて加重平均に用いるサンプルデータの個数及び加
重平均の係数を制御するサンプル数制御回路１３とを有
して成っている．また、上記置換処理部は、上記サンプ
ルデータＰＩ−Ｐ３、Ｍ１〜Ｍ３のうちで誤りがないサ
ンプルデータの１つを用いて基準サンプルデータＰＯを
置き換える置換処理回路１２と、上記エラーフラグＦＰ
Ｉ〜ＦＰ３、ＦＭＩ〜ＦＭ３を判別し、判別結果に基づ
いて置換処理に用いるサンプルデータを決定する置換モ
ード制御回路ｌ４とを有して成っている．可変長補間処
理回路１１及び置換処理回路１２からのエラー修整が施
された各サンプルデータはセレクタ１６に供給され、こ
のセレクタ１６において、補間処理が可能なときには上
記補間処理によって得られたサンプルデータが端子ｌ８
から取り出され、補間処理が不可能なときには上記置換
処理で得られたサンプルデータが端子１８から取り出さ
れる．なお、上記基準サンプルデータＰＯに誤りが無い
（エラーフラグが“０”）ときには、該サンプルデータ
ＰＯがそのまま端子ｌ８から取り出されることは勿論で
ある．この端子１８からの出力サンプルデータは、第１
図に示す２次元エラー修整処理回路１１２に供給される
．ここで、画像のラインに沿ったサンプルデータは、前
述したように４つのチャンネルに配分されて記録再生さ
れるから、同じチャンネルのサンプルデータは、間に別
のチャンネルの３サンプルを介在して分離されることに
なる。換言すれば、上記６サンプル補間では、１つのチ
ャンネルのサンプルを復元するために他の３チャンネル
のサンプルが用いられることになる．従って、上記６サ
ンプルを超えて補間演算用サンプル数を増加させても、
修整しようとする基準サンプルと同じチャンネルのサン
プルが用いられることになり、ハードウエアの増加分程
の価値はないと考えられる．これは、１つのチャンネル
のサンプルのエラーフラグがセットされたとき、同じチ
ャンネルからの近傍のサンプルのエラーフラグがセット
される可能性が高いからである。このことからも、補間
長が６サンプルを超えることは、実現に必要なハードウ
ェア量程の価値はないといえる。

次に、この１次元エラー修整処理回路の具体的な動作に
ついて説明する。

この１次元エラー修整処理回路には、第３図に示すよう
にビデオ信号の同一ライン上の、例えば７個のサンプル
データＰ３、Ｐ２、Ｐ１、ＰＯ、Ｍ１、Ｍ２、Ｍ３及び
これらのサンプルデータに対応するエラーフラグＦＰ３
、ＦＰ２、ＦＰＩ、ＦＰＯ，ＦＭＩ、ＦＭ２、ＦＭ３が
供給される。

上記サンプルデータＰＯは誤り修整が施される対象とな
る基準のサンプルデータであり、サンプルデータＰ１、
Ｐ２、Ｐ３は、サンプルデータＰＯの左側の近い方から
順に３個のサンプルデータであり、サンプルデータＭ１
、Ｍ２、Ｍ３は、サンプルデータＰＯの右側の近い方か
ら順に３個のサンプルデータである．基準サンプルデー
タＰＯの左右両側のサンプルデータＰ３、Ｐ２、Ｐ１、
Ｍ１、Ｍ２、Ｍ３は可変長袖間処理回路ｌ１及び置換処
理回路ｌ２に供給される。一方エラーフラグＦＰ３、Ｆ
Ｐ２、ＦＰＩ、ＦＭＩ、ＦＭ２、ＦＭ３は、サンプル数
制御回路１３及び置換モード制御回路１４に供給される
．また、上記基準サンプルデータＰＯ及びエラーフラグ
ＦＰＯは、ラッチ１５及びセレクタｌ６に供給される． 上記サンプル数制御回路１３において、エラー修整が施
されるエラーサンプルデータＰＯの両側の複数のサング
ルデー夕のエラーフラグの状態の判断が行われて加重平
均処理の制御信号が可変長補間処理回路１１に供給され
る。第２図及び第３図に示す具体例では、上記６個のエ
ラーフラグＦＰ３、ＦＰ２、ＦＰＩ、ＦＭＩ、ＦＭ２、
ＦＭ３の判断が行われ、“１”　（エラー有り）である
サンプルデータを除外して加重平均処理を行わせる制御
信号が可変長補間処理回路１１に供給される。

可変長補間処理回路１１においては、上記６個のサンプ
ルデータＰ３、Ｐ２、Ｐ１、Ｍ１、Ｍ２、Ｍ３のうち上
記エラーフラグが“１”　（エラー育り）であるサンプ
ルデータを除外して加重平均処理が行われる．ここで、
第３図中のＯ印はエラーフリーサンプルデータを示し、
Ｘ印はエラーサンプルデータを示し、Δ印は左右のサン
プルデータ対のうち少なくとも１つがエラーサンプルデ
ータであることを示し、口印はエラー状態を考慮しない
サンプルデータを示す。

先ず第３図のａは、基準サンプルデータＰＯが誤り（エ
ラー）状態で、このエラーサンプルデータＰＯの左右両
側の６個のサンプルデータＰ３、Ｐ２、Ｐ１、Ｍ１、Ｍ
２、Ｍ３の全てが誤り無し（エラーフリー）の状態、す
なわちエラーフラグＦＰ３、ＦＰ２、ＦＰＩ、ＦＭＩ，
ＦＭ２、ＦＭ３が全て“０′　（エラー無し）の杖態を
示しており、このときＰ３〜Ｍ３の６サンプルを使用し
て加重平均する．具体的には、加重平均の係数をＫＬ　
Ｋ２、Ｋ３とするとき、加重平均値Ｐを、Ｐ　．１１　
Ｘ　（Ｐｌ＋Ｍ１）＋Ｋ２　Ｘ　（Ｐ２＋Ｍ２）＋Ｘ３
　Ｘ　（Ｐ３＋Ｍ３）とする． 第３図のｂは、上記基準サンプルデータＰＯの両側の４
個のサンプルデータＰ２、Ｐ１、Ｍ１、Ｍ２がエラーフ
リー状態で、サンプルデータＰ３、Ｍ３の少なくとも一
方が誤り（エラー）状態のときを示し、これは、エラー
フラグＦＰ２、ＦＰＩ、ＦＭＩ、ＦＭ２が全て″０”で
、エラーフラグＦＰ３、ＦＭ３の少なくとも１つが“１
゛（エラー有り）となるときである．このとき、Ｐ２〜
Ｍ２の４サンプルを使用して加重平均を行い、加重平均
値Ｐを、 Ｐ＝Ｉｌ１ｘ　（Ｐ１＋Ｍ１）＋Ｋ２Ｘ　（Ｐ２＋Ｍ２
）とする． 第３図のＣでは、エラーサンプルデータＰＯの両側の２
個のサンプルデータＰＩ．．Ｍｌがエラーフリー状態で
、サンプルデータＰ２、Ｍ２の少なくとも一方がエラー
となっており、これはエラーフラグのＦＰＩ及びＦＭＩ
が“θ″で、ＦＰ２、ＦＭ２の少なくとも１つが“１″
のときである．このとき、Ｐ１、Ｍ１の２サンプルを使
用して、加重平均値Ｐを、 Ｐ；κｌ　Ｘ　（Ｐ１＋Ｍ１） とする。

以上のようにして可変長袖間処理回路１１で得られた加
重平均値Ｐは、第２図のセレクタ１６に供給される。

Ｇ−５．可変長補間処理の具体例（第４図Ａ，Ｂ）次に
、第４図Ａ，Ｂは、上記係数群Ｋ１、Ｋ２、Ｋ３の具体
的な値に応じて構成された可変長補間処理回路ｌ１の具
体例を示している．すなわち、上記係数群Ｋ１、Ｋ２、
Ｋ３としては、回路構成の容易性、構成部品点数の低減
等を考慮し、具体的に例えば次のような値を用いている
．（ａ）２サンプル使用のとき、 Ｋ１＝１／２＝０．５．　ｌｌ２＝Ｘ３，＝０Φ）４サ
ンプル使用のとき、 Ｋｌ＝１／２＋１／８＋１／１６＝０．６８７５，Ｋ２
＝−（１／２＋１／４）／４＝−０．１８７５，　Ｋ３
＝０（Ｃ）６サンプル使用のとき、 κ１＝１／２＋１／４＝０．７５，　　Ｋ２・−（１／
２＋１／８）／２＝−０．３１２５，Ｋ３＝１／１６＝
０．０６２５ これらの係数値は、いずれも２の巾乗の和で表されてお
り、具体的なディジタル信号処理の際には、ビットシフ
トと加算により容易に乗算結果を得ることができるもの
である． すなわち、第４図において、ビデオ信号の各サンプルデ
ータが１ワード８ビットとするとき、図中の各サンプル
データの各ビットを最上位ビット（ＭＳＢ）から順に添
字を付して表すものとし、例えばサンプルデータＰＩで
は、ＭＳＢから順に、ＰＩ，、ＰＩ＆、Ｐｌｓ、Ｐ１４
、Ｐｈ、Ｐｌｉ、ＰＩ，、Ｐｉｅ（ＬＳＢ）で表す．上
記６個の各８ピントのサンプルデータのうちのＰＩ，Ｍ
ｌが第４図の加算器２ｌに、サンプルデータＰ２、Ｍ２
が加算器２６に、サンプルデータＰ３、Ｍ３が加算器３
ｌに、それぞれ供給されている．サンプル数制御回路１
３は、上述したように上記各エラーフラグＦＰＩ〜ＦＰ
３、ＦＭＩ〜ＦＭ３に応じて補間に用いるサンプル数を
決定し、デコーダ等を介して２サンプル使用制御信号Ｘ
Ｓ２、４サンプル使用制御信号ＸＳ４、及び６サンプル
使用制御信号ＸＳ６を出力する． 以下、６サンプル使用制御信号ＸＳ６が出力されて、上
記６サンプル使用時の加重平均値Ｐ；Ｐ　＝　（１／２
＋１／４）　ｘ　（Ｐ１＋Ｍ１）−　（１／２＋１／８
）ノ２　Ｘ　（Ｐ２＋Ｍ２）　＋１／１６　Ｘ　（Ｐ３
÷門３）を求める場合について説明する。

加算器２ｌにおいて、サンプルデータＰ１、ＭＩが加算
される。この加算値（Ｐｌ＋Ｍ１）の上位５ビットがセ
レクタ（ゼロア）２２の５ビットに供給され、加算値（
Ｐｌ＋Ｍ１）の上位８ビットが加算器２３のＢ入力の８
ビットに供給され、加算値（Ｐ１＋Ｍｌ）の上位７ビッ
トがセレクタ２４のＡ入力の下位７ビットに供給され、
加算値（ＰＬ＋ｌｌ１）の上位６ビットがセレクタ２４
のＢ入力の下位６ビットに供給される．すなわち、この
ような加算器２ｌとセレクタ２２との接続により、加算
器２ｌの出力がＬＳＢ側に４ビットシフトされて２−’
＝１／１６倍されるから演算値（Ｐ１十Ｍ１）／１６が
得られる。同様に、加算器２１と加算器２３０Ｂ入力と
の接続により加算器２ｌの出力値（Ｐ１＋？ｌ１）がＬ
ＳＢ側に１ビットシフト（Ｘ２−’）されて演算値（Ｐ
１＋Ｍｌ）／２が求められ、加算器２１とセレクタ２４
のＡ入力との接続により加算値（Ｐ１＋Ｍ１）がＬＳＢ
側に２ビットシフト（Ｘ２−”）されて演算値（Ｐ１＋
Ｍ１）／　４が求められ、加算器２１とセレクタ２４の
Ｂ入力との接続により加算値（Ｐ１＋Ｍ１）が１，ＳＢ
側に３ビットシフト（ｘ２−’）されて演算値（ＰＬ＋
Ｍ１）／８が求められるようになっている． ここでセレクタ２２は、上記４サンプル使用制御信号Ｘ
Ｓ４によって選択されてデータを通過させるいわゆるゼ
ロアであり、上記６サンプル使用時にはセレクタ２２は
非選択（出力が零）とされ、この零の値が加算器２５の
Ａ入力に供給される．次にセレクタ２４は、上記６サン
プル使用制御信号ＸＳ６によって選択されて有効となる
から、このセレクタ２４の出力（Ｐ１＋Ｍ１）／　４が
加算器２３の八人力に供給されル．従って、加算器２３
からの出力値は （Ｐｌ＋Ｍ１）／２＋　（Ｐ１＋Ｍ１）／４となり、こ
の加算器２３の出力は加算器２５０Ｂ人力に供給される
。この結果、加算器２５からは、演算値（Ｐ１＋Ｍｌ）
／２＋（Ｐ１＋Ｍ１）／４が出力され、この加算器２５
の出力は加算器３３のＢ人力に供給される． 一方、加算器２６において、サンプルデータＰ２、Ｍ２
が加算される。そして、この加算値（Ｐ２＋Ｍ２）の上
位８ビットが加算器２７のＢ入力の８ビットに供給され
、加算値（Ｐ２ｄｌ２）の上位７ビットがセレクタ２８
のＡ入力の下位７ビットに供給され、加算値（Ｐ２＋Ｍ
２）の上位６ビットがセレクタ２８のＢ入力の下位６ビ
ットに供給される．すなわち、加算器２６と加算器２７
のＢ入力との接続により上記加算値（Ｐ２＋Ｍ２）がＬ
ＳＢ側に１ビットシフトされて、演算値（Ｐ２＋Ｍ２）
／２が求められ、加算器２６とセレクタ２８のＡ入力と
の接続により２ビットＬＳＢ側にシフトされて演算値（
Ｐ２＋Ｍ２）／４が求められ、加算器２６とセレクタ２
８のＢ人力との接続により３ビットＬＳＢ側にシフトさ
れて演算値（Ｐ２＋Ｍ２）／８が求められる。

次にセレクタ２８は、上記６サンプル使用時に上記８入
力（Ｐ２＋Ｍ２）／８が選択され、このセレクタ２８の
出力（Ｐ２＋門２）／８が加算器２７のＡ入力に供給さ
れる。従って、加算器２７からの出力値は、（Ｐ２＋Ｍ
２）／２＋（Ｐ２＋Ｍ２）／８となる．この加算器２７
の出力の上位７ビットがセレクタ２９の八入力の下位７
ビットに供給され、この加算器２７の出力の上位８ビッ
トがセレクタ２９のＢ入力の８ビットに供給される，す
なわち、加算器２７とセレクタ２９のＡ入力との接続に
より、加算器２７からの出力がＬＳＢ側に２ビットシフ
トされて、演算値（（Ｐ２＋Ｍ２）／２＋（Ｐ２＋Ｍ２
）／８）／４が求められ、加算器２７とセレクタ２９の
Ｂ入力との接続により加算器２７の出力がＬＳＢ側に１
ビットシフトされて、演算値（（Ｐ２＋門２）／２＋（
Ｐ２＋Ｍ２）／８）／２が求められる。

上記６サンプル使用時にはセレクタ２９のＢ入力が選択
され、このセレクタ２９の出力（（Ｐ２＋Ｍ２）／２＋
　（Ｐ２＋Ｍ２）　／８）　／２が減算器３０のＭ減数
入力に供給される． また、加算器３１においてサンプルデータＰ３、Ｍ３が
加算され、この加算値（Ｐ３＋Ｍ３）　　の上位５ビッ
トがセレクタ（ゼロア）３２の５ビットに供給される．
すなわち、この加算器３１の出力が、加算器３ｌとセレ
クタ３２の接続によってＬＳＢ側に４ビットシフトされ
ることにより、演算値（Ｐ３＋Ｍ３）／１６が求められ
る．上記６サンプル使用時には、セレクタ３２の出力（
Ｐ３＋Ｍ３）が加算器３３のＡ入力の５ビットに供給さ
れるから、加算器３３において、演算値（Ｐ１十Ｍ１）
／２＋（Ｐ１＋Ｍ１）／４＋（Ｐ３＋門３）／ｌ６が得
られる．この加算器３３の出力（ＰｂＭｌ）／２＋（Ｐ
１＋Ｍ１）／４＋　（Ｐ３＋Ｍ３）／１６は、減算器３
０のＰ入力に供給され、上記加重平均値Ｐ； Ｐ　＝　（１／２÷１／４）　Ｘ　（Ｐ１＋＋１１）−
　（１／２＋１／８）／２ｘ　（Ｐ２＋Ｍ２）＋１／１
６ｘ　（Ｐ３十Ｍ３）が減算器３０から補間データＩ　
（各ビットを１０〜Ｉ７としている）が出力される．こ
の補間データロよ第２図に示すセレクタ１６に供給され
る。

なお、上記４サンプル使用時及び上記２サンプル使用時
も同様に、サンプル数制御回路１３の制御のもとに、可
変長補間処理回路１１において、それぞれ加重平均値Ｐ
； ４９ンブル使用時：　Ｐ　＝　（１／２＋１／８＋１／
１６）　Ｘ　（Ｐｌ＋Ｍ１）（１／２＋１／４）／４　
Ｘ　（Ｐ２＋Ｍ２）２サンプル使用時：　Ｐ　−　１／
２Ｘ　（ＰＬ＋Ｍ１）がそれぞれ求められる． Ｇ−６．　１次元置換処理（第２図） 次に、第２図中のＸ換処理部（置換処理回路１２、置換
モード制御回路１４）における置換処理動作について説
明する．この置換処理は、上述の第３図のａ，ｂ，ｃに
示す３つのエラーモード以外のときに、主として置換処
理回路１２にお！）て行われるものである． 置換モード制御回路１４において、エラーフラグＦＰＩ
、ＦＭＩの状態が判断され、エラーフラグＦＰＩ、ＦＭ
Ｉの少なくとも１つが“ｌ”　（エラー有り）のとき、
サンプルデータＰＩ，Ｍｌのうちのエラーフリーサンプ
ルデータを用いてエラーサンプルデータＰＯの置き換え
が行われる．これを隣接あるいは近隣置換という． エラーフラグＦＰＩ及びＦＭＩが″１”　（エラ一有り
）であって、エラーフラグＦＰ２、ＦＭ２の少なくとも
１つが“０“（エラー無し）のとき、サンプルデータＰ
２、Ｍ２のうちのエラーフリーデータを用いてエラーサ
ンプルデータＰＯの置き換えが行われる。これを遠方あ
るいは間接置換という。なお、エラーフラグＦＰ２、Ｆ
Ｍ２の両方が″０”（エラー無し）のときは、サンプル
データＰ２が優先して用いられる。

エラーフラグＦＰ２、ＦＰＩ、ＦＭＩ　ＦＭ２が全て゛
１″“　（エラー有り）であって、エラーフラグＦＰ３
、ＦＭ３の少なくとも１つが“０”（エラー無し）のと
き、サンプルデータＰ３、Ｍ３のうちのエラーフリーサ
ンプルデータを用いてエラーサンプルデータＰＯの置換
処理が行われる。

これを長距離置換という．なおエラーフラグＦＰ３、Ｆ
Ｍ３の両方が“０゜゜　（エラー無し）のときは、サン
プルデータＰ３が優先して用いられる．エラーフラグＦ
Ｐ３、ＦＰ２、ＦＰＩ，ＦＭＩ、ＦＭ２、ＦＭ３の全て
が“１”　（エラー有り）のときには、Ｈ後のエラーフ
リーサンプルデータを用いてエラーサンプルデータＰＯ
の置き換えが行われる．ここで、最後のエラーフリーサ
ンプルデータとは、ラッチｌ５に設けられた１サンプル
データ分のメモリを同一ライン上のエラーフリーサンプ
ルデータで順次更新しておき、この記憶されているサン
プルデータをいう。このような置換を、ラストグッドサ
ンプル置換という。

以上のようにして、置換処理が施されたサンプルデータ
がセレクタ１６に供給される。すなわち、セレクタ１６
には、可変長袖間処理回路１１で得られたサンプルデー
タ（加重平均値）、置換処理回路１２で得られたサンプ
ルデータ及びサンプルデータＰＯの３つのサンプルデー
タが供給され、補間／Ｗ換処理制御回路ｌ７からの制御
信号及びエラーフラグＦＰＯ状態に基づいて１つのサン
プルデータが選択され、端子ｌ８から取り出される。

すなわち、セレクタｌ６において、エラーフラグＦＰＯ
が“０″　（エラー無し）のときは、サンプルデータＰ
Ｏが取り出され、エラーフラグＦＰＯが“１”　（エラ
ー有り）であって、上記補間処理が可能なときは、可変
長袖間処理回路１１からの上記加重平均値Ｐ（補間処理
を施したサンプルデータ）が取り出され、補間処理がで
きないときは、置換処理回路１２からの上記置換処理で
得られたサンプルデータが取り出される。この出力サン
プルデータは、第１図に示す２次元エラー修整処理回路
１１２等に供給される。

Ｇ−７．２次元誤り修整の基本原理 （第５図、第６図） 次に、２次元誤り修整処理の基本原理について第５図及
び第６図を参照しながら説明する。

第１図の２次元誤り修整処理回路１１２は、上述したよ
うに、現在のライン、先行するライン、次のライン、及
び先行するフレームの対応するラインからの各ビデオサ
ンプルデータを用いる。これらの２次元的なビデオサン
プルデータに基づいて、修整アルゴリズムは、サンプル
データが最も緩慢に変化する方向を見つけようとする。

この方向（最適方向）は、修整演算を実行するのに最も
優れた方向である。このアルゴリズムで可能な方向は、
水平方向、垂直方向、斜めマイナス（負の１頃斜）方向
及び斜めプラス（正の１頃斜）方向である．本修整アル
ゴリズムはこれらの可能な方向を最良から最悪までラン
ク付けしようとする。最適の方向が決定できないとき、
あるいは最適方向の修整演算が不可能のときには、他の
２次元修整処理が実行される．これらの修整処理は、種
々の補間や置換処理である。

ここで、上述した第１図の１次元誤り修整回路１１１、
ライン遅延回路１１３、１１４、フレーム遅延回路１１
５から２次元修整処理回路１１２に供給される各サンプ
ルデータを第５図に示し、これらのサンプルデータに対
応するエラーフラグを第６図に示す． 第５図に示すように、誤り修整処理の対象となる基準サ
ンプルデータをＰＯとするとき、この基準サンプルデー
タＰＯと同一ライン（現在のライン）上の左右両側３つ
ずつの６サンプルデータを、それぞれＰ３、Ｐ２、Ｐ１
及びＭ１、Ｍ２、Ｍ３としている。これらの７個のサン
プルデータに対応して、１ライン前のライン（上方ライ
ン）上の各サンプルデータを、ＰＰ３、ＰＰ２、ＰＰＩ
、ＰＰＯ、ＰＭＩ、ＰＭ２、ＰＭ３とし、次のライン（
下方ライン）上の各サンプルデータを、ＮＰ３、ＮＰ２
、ＮＰＩ、ＮＰＯ、ＮＭＩ，ＮＭ２、ＮＭ３とし、１フ
レーム前の現在のラインに対応するライン上の各サンプ
ルデータを、ＬＰ３、ＬＰ２、ＬＰＩ、ＬＰＯ、ＬＭＩ
、ＬＭ２、ＬＭ３としている。この第５図に示す範囲を
修整ウインドウという。この修整ウィンドウは、修整演
算時に取り扱われる全てのサンプル点を含んでいる。

また、第６図に示すように、上記サンプルデータＰＯに
対応するエラーフラグをＦＰＯとすると共に、上記各サ
ンプルデータＰ３〜Ｐ１、Ｍ１〜Ｍ３、ＰＰ３〜ＰＭ３
、ＮＰ３〜ＮＭ３、ＬＰ３〜ＬＭ３に対応するエラーフ
ラグを、それぞれＦＰ３〜ＦＰＩ、ＦＭＩ〜ＦＭ３、Ｐ
ＰＰ３〜ＦＰＭ３、ＰＮＰ３〜ＦＮＭ３、ＦＬＰ３〜Ｆ
ＬＭ３としている。

ここで、基準サンプルデータＰＯを誤り修整する場合に
、誤り修整方向が水平方向（Ｈ方向）のとき、使用され
るサンプルデータは少なくともＰ１、Ｍ１となり、上記
可変長補間ではＰ３、Ｐ２、ＰＩ，Ｍｌ、Ｍ２及びＭ３
となる。また修整方向が垂直方向（Ｖ方向）のときの使
用サンプルデータはＰＰＯとＮＰＯとなり、同様に、斜
めマイナス方向（Ｄ一方向）のときＰＰＩとＮＭＩ、斜
めプラス方向（Ｄ．方向）のときＰＭＩとＮＰＩとなる
。これらは補間処理と置換処理との両方についてである
が、この他置換処理には、時間的相関関係が高い前フレ
ーム（あるいはフィールド）のエラーフリーサンプルデ
ータで置換する方法、誤り修整が既に施されたサンプル
データを用いて置換する方法等がある． ここで、特に、上述した補間処理、置換処理の方向を決
定するには、誤り修整しようとする基準サンプルデータ
の周辺のサンプルデータを用いて各方向の修整エラー（
修整誤差、逆に見ると修整精度）を求め、各方向の修整
エラーを比較して修整エラーが最小である方向が最良の
誤り修整方向とする方法を用いる。このように各誤り修
整方向毎の修整エラー（修整精度）を求め、誤り修整方
向の優先順位付けを行うためにランキング制御回路を設
けている。

すなわち、第１図の２次元誤り修整処理回路ｌｌ２は、
上記最適修整方向を見つけるためのランキング制御回路
１１７と、実際の補間や置換を行う２次元誤り修整回路
本体とから成っている．Ｇ−８．ランキング制御回路（
第７図）第７図は、上記ランキング制御回路１１７の回
路構成の一例を示すブロック回路図である。

この第７図において、Ｈ修整精度出力回路４１は、Ｈ方
向（水平方向）の誤り修整の精度を、誤り修整を施そう
とする基準サンプルデータＰＯの近傍でのＨ方向の修整
誤差（修整エラー）に基づいて予測するためめものであ
り、誤り修整を施そうとする上記基準サンプルデータＰ
Ｏの上のライン上のサンプルデータを用いて片側修整エ
ラーを演算するＨ　（ＩＪ）誤差演算回路４１ａと、同
じく下のラインのサンプルデータを用いて片側修整エラ
ーを演算するＨ　（Ｄ）誤差演算回路４ｌｂと、該Ｈ（
Ｕ）誤差演算回路４１ａの出力とＨ　（Ｄ）誤差演算回
路４ｌｂの出力との平均値を演算する平均値／セレクタ
回路４１ｃから構成される。

すなわち、Ｈ　（Ｕ）誤差演算回路４１ａには、例えば
上記基準サンプルデータＰＯの上のラインのサンプルデ
ータＰＰＩ、ＰＰＯ，ＰＭＩ及びこれらのエラーフラグ
ＦＰＰ　１、ＦＰＰＯ、ＦＰＭＩが供給され、Ｈ方向の
第１の片側修整エラーＰＰＯ−　（ＰＰ１＋ＰＭ１）／
２ が求められる．また、Ｈ　（Ｄ）誤差演算回路４ｌｂに
は、例えば上記基準サンプルデータＰＯの下のラインの
サンプルデータＮＰＩ、ＮＰＯ，ＮＭＩ及びエラーフラ
グＦＮＰ１、ＦＮＰＯ、Ｆ　Ｎ　Ｍ’　１が供給され、
Ｈ方向の第２の片側修整エラーＮＰＯ−　（ＮＰ１＋Ｎ
Ｍ１）／２ が求められる．これらの第１、第２の各片側修整エラー
は平均値／セレクタ回路４１Ｃに供給される。この平均
値／セレクタ回路４１ｃにおいて、上記１１方向の第１
、第２の片側修整エラーの平均値を求める演算が行われ
る。すなわち、Ｈ方向の修整エラーＥ（Ｈ）； Ｅ（Ｈ）＝（　　ＰｐＯ−（ＰＰ１＋ｐＭ１）／２＋　
　　ＮＰＯ−（ＮＰｌ＋Ｎ門１）／２　　　）／２が求
められる。以上のようにして求められたＨ方向の修整エ
ラーＥ（Ｈ）は、ランキング決定回路４５に供給されて
いる． ところで、上記Ｈ方向の第１の片側修整エラーＰＰＯ−
（ＰＰ１＋ＰＭ１）／２　　ｌの演算に用いられるサン
プルデータの少なくとも一方、例えばＰＰＩのエラーフ
ラグＦＰＰ　１が″１″゛　（エラー有り）のときは、
Ｈ方向の修整エラーＥ　（Ｈ）を ［ｉ（Ｈ）＝　　ＮＰＯ−（ＮＰ１＋ＮＭ１）／２のよ
うに、第２の片側修整エラーのみで決定すればよい．な
お、上記Ｈ方向の修整エラーＥ　（Ｈ）は、例えば前述
した１次元誤り修整の具体例のように、最大６サンプル
までの加重平均値を用いる可変長補間の場合の修整エラ
ーを求めるようにしてもよい。ここで、６サンプル補間
が可能な場合のＨ方向の修整エラーＥ（Ｈ）は、 Ｅ（Ｈ）＝（　　ＰＰＯ−（０．７５（ＰＰ１＋Ｐ門１
）−０．３１２５（ＰＰ２＋Ｐ門２）＋０．０６２５（
ＰＰ３＋ＰＭ３））　　　＋　　　ＮＰＯ−（０．７５
（ＮＰ１＋ＮＭ１）−０．３１２５（ＮＰ２＋ＮＭ２）
＋０．０６２５（ＮＰ３＋ＮＭ３））　　）／　２とな
る．なお、Ｈ方向の可変長補間処理の場合には、エラー
の無い実際に使用可能なサンプルの個数によって補間長
が決定される．例えば、誤り修整に６サンプルが使用で
きない場合には、補間長は２又は４サンプルとなる。

ここで、このようなＨ方向の修整エラーを計算するため
のサンプルデータのエラーフラグの状態により上記修整
エラーの計算が行えないこと等を示す無効信号（ＮＧ信
号）が用いられている．これは、例えば上記Ｈ方向の第
１の片側修整エラーの演算に用いられるサンプルデータ
の一方例えばＰＰＩのエラーフラグＦＰＰＩと、上記Ｈ
方向の第２の片側修整エラーの演算に用いられるサンプ
ルデータの一方例えばＮＰＩのエラーフラグＦＮＰ１と
が共に″１″　（エラー有り）のときは、Ｈ方向の修整
エラーＥ　（Ｈ）は計算できなくなる．このとき、上記
Ｈ方向の無効信号ＨＮＧが出力され、このＨＮＧ信号が
出力端子４６を介して後述する２次元誤り修整回路本体
に送られることにより、当該Ｈ方向を２次元誤り修整の
最適な方向としては考慮しないようにする．すなわち、
このＨ方向は誤り修整の方向から除外する． さらに本実施例においては、上述したＨ方向の第１、第
２の各片側修整エラーを、それぞれ所定の閾値Ｔと比較
している。この比較の結果、少なくとも１つの修整エラ
ーが所定の閾値Ｔ以上となるときも、上記Ｈ方向の無効
信号Ｈ　Ｎ　Ｇを出力するようにし、この方向（Ｈ方向
）を最適方向とは見なさないようにする．これは、隣接
位置での修整エラーは修整される点での修整エラーを予
測するものであるから、上記エラー閾値Ｔは予測修整エ
ラーの最大値を強制することになる．なお、上記閾値Ｔ
の値を可変なものとし、外部から設定できるようにして
もよい．この閾値Ｔを小さくすることにより、最適な２
次元エラー修整の方向決定の精度を高くすることができ
るが、誤り修整の方向が決定できなくなるサンプルデー
タが生じてくる。反対に閾値Ｔを大きくすることにより
、多くの位置において誤り修整の方向決定の精度が悪く
なる。

次に、■修整精度出力回路４２は、■方向（垂直方向）
の誤り修整の精度を、誤り修整しようとする基準サンプ
ルデータＰＯの近傍での■方向の修整エラー（修整誤差
）に基づいて予測するためのものであり、例えば、誤り
修整が施される上記基準サンプルデータＰＯの左側のサ
ンプルデータＰ１及び該サンプルデータＰ１の上下のサ
ンプルデータＰＰＩ，ＮＰＩを用いて片側修整エラーを
演算するＶ　（Ｌ）誤差演算回路４２ａと、同じくサン
，ブルデータＰＯの右側のサンプルデータＭｌ及び該サ
ンプルデータＭ１の上下のサンプルデータＰＭＩ、ＮＭ
Ｉを用いて片側修整エラーを演算するＶ　（Ｒ）誤差演
算回路４２ｂと、これらのＶ　（Ｌ）誤差演算回路４２
ａの出力及びＶ　（Ｒ）誤差演算回路４２ｂの出力の平
均値を演算する平均値／セレクタ回路４２ｃとから構成
される。

すなわち、Ｖ　（Ｌ）誤差演算回路４２ａ、Ｖ　（Ｒ）
誤差演算回路４２ｂ、平均値／セレクタ回路４２Ｃにお
いて、■方向の第１の片側修整エラーＰｌ−　（ＰＰ１
＋ＮＰ１）／２ ■方向の第２の片側修整エラー ■−（ＰＭｌ＋ＮＭ１）／２ に基づき、■方向の修整エラーＥ（Ｖ）．Ｅｍ＝（　　
ＰＬ−（ＰＰ１＋ＮＰ１）／２＋　　Ｍｌ−（ＰＭ１＋
ＮＭ１）／２　　）／２が求められる．この■方向の修
整エラーＥ　（Ｖ）はランキング決定回路４５に供給さ
れる。なお、Ｈ方向の修整エラーを求めるときと同様に
、両方の片側修整エラーが求められないときは、一方の
片側修整エラーをＶ方向の修整エラーＥ　（Ｖ）とする
。また、修整エラーが全く計算できないときは、出力端
子４７を介して■方向無効信号ＶＮＧが出力される．さ
らに、第１、第２の各片側修整エラーが所定の閾値Ｔよ
り大きいか否かが判断され、閾値Ｔより大きいときも無
効信号ＶＮＧが出力され、当該■方向は２次元誤り修整
の最適な方向として考慮されないようになされる。

Ｄ一修整精度出力回路４３は、Ｄ一方向（斜めマイナス
方向、右下がり方向）の誤り修整の精度を、エラーサン
プルデータの近傍でのＤ一方向の修整エラーに基づいて
予測するためのものであり、例えば誤り修整が施される
上記基準サンプルデータＰＯの左側のサンプルデータＰ
Ｉ及び該サンプルデータＰｌの右下がり対角線上の両端
のサンプルデータＰＰ２、ＮＰＯを用いて片側修整エラ
ーを演算するＤ　−　（Ｌ）誤差演算回路４３ａと、同
しくサンプルデータＰＯの右側のサンプルデータＭｌ及
び該サンプルデータＭ１の右下がり対角線上の両端のサ
ンプルデータＰＰＯ，ＮＭ２を用いて片側修整エラーを
演算するＤ−（Ｒ）誤差演算回路４３ｂと、これらＥｌ
（Ｌ）誤差演算回路４３ａの出力及びＤ−（Ｒ）誤差演
算回路４３ｂの出力の平均値を演算する平均値／セレク
タ回路４３ｃとから構成される． すなわち、上記Ｄ　−　（Ｌ）誤差演算回路４３ａ，Ｄ
（１？）誤差演算回路４３ｂ、平均値／セレクタ回路４
３ｃにおいて、例えばＤ一方向の第１の片側修整エラー Ｐｌ−　（ＰＰ２＋ＮＰＯ）／２ Ｄ一方向の第２の片側修整エラー ■−（ＰＰＯ＋ＮＭ２）　／２ Ｄ一方向の修整エラーＥ　（１１　）　　，Ｂ（Ｄ−）
＝（　ｌ　ＰＩ−（ＰＰ２’＋ＮＰＯ）／２＋　ｌ　Ｍ
ｌ−（ＰＰＯ＋ＮＭ２）／２　１　）／２がそれぞれ求
められる。このＤ一方向の修整エラ−Ｅ　（Ｄ．−　）
はランキング決定回路４５に供給される。なお、両方の
片側修整エラーが求められないときは、一方の片側修整
エラーをＤ一方向の修整エラーＥ　（Ｄ．．　）とする
．また、Ｈ方向の修整エラーを求めるときと同様に、上
記Ｄ一方向の修整エラーＥ　（ＩＣ　）が計算できない
ときゃ、上記第１、第２の各片側修整エラーが所定の閾
値Ｔより大きいときは、Ｄ一方向無効信号ＭＮＧ　（Ｍ
は斜め“マイナス”を意味する）が出力端子４８を介し
て出力され、当該Ｄ一方向は２次元誤り修整の最適な方
向として考慮しないようになされる．Ｄ。修整精度出力
回路４４は、Ｄ．方向（斜めプラス方向、右上がり方向
）の誤り修整の精度を、上記基準サンプルデータＰＯの
近傍でのＤ．方向の修整エラーに基づいて予測するため
のものであり、例えば誤り修整が施される基準サンプル
データＰＯの左側のサンプルデータＰＩ及び該サンプル
データｐｔの右上がり（左下がり）対角線上の両端のサ
ンプルデータＰＰＯ，ＮＰ２を用いて片側修整エラーを
演算するＤ．（Ｌ）誤差演算回路４４ａと、同じくサン
プルデータＰＯの右側のサンプルデータＭｌ及び該サン
プルデータＭ１の左下がり対角線上の両端のサンプルデ
ータＰＭ２、ＮＰＯを用いて片側修整エラーを演算する
Ｄ．（Ｒ）誤差演算回路４４ｂと、これらＤや（Ｌ）誤
差演算回路４４ａの出力及びＤ。（Ｒ）誤差演算回路４
４ｂの出力の平均値を演算する平均値／セレクタ回路４
４ｃとから構成される． すなわち、上記Ｄ　．　（Ｌ）誤差演算回路４４ａ，Ｄ
。

（Ｒ）誤差演算回路４４ｂ、平均値／セレクタ回路４４
Ｃにおいて、例えばＤ。方向の第１の片側修整エラー ＰＬ−　（ＰＰＯ＋ＮＰ２）／２ Ｄ．方向の第２の片側修整エラー 旧一（ＰＭ２４ＮＰＯ）　／２ Ｄ．方向の修整エラーＥ　（Ｄ．　）　　．Ｅ（Ｄ＋）
＝（　　Ｐｉ−（ＰＰＯ＋ＮＰ２）／２＋　　Ｍｌ−（
ＰＭ２＋ＮＰＯ）／２　　）／２がそれぞれ求められる
。このＤ．方向の修整エラーＥ　（Ｄ．　）はランキン
グ決定回路４５に供給される。なお、両方の片側修整エ
ラーが求められないときは、一方の片側修整エラーをＤ
．方向の修整エラーＥ（Ｄ。）とする。また、Ｈ方向の
修整エラーを求めるときと同様に、上記Ｄ．方向の修整
エラーＥ　（Ｄ．　）が計算できないときや、上記第１
、第２の各片側修整エラーが所定の閾値Ｔより大きいと
きは、Ｄや方向無効信号ＰＮＧ　（Ｐは斜めの“プラス
”を意味する）が出力端子４９を介して出力され、当該
Ｄ．方向は２次元誤り修整の最適方向として考慮しない
ようになされる。

次に、ランキング決定回路４５において、上記で除外さ
れていない残りの修整エラーＥ　（Ｈ）、Ｅ　（Ｖ）、
Ｅ　（ＩＣ　）、Ｅ　（Ｄ。）が互いに比較され、値が
小さいものから大きなものの順に修整方向ランキング（
優先順位）が決定される。なお、各方向の修整エラー値
が等しいときは、Ｈ方向、■方向、Ｄ一方向、Ｄ．方向
の順に優先順位があるものとされる。このランキング決
定回路４５からのランキングフラグ（複数ビット）は、
後述する２次元誤り修整回路本体に供給される。

ここで、エラーフラグの状態により、現実の修整計算が
どの方向でも実行可能とはいえない。最適方向として有
効に選択された方向とは、エラーフラグにより現実の修
整計算が実行可能とされる方向であって最もランキング
が高い方向のことである． 最適方向ランキングは輝度サンプルデータを用いて計算
される．これは、輝度データがクロマデー夕より広い帯
域幅を有し、より詳細であることによる．輝度とクロマ
の各エラーフラグ状態は個別に検査される。エラーフラ
グにより現実の修整計算が実行可能とされる方向であっ
て最もランキングが高い方向の選択は、完全に独立して
いる．このため、輝度の現実の修整方向はクロマの現実
の修整方向と異なることがある。

Ｇ−９．ランキング制御の具体例（第８図Ａ．Ｂ．Ｃ）
以上は、主として補間処理を行う場合の最適方向決定処
理を説明したが、置換処理を行う場合にも方向をランク
付けして最適方向を決定するようにしてもよい。また、
水平方向補間処理は、前述したように最大６サンプルを
用いる可変長補間としてもよい．これらを考慮したラン
キング制御のより具体的な構成について、第８図ＡＳＢ
，Ｃを参照しながら説明する。

この第８図において、先ず上記Ｈ修整精度出力回路４１
は、前述したように、最大６サンプルまでの可変長補間
処理を行う場合の修整誤差（修整エラー）を求め得るよ
うになっている。すなわち、このＨ修整精度出力回路４
１内のＨ　（Ｕ）誤差演算回路４１ａは、誤り修整を施
そうとする基準サンプルデータＰＯの上側のライン（先
のライン）上のサンプルデータ及びエラーフラグを用い
て片側修整エラーを演算するものであり、このＨ　（Ｕ
）誤差演算回路４１ａ内には、上記上側のライン上の６
個のサンプルデータＰＰ３、ＰＰ２、ＰＰＩ，ＰＭＩ、
ＰＭ２、ＰＭ３に基づき前述したような可変長補間処理
を行う可変長袖間処理回路２４１が設けられている。こ
の可変長袖間処理回路２４ｌは、例えば６サンプル使用
可能なとき、前述したような６サンプルの加重平均の演
算式を用いて補間値ＰＰＯ＋＋ｔを、 ＰＰＯ＋ｓｔ　＝κ１　ｘ　（ＰＰ１＋ＰＭ１）　＋　
Ｋ２　Ｘ　（ＰＰ２＋ＰＭ２）＋　Ｋ３　Ｘ　（ＰＰ３
÷ＰＭ３） により求める．使用可能なサンプル数が４サンプル、２
サンプルのときにもそれぞれの演算式によって補間値Ｐ
ＰＯ＋ｎｔが求められることは勿論である．このように
して可変長補間処理回路２４１により求められた補間値
ＰＰＯエ．は、補間／置換セレクタ２４２に送られる。

この補間／置換セレクタ２４２には、置換処理回路２４
３からのＨ方向置換データが供給されている。置換処理
回路２４３には上記上側のライン上の隣接サンプルデー
タＰＰ１とＰＭＩが供給されており、これらの一方が選
択されて補間／置換セレクタ２４２に送られるようにな
っている。補間／置換セレクタ２４２は、後述するよう
に、修整処理方法が最適方向補間か最適方向置換かに応
じて、すなわち、エラーフラグが片側データの補間を許
すか禁止するかに応じて、上記水平方向の可変長補間デ
ータあるいは置換データの一方に切換選択される．この
補間／置換セレクタ２４２からの出力データは、タイミ
ング合わせ用のラッチ２４５を介して滅算／比較器２４
６に送られる．減算／比較器２４６は、ラッチ２４５か
らの出力と上記上側のライン上の修整対象サンプルデー
タＰＰＯとの差をとって片側修整エラーとして出力する
と共に、この片側修整エラーが上記閾値Ｔ以上となるか
否かの比較判別を行って判別結果を出力する．さらにＨ
　（Ｕ）誤差演算回路４１ａからは、上記上側のライン
上の周辺サンプルデータを用いた補間処理や置換処理が
行えないことを示す計算不可信号が出力され、上記片側
修整エラー及び判別結果と共に平均値／セレクタ回路４
１ｃに送られている．なお、このようなＨ修整精度出力
回路４１に供給されるサンプルデータについては、説明
を簡略化するために、最終的な演算結果における対応関
係を第５図に従って示したが、ラッチ２４５により１サ
ンプル分のずれが生ずることを考慮して、現実に入力す
るサンプルデータとしては、サンプルデータＰＰＯやＮ
ＰＯに対する他のサンプルデータのタイミングを１サン
プル分ずらしておく（先行させておく）ことが必要であ
る． 次にＨ修整精度出力回路４１内のＨ　（Ｄ）誤差演算回
路４ｌｂは、誤り修整を施そうとする基準サンプルデー
タＰＯの下側のライン（次のライン）上のサンプルデー
タ及びエラーフラグを用いて片側修整エラーを演算する
ものであり、上記Ｈ　（Ｕ）誤差演算回路４１ａと同様
な構成を有している．ここで、Ｈ　（Ｄ）誤差演算回路
４ｌｂ内の可変長袖間処理回路２４１は、上記上側のラ
イン上の６個のサンプルデータＮＰ３、ＮＰ２、ＮＰｉ
ＮＭ１，ＮＭ２、ＮＭ３に基づき可変長補間処理を行う
ものである．この他、Ｈ（０）誤差演算回路４ｌｂ内に
は、取り扱うデータが異なるのみでＨ　（Ｕ）誤差演算
回路４１ａ内の各回路と同じ作用を行う補間／置換セレ
クタ２４２、置換処理回路２４３、ランチ２４５及び減
算／比較器２４６が設けられている。このＨ　（Ｄ）誤
差演算回路４ｌｂの濾算／比較器２４６からの片側修整
エラー及び判別結果（閾値Ｔとの比較結果）と、上述し
たような計算不可信号とが、平均値／セレクタ回路４１
ｃに送られる。

平均値／セレクタ回路４１ｃは、Ｈ　（Ｕ）誤差演算回
路４１ａからの片側修整エラーと、Ｈ　（Ｄ）誤差演算
回路４ｌｂからの片側修整エラーとの平均値をとって前
述したＨ方向修整エラーＥ　（Ｈ）を出力すると共に、
上記各判別結果や各計算不可信号に応じて上記Ｈ方向を
最適方向ラジキングから除外させるための信号（Ｈ方向
無効信号）ＨＮＧを出力する。

次に、各修整精度出力回路４２〜４４においては、上記
可変長補間の代わりに２サンプル補間、いわゆる平均値
補間が行われていることより、各誤差演算回路４２ａ、
４２ｂ、４３ａ、４３ｂ、４４ａ、４４ｂ内には、それ
ぞれ平均値計算用の加算器２４４が設けられている． 例えば、■修整精度出力回路４２のＶ　（Ｌ）誤差演算
回路４２ａは、誤り修整が施される上記基準サンプルデ
ータＰＯの左側のサンプルデータＰＩ及び該サンプルデ
ータＰ１の上下のサンプルデータＰＰＩ、ＮＰＩを用い
て片側修整エラーを演算するものであるから、このＶ　
（Ｌ）誤差演算回路４２ａ内の加算器２４４にはサンプ
ルデータＰＰＩ、ＮＰＩが供給され、これらが加算され
て１ビットシフトされ（１／２され）で補間／置換セレ
クタ２４２に送られるようになっている．他の構成及び
動作は、上述したＨ　（Ｕ）誤差演算回路４１ａやＨ　
（Ｄ）誤差演算回路４ｌｂと同様であり、補間／置換セ
レクタ２４２には、置換処理回路２４３からの置換デー
タ（Ｖ方向の基準サンプル左側めサンプルデータＰＰＩ
又はＮＰＩ）が供給されており、これらの補間データあ
るいは置換データの一方が、修整処理方法が最適方向補
間か最適方向置換かに応じて、すなわちエラーフラグが
片側データの補間を許すか禁止するかに応じて選択され
て出力される。この補間／置換セレクタ２４２からの出
力データは、タイミング合わせ用のラツチ２４５を介し
て減算／比較器２４６に送られ、上記左側の修整対象サ
ンプルデータＰ１との差がとられて片側修整エラーとし
て出力されると共に、この片側修整エラーが上記閾値Ｔ
以上となるか否かの比較判別結果が出力される。またＶ
（Ｌ）ｆｉ差演算回路４２ａからは、上述のような計算
不可信号も出力され、これらが平均値／セレクタ回路４
２Ｃに送られている。

他の誤差演算回路４２ｂ，４３ａ，４３ｂ，４４ａ、４
４ｂには、取り扱うデータが異なるのみで、上記Ｖ　（
Ｌ）誤差演算回路４２ａ内の各回路と同じ作用を行う加
算器２４４、補間／置換セレクタ２４２、置換処理回路
２４３、ラソチ２４５及び減算／比較器２４６が設けら
れている。そして、平均値／セレクタ回路４２ｃは、上
記平均値／セレクタ回路４１ｃと同様に、Ｖ　（Ｌ）誤
差演算回路４２ａからの片側修整エラーと、Ｖ　（Ｒ）
誤差演算回路４２ｂからの片側修整エラーとの平均値を
とって前述した■方向修整エラーＥ　（Ｖ）を出力する
と共に、上記Ｖ方向を最適方向ランキングから除外させ
るための■方向無効信号ＶＮＧを出力する．また同様に
、平均値／セレクタ回路４３ｃはＤ一方向修整エラーＥ
　（Ｄ−　）及びＤ一方向無効信号ＭＮＧを出力し、平
均値／セレクタ回路４３Ｃは、Ｄ．方向修整エラーＥ　
（Ｄ．　）及びＤ．方向無効信号ＰＮＧを出力する。

次に、ランキング決定回路４５は、上記４方向の修整：
ｘラーＥ　（Ｈ），Ｅ　（Ｖ）　、Ｅ　（Ｄ−　）、Ｅ
　（Ｄ．　）の大小関係を互いに比較するための６個の
比較器２５１〜２５６から成っている。すなわち、これ
らの比較器２５１〜２５６により、Ｅ　（Ｈ）　＞Ｅ　
（ｖ）　、Ｅ　（Ｈ）　＞Ｅ　（Ｄ−）、Ｅ　（Ｈ）　
＞Ｅ　　（Ｄ．）　、Ｅ　（ｖ）　　＞Ｅ　（Ｄ−）、
Ｅ　（Ｖ）　　＞Ｅ　（Ｄや）　、Ｅ　（ＤＪ　＞Ｅ　
（Ｄ．）の６つの大小関係を見ることにより、上記４方
向の修整エラーの大小関係を全て確認できる。ここで、
Ｅ　（Ｈ）　＞Ｅ　（Ｖ）　、すなわちＥ　（Ｈ）大な
り（Ｇｒｅａｔｅｒ　ｔｈａｎ）　Ｅ　（Ｖ）か否かの
比較出力をＨＧｖとする．同様に、Ｅ　（Ｈ）　＞Ｅ　
（Ｄ−）からＥ　（Ｄ−）　＞Ｅ　（Ｄ．）までの各比
較出力を、それぞれＨＧＭ，ＨＧＰ，ＶＧＭ，ＶＣ，Ｐ
，ＭＧＰとする。これらの出力を表す英文字の内、Ｍは
斜め“マイナス”　（ＩＣ　）を、Ｐは斜め“プラス”
（Ｄ４）をそれぞれ意味している。

このランキング決定回路４５からの各出力ＨＧ■〜ＭＧ
Ｐは、ラッチ２５９を介して出力される。

この出力が、上記第７図の出力端子５０から出力される
ランキングフラグに対応するものである。

また、上記４方向の無効信号ＨＮＧ，ＶＮＧ，ＭＮＧ．
．ＰＮＧは、ラッチ２４９を介して各出力端子４６、４
７、４８、４９よりそれぞれ取り出される．なお、これ
らのラッチ２５９、２４９により出力データがそれぞれ
ｌサンプル分ずれる（遅延される）ことを考慮して、後
段での誤り修整処理を行うことが必要とされることは勿
論である。

Ｇ−１０．　２次元修整処理回路本体（第９図）次に、
第９図は２次元修整処理回路本体の具体例を示している
． この第９図の構成において、入力端子７０には上述した
誤り修整を施そうとする基準サンプル点の周辺のエラー
フラグ（例えばＦＰＰＩ、ＦＰＰＯ，ＦＰＭＩ，ＦＰＩ
．．ＦＭＩ，ＦＮＰＩ、ＦＮＰＯ、ＦＮＭＩ等）が供給
されており、入力端子７１及び７２には、上述のような
最適方向ランキングにより得られたランキングフラグ及
び各方向の演算可能信，号が供給されている．第９図の
最適補間方向決定回路５１と最適置換方向決定回路５３
とは、これらのエラーフラグ、ランキングフラグ及び演
算可能信号の全てがそれぞれ送られており、これらの情
報を用いて、誤り修整を施そうとする基準となるエラー
サンプルデータＰＯの周辺のエラー状態を判断し、最適
な修整方向の誤り修整方法を決定している。また入力端
子７３には、前述した１次元修整処理回路１１１がらの
、誤り修整が施された基準サンプル点の補間データ、す
なわち水平方向の可変長補間データが供給され、入力端
子７４乃至７９には、■方向、Ｄ一方向及びＤ。方向の
補間を行うためのサンプルデータＰＰＯ，ＮＰＯ、ＰＰ
Ｉ，ＮＭＩ及びＰＭＩ，ＮＰ１がそれぞれ供給されてい
る。入力端子８０乃至８７には、Ｈ方向、■方向、Ｄ一
方向及びＤ。方向の置換を行うための基準サンプル周辺
の８個のサンプルデータＰＰＩ、ＰＰＯ、ＰＭＩ，ＰＯ
、Ｍ１、ＮＰＩ，ＮＰＯ、ＮＭＩがそれぞれ供給されて
いる。さらに、入力端子８８には、■フレーム前の基準
サンプル点に対応する点のサンプルデータ１．．　Ｐ　
Ｏが供給され．，入力端子８９には、誤り修整される基
準サンプルデータＰＯが供給されている。

ここで、第９図の内部構成は、次のように大別できる．
すなわち、端子７３乃至端子７９を介して人力される上
記基準サンプル点の周辺のエラーフリーサンプルデータ
を用いて補間処理を行う部分（最適補間方向決定回路５
１、任意補間方向決定回路５４、エラー修整方法セレク
タ５８、補間回路６ｌ乃至補間回路６３、セレクタ６４
、６６で構成される）と、端子８０乃至端子８７を介し
て入力される上記基準サンプル点周辺のエラーフリーサ
ンプルデータを用いて置換処理を行う部分（最適置換方
向決定回路５３、最近隣置換決定回路５６、エラー修整
方法セレクタ５Ｂ、セレクタ６５、６６で構成される）
と、端子８日を介して入力される前フレームのエラーフ
リーサンプルデータを用いて時間的な置換処理を行う部
分（高精度テンボラル置換決定回路５２、低精度テンボ
ラル置換決定回路５５、エラー修整方法セレクタ５８、
セレクタ６６で構成される）と、誤り修整が既に施され
たサンプルデータを用いて置換処理を行う部分（繰り返
し置換決定回路５７、リカージッンカウント発生回路５
９、・リカージッンカウントメモリ６０、エラー修整方
法セレクタ５８、セレクタ６５、６６で構成される）と
である．ここで、この２次元修整処理回路本体において
は、例えば次の第１表に示すような修整ストラテジ（修
整アルゴリズム）の内の、最も優先度が高くかつ計算可
能なストラテジが選択されるようになっている。

第１表 この第１表は、優先度の高いものから低いものの順に、
修整ストラテジと瞬時エラーレートとを一覧表化したも
のである．エラーレートは各誤り修整方法が適用可能な
範囲を示し、同一のエラーレートに対して、複数のエラ
ー修整方法が適用可能であることを示している．第９図
には、この第１表の順序に従って、最適補間方向決定回
路５１、高精度テンボラル置換決定回路５２、最適置換
方向決定回路５３、任意補間方向決定回路５４、低精度
テンボラル置換決定回路５５、最近隣置換決定回路５６
、繰り返し（リカーシヴ）置換決定回路５７が設けられ
ている。

第１表中のエラーレートはエラー修整方法を決定するた
めには用いられず、上述のようにエラー修整が施される
基準サンプルデータＰＯの周辺のエラーフラグの状Ｕ（
エラーパターン）によって、また、ビデオデータの内容
によって、エラー修整方法が決定される，しかしながら
、正確なストラテジは、殆どエラーレートが低いときの
み使用される．この優先システムは、いわゆるモードレ
スの修整を可能とする．すなわち、現在の再生モードに
よらず、現在のエラーパターンに対して最良の誤り修整
方法が常に選択される。ここで、第１表の瞬時エラーレ
ートは、各修整ストラテジが可能なエラーレートの最小
値と最大値を示している。

各ストラテジが用いられる実際のエラーレートは、各修
整されようとする点についてのエラーフラグのパターン
に大きく依存する。

修整ストラテジの選定は各種ストラテジの計算可能性に
依存する。ある方向についての補間計算が可能であれば
、その方向は補間可能である。同様に、ある方向につい
ての置換サンプルが有効であれば、その方向は置換可能
である。

以下、上記各エラー修整方法（修整ストラテジ、修整ア
ルゴリズム）をそれぞれ説明する。

Ｇ−１１．最適方向補間、最適方向置換、任意方向補間
、最近Ｖ！Ｊ置換　（第９図） 先ず、最適方向の補間処理のための構成及び動作につい
て説明する。

第９図の最適補間方向決定回路５ｌには、誤り修整が施
される基準となるエラーサンプルデータＰＯ周辺のサン
プルデータのエラーフラグＰＰＰ１、ＦＰＰＯ，ＦＰＭ
１、ＦＰ１、ＦＭＩ、ＦＮＰｉ　ＦＮＰＯ、ＦＮＭＩと
、上記ランキング制御回路からのランキングフラグ（例
えば上記比較出力信号ＨＧＶ、ＨＧＭ，ＨＧＰ，ＶＧＭ
、ＶＣＰ，ＭＣ；Ｐ）と、各方向の計算可能性を示す上
記無効信号ＨＮＧ，ＶＮＧ，ＭＮＧ，ＰＮＧ）とが供給
されている。最適補間方向決定回路５ｌは、これらのエ
ラーフラグ、ランキングフラグ及び無効信号の状態を判
断することにより、最適な補間方向を決定し、制御信号
をエラー修整方法セレクタ５８に送る．具体的には、上
述したＨ方向、■方向、Ｄ一方向、Ｄ。方向の内のいず
れかの方向について、上記無効信号が有効状態（上記計
算された修整エラーが閾値Ｔ以下となるとき）で、補間
処理に用いられるサンプルデータがエラー状態にないと
き、この最適方向補間処理が可能となる。

そして、補間可能な最上ランキングの方向が選ばれる．
すなわち、上記無効信号及びエラーフラグにより不適当
とされる方向を除外し、上記ランキングフラグに基づい
て最優先の方向が決定される。

この最優先の方向を示す制御信号がエラー修整方法セレ
クタ５８に供給される． エラー修整方法セレクタ５８がらは、最適方向補間デー
タを選択するための選択制御信号が、セレクタ６４及び
６６に送られる。このとき、セレクタ６４において、上
記４方向でそれぞれ補間処理されたサンプルデータ（補
間データ）の１つが゜選択される。すなわち、セレクタ
６４には、端子７３を介して上述の１次元エラー修整回
路で既に計算されて得られたＨ方向の加重平均値（可変
長補間データ）が供給されている．また、例えばＶ補間
回路６１には、端子７４；７５を介して、補間処理が施
されるサンプルデータＰＯの上下のサンプルデータＰＰ
Ｏ、ＮＰＯがそれぞれ供給され、この■補間回路６１に
おいて、上述した■方向の補間値（　（ＰＰＯ＋ＮＰＯ
）／２）が求められ、この■方向補間値がセレクタ６４
に供給されている．またＤ補間回路６２には、端子７６
、７７を介して、補間処理が施されるサンプルデータＰ
Ｏの右下がり対角線上のサンプルデータＰＰ１、ＮＭ１
がそれぞれ供給され、このＤ一補間回路６２にてＤ一方
向の補間値（　（ＰＰ１＋ＮＭ１）／２）が求められセ
レクタ６４に供給されている．Ｄ。補間回路６３には、
端子７８、７９を介して、補間処理が施されるサンプル
データＰＯの右上がり（左下がり）対角線上のサンプル
データＰＭＩ、ＮＰＩがそれぞれ供給されてＤや方向の
補間値（　（ＰＭｌ＋ＮＰ１）／２）が求められ、この
補間値がセレクタ６４に供給されている。

以上のように各方向の補間値がセレクタ６４に供給され
、エラー修整方法セレクタ５Ｂからの制御信号により、
上記最適補間方向決定回路５ｌで決定された方向（修整
エラーが最小の方向）の補閾値が選択されて、セレクタ
６６に送られる。上記最適方向補間処理が可能であると
きには、セレクタ６６はセレクタ６４からの出力データ
を選択して端子６８に送る． なお、この最適方向補間処理が行えないときには、この
最適方向補間方法は選択されず、次に優先順位が高い高
精度テンボラル置換方法から順に選択される． 次に、最適方向置換について説明する。

最ｉｆ！！換方向決定回路５３には、エラーフラグＦＰ
ＰＩ，ＦＰＰＯ、ＦＰＭＩ、ＦＰＩ、ＦＭＩ、ＦＮＰ　
１、ＦＮＰＯ、ＦＮＭＩ　ランキング回路からのランキ
ングフラグ及び各方向の演算可能信号が供給され、これ
らのエラーフラグ、ランキングフラグ及び上記無効状態
等が判断され、最適な置換方向が決定される。具体的に
は、上記Ｈ方向、■方向、Ｄ一方向、Ｄや方向の内のい
ずれかの方向について、上記無効信号及びエラーフラグ
により不適当とされる方向を除外し、残りの方向のラン
キングフラグに基づいて最優先の方向を決定している。

この最優先の方向を示す制御信号がエラー修整方法セレ
クタ５８に供給される。

エラー修整方法セレクタ５８において、最適置換方向に
よる置換が選択されたとき、セレクタ６５、６６が制御
され、端子８０乃至端子８７を介してそれぞれ入力され
るサンプルデータＰＰＩ、ＰＰＯ、ＰＭＩ、ＰＩ，Ｍｌ
，ＮＰＩ，ＮＰＯ，ＮＭＩの内、上記最適置換方向決定
回路５３で決定された方向（修整エラーが最小の方向）
のサンプルデータがセレクタ６５及びセレクタ６６を介
して端子６８に送られる。

次に、任意方向補間について説明する。

任意補間方向決定回路５４には、エラーフラグＦＰＰ　
１、ＦＰＰＯ、ＦＰＭＩ、ＦＰＩ、ＦＭＩ，ＦＮＰ　１
、ＦＮＰＯ、ＦＮＭＩが供給され、これらのエラーフラ
グの状態が判断される。すなわち、エラーフラグが“０
”（エラー無し）である方向が選択され、この方向の補
間処理が可能なことを示す制御信号がエラー修整方法セ
レクタ５８に供給される。なお、複数の方向が使用可能
なときは、Ｈ方向、■方向、Ｄ。方向、Ｄ一方向の順に
優先順位が設定される． エラー修整方法セレクタ５８において、任意補間方向に
よる補間が選択されたとき、セレクタ６４、６６が制御
され、セレクタ６４に入力される各方向の補間値Ｐの内
で上記任意補間方向決定回路５４で決定された方向の補
間値Ｐが選択され、セレクタ６６を介して端子６日に送
られる。

次に最近隣置換について説明する． 最近隣置換決定回路５６には、エラー修整が施されるエ
ラーサンプルデータＰＯの両側の４個のエラーフラグＦ
Ｐ２、ＦＰＩ，ＦＭＩ、ＦＭ２、上のラインの３個のエ
ラーフラグＦＰＰ　１、ＦＰＰＯ，ＦＰＭＩ及び下のラ
インの３個のエラーフラグＦＮＰ　１、ＦＮＰＯ、ＦＮ
ＭＩが供給され、これらのエラーフラグの状態が判断さ
れる。すなわち、エラーフラグが“０”（エラー無し）
のサンプルデータのうちで一番近い（最近隣）サンプル
データを用いてエラーサンプルデータＰＯを置き換える
のである。この最近隣サンプルデータでエラーサンプル
データＰＯを置き換える制御信号がエラー修整方法セレ
クタ５８に供給される．なお、複数のサンプルデータが
使用可能なときは、サンプルデータＰ１、Ｍ１、Ｐ２、
Ｍ２、ＰＰＯ、ＮＰＯ，ＰＰＩ、ＰＭＩ、ＮＰＩ，ＮＭ
Ｉの順に優先順位が設定される。

エラー修整方法セレクタ５８において、最近隣置換が選
択されたとき、セレクタ６５、６６が制御され、端子８
０乃至端子８７を介してそれぞれ人力されるサンプルデ
ータＰＰＩ、ＰＰＯ、ＰＭ１、Ｐ１、Ｍ１、ＮＰＩ、Ｎ
ＰＯ、ＮＭＩから上記最近隣置換決定回路５６で決定さ
れたサンプルデータが選択され、セレクタ６６を介して
端子６８に送られる． Ｇ−１２．高精度及び低精度のテンポラル置換（第９図
〜第１２図） 先ず、高精度テンボラル置換処理のための概略構成及び
動作について説明する。

高精度テンボラル置換決定回路５２には、誤り修整が施
される基準エラーサンプルデータＰＯの両側の６個のサ
ンプルデータＰ３、Ｐ２、Ｐ１、Ｍｌ，Ｍ２、Ｍ３、前
フレームの対応するラインの７個のサンプルデータＬＰ
３、ＬＰ２、ＬＰＩ、ＬＰＯ、ＬＭＩ、ＬＭ２、ＬＭ３
、これらのサンプルデータのエラーフラグＦＰ３、ＦＰ
２、ＦＰ１、ＦＭＩ、ＦＭ２、ｆ’Ｍ３、ＦＬＰ３、Ｆ
ＬＰ２、ＦＬＰＩ，ＦＬＰＯＳＦＬＭＩ、ＦＬＭ２、Ｆ
ＬＭ３が供給され、上記エラーフラグが判断され、時間
的（時間軸上の）置換処理が可能か否かが決定される．
上記エラーフラグの全てが“０”（エラー無し）であり
、かつ対応するサンプルデータ同士の差が所定の閾値Ｈ
Ｔ以下のとき、前フレームのサンプルデータＬＰＯを用
いてエラーサンプルデータＰＯを置換する制御信号がエ
ラー修整方法セレクタ５８に供給される。

すなわち、 ＦＰ３＝ＦＰ２＝ＦＰ１＝Ｆ？Ｉ１＝ＦＭ２＝ＦＭ３＝
ＦＬＰ３＝ＦＬＰ２．ＦＬＰ１＝ＦＬＰＯ＝ＦＬＭｌ＝
ＦＬＭ２＝ＦＬ門３；０，ＬＰ３−Ｐ３　　≦ＨＴ，　
　ＬＭＩ−Ｍｌ　　≦１１Ｔ，ＬＰ２−Ｐ２　　≦■Ｔ
，　　ＬＭ２−Ｍ２　　≦ＨＴ，ＬＰＩ−ＰＩ　　≦｝
ＩＴ，　　ＬＭ３−Ｍ３　　≦ＨＴの条件全てを満足す
るとき、エラーサンプルデータＰＯをサンプルデータＬ
ＰＯで置き換えるのである．すなわち、エラーサンプル
データＰＯの両側の６個のサンプルデータについての前
フレームの対応データとの差が上記閾値ＨＴ以内のとき
は、エラーサンプルデータＰＯも時間的に変化がないも
のとして置換を行うのである。なお、上記閾値ＨＴは小
さな値とされ、変更可能である。

エラー修整方法セレクタ５８において、高精度テンポラ
ル置換が選択されたとき、セレクタ６６が制御され、端
子８８を介して入力される前フレームのサンプルデータ
ＬＰＯが端子６８に送られる。

次に低精度テンボラル置換について説明する。

低精度テンポラル置換決定回路５５には、エラー修整が
施されるエラーサンプルデータＰＯの両側の６個のサン
プルデータＰ３、Ｐ２、Ｐ１、Ｍ１、Ｍ２、Ｍ３、前フ
レームの対応するラインの７個のサンプルデータＬＰ３
、ＬＰ２、ＬＰＩ、ＬＰＯ、ＬＭＩ，ＬＭ２、ＬＭ３及
びこれらのサンプルデータのエラーフラグＦＰ３、ＦＰ
２、ＦＰ１、ＦＭＩ、ＦＭ２、ＦＭ３、ＦＬＰ３、ＦＬ
Ｐ２、ＦＬＰ　１、ＦＬＰＯ、ＦＬＭＩ，ＦＬＭ２、Ｆ
ＬＭ３が供給される．この低精度テンポラル置換決定回
路５６において、上記エラーフラグが判断され、エラー
フラグＦＬＰＯが“０″（エラー無し）であり、エラー
サンプルデータＰＯの各片側の対応する３組のエラーフ
ラグのうちの少なくとも１組がそれぞれ“０”（エラー
無し）であり、かつ上記２組の各サンプルデータの差が
所定の閾値ＬＴ以下のとき、前フレームのサンプルデー
タＬＰＯを用いてエラーサンプルデータＰＯを置換する
制御信号がエラー修整方法セレクタ５８に供給される．
すなわち、 ＰＬＰＯ＝０，且つ ＦＰ３・ＦＬＰ３＝Ｏ又はＦＰ２＝ＦＬＰ２＝０又はＰ
ＰＩ・ＰＬＰ１＝０，且つＦＭ１＝ＦＬＭ１−０又はＦ
Ｍ２＝ＦＬＭ２＝０又はＰＭ３・ＦＬＭ３・０，且つＬ
Ｐｎ−Ｐｎ　　≦ＬＴ，　　ＬＭｍ−Ｍｍ　　≦ＬＴ（
ただし、ｎ，ｍはエラーフリーサンプルデータ対の番号
１，２．３を表す） の条件を満足するとき、エラーサンプルデータＰＯをサ
ンプルデータＬＰＯで置き換えるのである．換言すると
、上記高精度テンポラル置換回路５２においては、エラ
ーサンプルデータＰＯの両側６個のサンプルデータ及び
対応する前のフレームのサンプルデータが全てエラーフ
リー状態でなげればならなく、エラーレートが低いとき
、咳高精度テンボラル置換が脊効であり、低精度テンボ
ラル置換は、高いエラーレートのときに有効である。

なお、上記閾値ＬＴは小さな値とされ、変更可能である
． エラー修整方法セレクタ５８において、低精度テンポラ
ル置換が選択されたとき、セレクタ６６が制御され、端
子８８を介して入力される前フレームのサンプルデータ
ＬＰＯが端子６８に送られる． ところで、上述の高精度テンボラル置換を実現するため
の具体的なハードウェア構成としては、例えば第１０図
に示すようなものがある。

この第ｌθ図において、入力端子１２１には上記テンボ
ラル置換処理を施そうとする入カビデオ信号が供給され
ている。この入力ビデオ信号は、１フレーム遅延回路１
２２で１フレーム区間遅延され、これらの入力ビデオ信
号及び１フレーム遅延ビデオ信号が比較判定回路１２４
に送られる．マルチプレクサ１２３は、上記エラー修整
しようとする基準サンプルの周辺サンプルのフレーム相
関性が高いときのみ、■フレーム前のサンプルデータを
エラーサンプルデータと置換して、出力端子１２５を介
して出力する。

上記比較判定回路１２４は、上記人力ビデオ信号が供給
される７段のレジスタＦＦから成るシフトレジスタ回路
と、上記フレーム遅延ビデオ信号が供給される７段のレ
ジスタＦＦから成るシフトレジスタ回路と、上記周辺サ
ンプルデータについてフレーム間で対応する各データを
それぞれ互いに比較する６個の比較回路ＣＰと、これら
の各比較回路ＣＰからの出力の論理和をとることにより
フレーム相関性が高いか否かを判定するためのＡＮＤゲ
ート１２６とを有して構成されている。なお、上記各レ
ジスタＦＦは、クロツク入力端子１２７からのデータク
ロックに応じてクロツク動作している。

次に、上記比較判定回路１２４内の２つの７段シフトレ
ジスタを構成する各レジスタＦＦからの各出力は、上記
第５図の各サンプルデータＰ３、Ｐ２、Ｐ１、ＰＯ，Ｍ
ｌ、Ｍ２、Ｍ３及びＬＰ３、ＬＰ２、ＬＰＩ、ＬＰＯ，
ＬＭＩ，ＬＭ２、ＬＭ３にそれぞれ対応するものとなる
。各比較回路ＣＰは、上記基準サンプル点の左右側３サ
ンプルずつの計６サンプルについて、ｌフレームを介し
て対応する各サンプルデータＰ３とＬＰ３、Ｐ２とＬＰ
２等を比較し、その比較誤差、すなわちＩＰ３−ＬＰ３
１　　１Ｐ２−ＬＰ２１等が、それぞれ上記所定の閾値
ＨＴ以下のとき、当該比較回路ＣＰからの出力信号を、
“Ｈ”　（ハイレベル、あるいは０１″）とするもので
ある。これらの６個の比較回路ＣＰからの出力を、それ
ぞれＨＴＰ３、ＨＴＰ２、ＨＴＰＩ、ＨＴＭ１、ＨＴＭ
２、ＨＴＭ３とし、これらの比較出力ＨＴＰ３〜ＨＴＭ
３が“Ｈ″となるときを広義の「同値」関係とする。

上記基準サンプルデータＰＯの両側３サンプルずつの周
辺サンプルデータについてのフレーム間対応データが全
て上記広義の「同値」であるとき、すなわち上記比較出
力ＨＴＰ３〜ＨＴＭ３が全て″Ｈ″となるとき、ＡＮＤ
ゲート１２６からの出力が″Ｈ′”となる．このＡＮＤ
ゲート１２６からの出力が“Ｈ”となることは、上記周
辺でのフレーム相関性が高いと判定されたことに相当す
る．ＡＮＤゲート１２６からの出力は、ＡＮＤゲート１
２８に送られており、このＡＮＤゲート１２Ｂからの出
力により上記マルチプレクサ１２３が切換制御されるよ
うになっている。マルチプレクサ１２３は、上記基準サ
ンプルデータＰＯと、１フレーム前のサンプルデータＬ
ＰＯとのいずれか一方を切換選択して、出力端子１２５
に送るものである。

ここで、このような高精度テンボラル置換が適正に行わ
れるためには、上記基準サンプルデータＰＯがエラーで
あり、フレーム間で比較される各周辺サンプルデータ及
び修整用の１フレーム前のサンプルデータＰ３、Ｐ２、
Ｐ１、Ｍ１、Ｍ２、Ｍ３及びＬＰ３、ＬＰ２、ＬＰＩ、
ＬＰＯ，ＬＭ１、ＬＭ２、ＬＭ３が全てノーエラーであ
ることを条件としている。このエラー条件は、それぞれ
のエラーフラグを用い゜ζ判断する．すなわち第ｌθ図
において、入力端子１３１にはエラーフラグが供給され
ており、２つの７段シフトレジスタとフレーム遅延回路
１３２とを用いることにより、上記第６図に示した各エ
ラーフラグＦＰ３〜ＦＭ３、ＦＬＰ３〜ＦＬＭ３を得て
いる。これらのエラーフラグの内、上記基準サンプル点
のエラーフラグＬＰＯのみがＡＮＤゲート１２８に送ら
れ、他の１３個のエラーフラグＦＰ３〜ＦＰＩ、ＦＭ１
〜ＦＭ３及びＦＬＰ３〜ＦＬＭ３は全てＮＯＲゲート１
２９に送られている．すなわち、現在フレームと前のフ
レームの近傍点のエラーフラグはＮＯＲゲート１２９に
入力されている。もし、これらの全ての点がノーエラー
（エラー無し）で、エラーフラグが”Ｌ”　（あるいは
″０″）のとき、ＮＯＲゲート１２９からの出力は“Ｈ
″　（あるいは“１”）となる．この出力と共に、サン
プルデータ点のエラーフラグＦＰＯがＡＮＤゲート１２
Ｂに送られる。従って、上記ＡＮＤゲート１２６からの
出力と、ＮＯＲゲート１２９からの出力と、エラーフラ
グＦＰＯの全てが″Ｈ”となるときのみ、ＡＮＤゲー１
−１２８からの出力が“Ｈ”となり、このときマルチプ
レクサ１２３は上記サンプルデータＬＰＯを切換選択し
て出力端子１２５に送るように制御される。

この第ｌＯ図に示すようなテンボラル置換を用いること
により、修整が必要なエラーフラグが立っているサンプ
ルデータの周辺のサンプルデータについて、エラー無し
でかつフレーム相関性が高いとき、すなわち動きや変化
の少ない静止画像部分について、エラーの無いｌフレー
ム前のサンプルデータを用いて時間軸方向の修整が行わ
れるため、ビデオ画像内容に応じた修整誤差の極めて少
ない最適の時間軸方向の誤り修整を実現することができ
る． ところで、この第１０図に示すような構成において、比
較判定回路１２４内の各レジスタＦＦは、いずれもビデ
オデータ（例えば１サンプル８ビットのデータ）を１サ
ンプル遅延させることが必要とされ、また比較回路ＣＰ
も６個必要とされ、構成がやや複雑化する．そこで、次
の第１１図に示すように、先にビデオサンプルデータの
比較を行っておき、その比較結果を１サンプルずつ遅延
したものにより条件判断することで、上記第ｌＯ図と等
価な動作を実現している。なお、第１１図には、上記低
精度テンボラル置換処理のためのハードウェア構成も図
示している。

この第１１図において、入力端子１４１には現在フレー
ムのビデオサンプルデータが、入力端子１４２にはｌフ
レーム前の（１フレーム遅延された）ビデオサンプルデ
ータが、それぞれ供給されている．これらのサンプルデ
ータは、減算器１４３にて、例えば前フレームデータか
ら現在フレームデータが減算され、次の絶対値回路１４
４にてその絶対値がとられることで、上述した比較誤差
、すなわちｌＬＰ３−Ｐ３１　　１ＬＰ２−Ｐ２１等が
得られることになる。この比較誤差出力を、比較回路１
４５に送って、上記高精度テンポラル置換用の閾値ＨＴ
と比較し、該閾値ＨＴ以下となるとき“Ｈ”　（あるい
は“ｌ”）となる比較出力を、７段のシフトレジスタ１
４６に送る。この７段シフトレジスタ１４６の各レジス
タの内、中央の基準位置レジスタ以外の６個のレジスタ
がらの各出力が、上記ＨＴＰ３、ＨＴＰ２、ＨＴＰＩ，
ｌ｛ＴＭ１、ＨＴＭ２、ＨＴＭ３に相当することになる
。

これらの出力ＨＴＰ３〜ＨＴＭ３は、高精度テンボラル
置換決定論理回路１５０のＡＮＤゲート１５ｌに送られ
る。この高精度テンボラル置換決定論理回路１５０には
、現在フレームの上記基準サンプル点の周辺６サンプル
のエラーフラグＦＰ３、ＦＰ２、ＦＰＩＳ　ＦＭＩ，Ｆ
Ｍ２、ＦＭ３と、１フレーム前の対応するサンプル点の
エラーフラグＦＬＰ３、ＦＬＰ２、ＦＬＰＩ，ＦＬＭＩ
．．ＦＬＭ２、ＦＬＭ３が供給されており、これらはＮ
ｏＲゲート１５２に送られている．さらに、上記基準サ
ンプル点に対応する１フレーム前のサンプル点のエラー
フラグＦＬＰＯがインバータ１５３を介しＡＮＤゲート
１５４に送られており、このＡＮＤゲート１５４には、
上記ＡＮＤゲート１５１からの出力及び上記ＮＯＲゲー
ト１５２からの出力が送られている．またさらに、この
高精度テンボラル置換が可能であることを示す高精度テ
ンボラル置換イネーブル信号ＨＴＥＮをＡＮＤゲート１
５４に送るようにしている．従って、ＡＮＤゲート１５
．４からは、上記高精度テンボラル置換の条件を満足し
、高精度テンボラル置換が可能とされるとき″Ｈ″　（
あるいは“１゜゛）となる高精度テンボラル置換決定信
号ＨＴＯＫが出力されることになる。この信号ＨＴＯＫ
は、第９図に示すエラー修整方法セレクタ５８に送られ
、該信号ＨＴＯＫに応じて、ｌフレーム前のサンプルデ
ータＬＰＯが上記基準サンプルデータＰＯと置換され、
高精度テンボラル置換が行われる。

次に、第１１図の低精度テンボラル置換のための構成と
しては、上記絶対債回路１４４からの比較誤差の絶対値
出力を、比較回路１４７に送っている．比較回路１４７
では、上記低精度テンボラル置換用の閾値ＬＴとの比較
が行われ、閾値ＬＴ以下となるとき“Ｈ”　（あるいは
“１”）となる比較出力を、７段のシフトレジスタ１４
８に送っている．これらのシフトレジスタ１４Ｂからの
各ＬＴＰ３、　ＬＴＰ２、ＬＴＰ　ＩＳ　ＬＴＰＯ、Ｌ
ＴＭ１、ＬＴＭ２、ＬＴＭ３は、中央位置のレジスタか
らの出力を基準とするとき、例えばＬＴＰ３がｌＬＰ３
−Ｐ３１≦ＬＴの比較結果を表す論理値となる。これら
の出力の内、基準位置の比較結果を除く６つの出力ＬＴ
Ｐ３〜ＬＴＰＩ、ＬＴＭ１−ＬＴ’Ｍ３が、低精度テン
ポラル置換決定論理回路１６０に送られている。

この低精度テンボラル置換決定論理回路１６０は、例え
ば第１２図に示すような構成を有し、この論理回路１６
０により、上述した低精度テンボラル置換の条件を満足
するか否かの決定を行っている。すなわち、上記周辺６
サンプル点のエラーフラグＦＰ３、ＦＰ２、ＦＰＩ、Ｆ
ＭＩ、ＦＭ２、ＦＭ３と、１フレーム前の対応するサン
プル点のエラーフラグＦＬＰ３、ＦＬＰ２、ＦＬＰ　１
、ＦＬＭＩ、ＦＬＭ２、ＦＬＭ３とは、それぞれ対応す
る対がＮＯＲゲート群１６１の６個のＮＯＲゲートにそ
れぞれ送られることによって、入力サンプル対の両方が
ノーエラーであるＮＯＲゲートからの出力が“Ｈ″とな
る。このＮＯＲゲート群ｌ６１からの６つの出力は、Ｎ
ＡＮＤゲート群１６２の６個のＮＡＮＤゲートと、ＡＮ
Ｄゲート群ｌ６３の６個のＡＮＤゲートとにそれぞれ送
られている。上記６つの比較結果出力ＬＴＰ３〜ＬＴＰ
１、ＬＴＭＩ〜ＬＴＭ３はＡＮＤゲート群１６３を構成
する６個のＡＮＤゲートにそれぞれ送られている。従っ
て、ＡＮＤゲート群１６３の各ＡＮＤゲートからの出力
は、対応サンプル対がエラー無しでかつ上記閾値ＬＴ以
下の条件を満足するものが”Ｈ″となる。このＡＮＤゲ
ート群１６３の片側３個ずつの出力がＯＲゲート群の２
個のＯＲゲートにそれぞれ送られ、これらのＯＲゲート
からの出力は、片側３人力のいずれか１つが“Ｈ”のと
き”Ｈ”となる。ＯＲゲート群の各ＯＲゲートからの出
力は、ＡＮＤゲー｝１６５に送られ、このＡＮＤゲート
１６５からの出力は、上記基準サンプルの両側で少なく
とも１つずつのサンプル対がエラー無しでかつ上記閾値
ＬＴ以下の条件を満足するときに“Ｈ″となる。このＡ
ＮＤゲート１６５からの出力はＡＮＤゲート１６６に送
られている。上記ＮＡＮＤゲート群１６２の６個のＮＡ
ＮＤゲートには、上記６つの比較結果出力ＬＴＰ３〜Ｌ
ＴＰＩ，ＬＴＭＩ−ＬＴＭ３がインバータ群１６７の６
個のインバータでそれぞれ否定されたものが、それぞれ
供給されている。従って、ＮＡＮＤゲート群１６２の各
ＮＡＮＤゲートからの出力は、上記対応サンプル対がエ
ラー無しで比較結果が悪くないときに“Ｈ″となる。こ
のＮＡＮＤゲート群１６２の各ＮＡＮＤゲートからの出
力はＮＯＲゲート１６８に送られ、ＮＯＲゲート１６８
からの出力がＡＮＤゲート１６６に送られている。ＮＯ
Ｒゲート１６８からの出力は、対応するエラーフリー点
のいずれの対の間の誤差も上記閾値ＬＴを超えないとき
“１”となる．また、ＡＮＤゲート１６６には、置換デ
ータであるサンプルデータＬＰＯのエラーフラグＦＬＰ
Ｏをインバータ１６９で否定した出力が送られており、
さらに、この低精度テンボラル置換が可能であることを
示す低精度テンボラル置換イネーブル信号ＬＴＥＮが送
られている．従って、ＡＮＤゲート１６６からは、上記
低精度テンボラル置換の条件を満足し、低精度テンボラ
ル置換が可能とされるとき”Ｈ”　（あるいは“ｌ”）
となる低精度テンボラル置換決定信号ＬＴＯＫが出力さ
れることになる．この決定信号ＬＴＯＫは、第９図のエ
ラー修整方法セレクタ５８に出力され、該信号ＬＴＯＫ
に応じて、１フレーム前のサンプルデータＬＰＯが上記
基準サンプルデータＰＯと置換され、低精度テンボラル
置換が行われる． Ｇ−１３．繰り返し置換 （第９図、第１３図〜第１７図） 次に、繰り返し（リカーシヴ）置換処理について、第９
図、第１３図乃至第１７図を参照しながら説明する． 第９図に示す繰り返し置換決定回路５７には、エラーフ
ラグ（特に修整しようとする点のエラーフラグＦＰＯ）
及びリカージョンカウント（再帰計数）メモリ６０から
の再帰計数が供給される。

ここで、繰り返し置換とは、供給されるサンプルデータ
のエラーレートが非常に高く、上述のような通常の補間
処理や置換処理が行えないときに、エラーサンプルデー
タＰＯの置き換えを、エラー修整が既に施されたサンプ
ルデータを用いて再帰的に繰り返し行うことをいう。例
えば、エラー修整が施されたサンプルデータを用いて置
換処理で得られたサンプルデータを１世代目とし、この
１世代目のサンプルデータを用いて再び置換処理で得ら
れるサンプルデータを２世代目とする。また、これらの
世代の状態を再帰計数（リカージョンカウント）で表す
ものとする。すなわち、例えば第１３図に示すようにサ
ンプルデータＰ５はエラーフリー状ＬＩｉ（０）にあり
、サンプルデータＰ４、Ｐ３、Ｐ２、Ｐ１、ＰＯは全て
エラー状態（×）にあるとき、サンプルデータＰ４はエ
ラーフリーサンプルデータＰ５で置換され、サンプルデ
ータＰ３はサンプルデータＰ４で置換（Ｐ５の再帰的置
換）されて１世代目となる．サンプルデータＰ２はサン
プルデータＰ３で置換されて再Ａ的置換の２世代目とな
る。サンプルデータＰｌはサンプルデータＰ２で置換さ
れて３世代目となる。サンプルデータＰＯはサンプルデ
ータＰｉで置換されて再帰的置換の４世代目となる。ま
た第１４図には、上述のような再帰的置換が８世代目ま
で行われる場合の具体例を示している。

上記再帰計数の具体的な値としては、第２表に示すよう
に各エラー修整方法（修整ストラテジ、修整アルゴリズ
ム）によって初期値を設定し、この初期値に、上記再帰
的置換を１回行う毎に２を加算するものとする。

第２表 なお、第２表中のディフォルトテンボラル置換とは、上
記エラー修整方法の全てを用いることができないときに
、前フレームのサンプルデータＬＰＯを用いてエラーサ
ンプルデータＰＯを置き換えることをいい、エラーレー
トが非常に高くて、上記再帰的宜換も行えなくなるよう
なエラーサンプルに対して行われる修整処理である．こ
れが連続して行われると、画像が静止して見える。

ここで、本発明実施例では、上記再帰計数の上限値を変
化させ、上記再帰的な繰り返し置換の世代の上限値を変
化させている。これは、例えば、上記再帰的な置換も行
われないようなエラーサンプルを上記ディフォルトテン
ボラルＷ換により修整するものとするとき、画像内の通
常の修整方法では修整できないエラーサンプル点を、こ
のディフォルトテンボラル置換で修整するか、上記再帰
的な置換で修整するかの割合を変化させることになる．
具体的には、画面の内容や種類等に応じて上記再帰計数
の上限値を変化させることが考えられる．例えば、静止
画のように時間的相関関係が高い（フレームあるいはフ
ィールド間の相関関係が高い）画像の場合には、上記再
帰的置換の繰り返し回数の上限値を小さくして、第１５
図に示すように、上記再帰的な置換で修整する範囲１７
１を小さくし、上記ディフォルトテンポラル置換で修整
する範囲（すなわち時間的に前の画像が表示される範囲
）１７２を広くする．逆に、動画やシャトル再生モード
時のように時間的相関関係が低い画像の場合には、上記
上限値を大きくして、第１６図に示すように、上記再帰
的な置換で修整する範囲１７１を大きくし、上記ディフ
ォルトテンポラル置換で修整する範囲１７２を狭くする
．これらの第１５図及び第１６図において、上記再帰的
な置換で修整された範囲１７１内は、同じサンプルデー
タが用いられるため一つΦ画素のように単一濃度、単一
色で表示され、上記ディフォルトテンボラル置換で修整
された範囲１７２内は、各サンプル位置毎に時間的に前
で最も近いエラー無しのサンプルデータが用いられるが
、エラーが連続する場合には古いサンプルデータがその
まま使用され続けるため画像が静止して見えることにな
る。これによって、動きの少ない画像については、第１
５図のように前の画像データをそのまま使用する範囲１
７２を広くとって解像度を高め、動きの激しい画像につ
いては、第１６図のように解像度は犠牲にしてもリアル
タイムのデータを多く表示し、前の画像が残ることによ
る悪影響を防止している。

ところで、上述のような画像の内容や種類、特に動きの
大小についての判別の具体例としては、例えばＶＴＲの
再生モードによって行わせればよい。これは、ＶＴＲが
静止画（スチル）再生モードやスロー再生モード時には
、動きの少ない画像が得られる確率が高く、また、いわ
ゆるシャトルモードのようにテープ走行速度が早いとき
には、動きの激しい画像が得られる確率が高いことを考
慮したものである。すなわち、シャトルモードやキュー
、レビュー再生モード等の時には、上記再帰的置換の繰
り返し回数の上限値を大きくして再帰的置換処理を行う
範囲を広くし、静止画（スチル）再生モード時やスロー
再生モード時には、再帰的置換の繰り返し回数の上限値
を小さくして再帰的置換処理を行う範囲を狭くする．上
記上限値の具体的数値としては、再帰計数の最大値を７
として繰り返し置換の世代を４に制限する状態と、再帰
計数の最大値を１５として繰り返し置換の世代を８に制
限する状態とを切換可能としている。

この他、例えばエラーレートに応じて上記再帰的置換の
繰り返し回数の上限値を変化させるようにしてもよい。

また例えばシャトル再生モードにおいて、エラーレート
が高い高速時ほど繰り返し置換を行う範囲（繰り返し置
換の回数の上限値）を大きくするようにしてもよい．な
お、再帰計数は第９図に示すリカージジンカウントメモ
リ６０に記憶されており、全てのサンプルデータに対応
して再帰計数が設けられている． 繰り返し置換決定回路５７において、エラー修整が施さ
れるサンプルデータの前のサンプルデータＰＩ，上のラ
インのサンプルデータＰＰＩ、ＰＰＯＳＰＭＩの位置の
再帰計数が端子６７を介して入力される再帰計数の最大
値、例えば７と比較され、７以下であって、最小の再帰
計数の位置が選択され、この繰り返し置換を行う制御信
号がエラー修整方法セレクタ５８に供給される。また、
この繰り返し置換決定回路５７からリカージョンカウン
ト発生器５９に、上記選択された位置の再帰計数が送ら
れる。このリカージョンカウント発生器５９には、エラ
ー修整方法セレクタ５８において選択された修整方法を
示す信号が供給され、上記繰り返し置換方法が選択され
たとき、上記選択された位置の再帰計数に２が加算され
、この加算された再帰計数が当該置換が施された位置の
再帰計数として、リカージョンカウントメモリ６０に新
たに記憶される．他の修整方法が選択されたときには、
再帰係数は上記第２表に示す値にセットされる．なお、
上記サンプルデータＰＩ，ＰＰ１、ＰＰＯ，ＰＭＩの位
置の各再帰計数が同じ値のときは、サンプルデータＰＩ
，ＰＰＯ，ＰＰＩ，ＰＭＩの各位置の順に優先順位を設
定する。

ここで、上記繰り返し置換決定回路５７の具体的回路構
成を第１７図に示す．この図において、比較器１９０乃
至比較器１９３には、端子１８０乃至端子１８３をそれ
ぞれ介してエラー修整が施されるサンプルデータＰＯの
近傍のサンプルデークＰＩＳＰＰＯＳＰＰＩ、ＰＭＩの
Ｈ方向再帰計数、■方向再帰計数、Ｄ．方向再帰計数、
Ｄ一方向再帰計数がそれぞれ供給される．これらの比較
器１９０乃至比較器１９３において、端子６７を介して
供給される再帰計数の上限値、例えば７との比較がそれ
ぞれ行われ、少なくとも１つの再帰計数が７より小さい
ときに、ＮＡＮＤゲート１９４からの繰り返し置換を行
うことができる繰り返し置換可能信号が端子１８５から
取り出される。

この再帰計数の上限値は、再帰計数上限値切換回路１７
４から供給されるようになっており、この再帰計数上限
値切換回路１７４は、端子１７５を介して供給される切
換制御信号に応じて切換制御されるようになっている．
端子１７５からの切換制御信号としては、具体的にｋよ
例えばＶＴＲの再生モードがシャトルモードか否かを示
す信号等を用いることができ、この場合の再帰計数上限
値切換回路１７４は、シャトルモードのとき例えばｌ５
を、それ以外のときは例えば７を出力し、上記再帰計数
上限値として端子６７に送る。また、上記各方向の再帰
計数は置換方向選択回路１９５に供給され、この置換方
向選択回路１９５において、最小の再帰計数の位置が選
択され、この位置を示す信号が端子１８６から取り出さ
れる．これらの繰り返し置換可能信号及び位置を示す信
号は、再帰的繰り返し置換制御信号として、第９図のエ
ラー修整方法セレクタ回路５日に供給される。

エラー修整方法セレクタ回路５８において、繰り返し置
換が選択されたとき、セレクタ６５、６６が制ｉＴＪさ
れ、端子８０乃至端子８３を介してそれぞれ入力される
サンプルデータＰＰＩ、ＰＰＯ、ＰＭＩ、ＰＩから上記
繰り返し宜換制御決定回路５７で決定されたサンプルデ
ータが選択され、セレクタ６６を介して端子６日に出力
される．Ｇ−１４．修整方法選択（第９図） 以上説明したように、エラー修整方法（修整ストラテジ
、修整アルゴリズム）セレクタ５８において、上記各種
の補間処理あるいは置換処理の内から、修整が可能な方
法であって優先度の高い順から選択される。なお、上述
した各種エラー訂正方法のいずれも使用できない場合に
は、ディフォルト置換とされ、セレクタ６６が制御され
て、端子８８を介して供給される前フレームのサンプル
データＬＰＯが選択されるようになされる．このように
して、エラー修整方法セレクタ５８で選択された修整方
法による修整サンプルデータ又は原サンプルデータＰＯ
が、セレクタ６６から端子６８に出力される． ところで、上記最適方向ランキングの際にランク付けさ
れた各サンプル点毎の最適方向に応じて、各サンプル点
を色分け表示させることが考えられる．これは、上記第
７図と共に説明したランキング決定回路４５からのラン
キングフラグに応じて、例えばＨ方向が選ばれたサンプ
ル点は赤、■方向が選ばれたサンプル点は青、Ｄ一方向
が選ばれたサンプル点は緑、Ｄ．方向が選ばれたサンプ
ル点は黄色等とするような最適方向表示色信号を出力し
、ＣＲＴ　（陰極線管）等に表示させてモニタするよう
にすればよい。この他、上記第１表の修整方法の選択内
容に応じてそれぞれ異なる色で表示させるようにしても
よい． Ｇ−１５．グレーフラグ　　（第１８図）次に、グレー
フラグについて説明する．第９図の端子６８からの修整
済みビデオサンプルデータは、第１８図のグレーフラグ
処理回路１１８に送られている。このグレーフラグ処理
回路１１８には、前記第１図とともに説明したグレーフ
ラグが端子９１を介して入力されており、また、上記端
子８９からの上記基準サンプルデータＰｏが端子６９を
介して入力されている。このグレーフラグ処理回路１１
８は、上記端子６８からの、各補間処理、置換処理によ
り得られるエラー修整が施されたサンプルデータ（エラ
ー修整データ）に基づいて、原サンプルデータとエラー
修整が施されたサンプルデータから１つのサンプルデー
タを選択して出力するものであり、セレクタ９２、比較
器９３、ＡＮＤゲート９４より成る．ここで、グレーフ
ラグがセットされている不定の（正しいと考えられる）
サンプルデータについては、特に次のような処理を行っ
ている．すなわち、上記エラー修整されたサンプルデー
タと修整前の原サンプルデータとを比較し、その差が一
定の閾値Ｖいより小さいときは、原サンプルデータを正
しいデータとして出力し、その差が上記閾値■いより大
きいときは、上記エラー修整されたサンプルデータを出
力するようにしている．具体的には、第１８図において
、上記グレーフラグが端子９１を介してＡＮＤゲート９
４に供給されており、このＡＮＤゲート９４の他方の入
力には、比較器９３からの出力が供給されている．そし
て、端子８９から端子６９を介して入力される原サンプ
ルデータＰＯの値■．と、端子６８からのエラー修整出
力サンプルデータの値■．とを比較器９３で比較し、そ
の比較結果が上記一定の閾値■いよりも小さいとき、す
なわちＩｖ．−ν．〈Ｖいの条件を満たすと判断された
とき、比較器９３からＡＮＤゲート９４に゛１”が送ら
れる。従って、このＡＮＤゲート９４に端子９ｌを介し
て供給される上記グレーフラグが“ｌ“（セット状１１
１）のとき、ＡＮＤゲート９４からの出力が“１１とな
り、セレクタ９２において原サンプルデータＰＯが選択
されて出力される。上記比較器９３において上記条件を
満たさないと判断されたときには、セレクタ９２におい
て上記エラー修整されたサンプルデータが選択されて端
子９５より出力される。なお、グレーフラグが“０′（
リセット状ＪＩＩＩ）のときは、ＡＮＤゲート９４は遮
断状Ｂ（オフ状態）となって比較器９３からの出力が遮
断され、セレクタ９２は端子６日からのエラー修整出力
を常に選択して端子９５より出力する．このように、グ
レーフラグが立っているサンプルデータ（不定サンプル
データ）は、一応エラーフリーサンプルデータとして取
扱い、周辺のサンプルデータを用いた補間処理等により
得られたエラー修整データと比較し、エラー修整データ
と余り掛け離れているときに、エラー修整が施されたサ
ンプルデータを用い、その差が所定値（上記閾値Ｖｃｈ
）以内のときは、不定サンプルデータは正しいサンプル
データであるとして用いるようにしている．これにより
、アウタイレージ中訂正において、内符号ブロックの全
てのサンプルデータがエラー状態と見なされ、これらの
サンプルデータ全てについて不要なエラー修整が施され
ることを避けることができると共に、誤ってエラーでな
いとされたエラーサンプルデータがそのまま出力される
ことを防止することができる．このように、不要なエラ
ー修整を防止することにより、エラーレートが３．　４
　Ｘ　１　０−″（・２／（６０−２））改善されるこ
とになる． これは、一般的には、積符号の第１の符号系列でのエラ
ー訂正の際に訂正が行われなかったエラーサンプルデー
タが第２の符号系列のエラー訂正能力を超えた個数とな
っているとき、第２の符号系列のエラー検出でエラー無
しとされた系列内のエラーサンプルデータにはグレーフ
ラグを立て、エラー修整を行う際に、グレーフラグが立
っているサンプルデータについては原サンプルデータと
エラー修整データとを比較し、差が所定値以下のとき該
原サンプルデータを正しいサンプルデータとして用いる
ことにより、エラーレートの改善を図るとともに、エラ
ーデータの検出ミス等によりエラーデータが正しいデー
タとして出力されることを未然に防止するものである。

Ｇ−１５．相加平均処理（第１９図〜第２５図）以上の
ような修整処理が施され、端子９５より出力された修整
済みビデオサンプルデータは、第１図の相加平均処理回
路１２０に送られる．この相加平均処理回路１２０は、
例えば画像のフッリカや画像の見苦しい上下動を抑圧す
るために、第１のフィールドの複数のライン信号に基づ
き第２のフィールドのライン信号を形成するものであり
、第１のフィールドの複数のライン信号に可変の係数を
それぞれ乗算して加算する演算処理を行う加重平均回路
を有し、この加重平均回路で演算（加重平均）されるラ
イン信号が有効映像信号区間の外にあることを検出して
加重平均の係数を変化させることにより、画面上の上端
、下端付近での特性を改善し、画面全体において画像の
フリッカ及び上下動を抑えるようにしている。

すなわち、ライン信号が有効映像信号区間外となる時、
ライン信号に対する加重平均の係数を変えることにより
、形成された２つのフィールドのライン信号のゲイン特
性を、画面上の上端、下端付近においても接近したもの
とすることでき、また該ライン信号のディレイ特性を改
善することができるため、画面全体において画像のフリ
ッカ及び上下動を抑えることができる． この相加平均処理回路１２０の具体例について第１９図
乃至第２５図を参照しながら説明する．第１９図におい
て、加重平均回路２１０が上記相加平均処理回路１２０
の主要部に対応するものであり、この相加平均処理回路
１２０には、画面の垂直方向（Ｖ方向）に４ラインに亘
って配列される４つのサンプルデータが供給される．こ
れは一般的には、入力端子２０１を介して人力される入
力映像信号を、例えば３個の直列に接続されたＩＨ（１
水千期間）遅延回路２１１、２１２、２１３を用いて遅
延処理することで得られるものであるが、第１図ととも
に説明した実施例においては、２次元エラー修整のため
のライン遅延回路を相加平均処理と共用することにより
、ライン遅延回路の個数を節約している。この加重平均
回路２１０により加重平均された信号が、上記相加平均
処理された出力映像信号として、出力端子２０２から出
力される． ところで、上記加重平均回路２１０は可変係数乗算回路
２１４、２１５、２１６、２１７及び加算回路２１８で
構成されている．該各可変係数乗算回路２１４、２１５
、２１６、２１７は２組の係数群Ａ　（ＡＩ．Ａ２，Ａ
３，Ａ４　）、Ｂ　（Ｂｌ，Ｂ２，Ｂ３，Ｂ４）を有し
、これら係数群が切替選択可能に構成されている．これ
ら係数群の切替選択は入力フィールドと出力フィールド
との対応関係に応じて行われ、具体的には入力端子２０
３、２０４をそれぞれに介して、入力フィールド及び出
力フィールドの各奇遇情報をＡ／Ｂ制御回路２１９に入
力することによって行われている．すなわち、該Ａ／Ｂ
制御回路２１８において、上記の２つの情報に基づき、
入力フィールドと出力フィールドとの対応関係が判断さ
れ、この判断された結果であるＡ／Ｂ制御信号で各可変
乗算器２１４、２１５、２１６、２１７が制御されるの
である．また、入力端子２０２には、現在入力されてい
る入力映像信号のライン信号のフィールドに於ける位置
を表す信号（以下フィールド位置信号と言う．）が入力
され、このフィールド位置信号が制御回路２２０に送ら
れ、該制御回路２２０の出力信号が可変係数乗算回路２
１４、２１５、２１６、２１７に送られる． ここで、係数群Ａを用いて加重平均処理により形成され
たフィールドをＦＡｓ係数群Ｂを用いて加重平均処理に
より形成されたフィールドをＦ．とする．この場合、上
記各係数群Ａ，Ｂとしては、フィールドＦＡのライン信
号のゲインＧＡと、フィールドＦ．のライン信号のゲイ
ンＧａとが、画面上でフリッ力量が実用上問題とならな
い程度に等しくなるように設定される必要がある．且つ
フィールドＦＡのライン信号のディレイＤＡと、フィー
ルドＦ．のライン信号のディレイＤ．との差、すなわち
相対的ディレイが１／２ラインになるべく等しく成るよ
うに設定される必要がある。

次に、加重平均回路２１０の動作を第２０図を用いて説
明する． この第２０図は入力映像信号のライン信号の画面上での
位置関係を示すものであり、縦方向が画面の垂直方向を
表し、ライン番号ｎ＝１乃至Ｌのライン信号が有効映像
信号区間内に存在することを表す．ここで、入力映像信
号のフィールド（原フィールド）の複数ライン信号、例
えば４ライン分のライン信号を用いて加重平均処理を行
う場合について説明する．この場合、上記係数群Ａ，　
Ｂはそれぞれ４組の係数群（ＡＩ−．　Ａ２■，Ａ３＃
Ａ４■　　及び８１ｇ＋，　　Ｂ２ｍ，　　Ｂ３＋＋＋
，　　Ｂ４１１　　（Ｉｌ−．．ｌ．３．−　　））を
有するものとする．ここで、原フィールドの第ｎライン
上の所定の位置（水平走査の左端からの位置ｔ）に於け
るライン信号の値をｖ（ｎ，ｔ）とする．また、上記フ
ィールドＦ．の第ｎライン上の所定の位置に於けるライ
ン信号の値をｘ（ｎ，ｔ）、フィールドＦ．の第ｎライ
ン上の所定の位置に於けるライン信号の値をｙ（ｎ，ｔ
）とすると、上記ライン信号の値ｘ（ｎ，ｔ）、ｙ（ｎ
，ｔ）は、ｘ（ｎ，ｔ）＝Ａ１ｍ・ｖ（ｎ＋ｌ，ｔ）＋
＾２［ｖ（ｎ，ｔ）＋Ａ３曽・ｖ（ｎ−１，ｔ）＋＾４
ｍ−ｖ（ｎ−２．ｔ）ｙ（ｎ，　ｔ）＝８１ｍ−ｖ（ｎ
＋ｌ，　ｔ）＋８２ｍ−ｖ（ｎ，　ｔ）＋８３ｍ・ｖ（
ｎ−１．ｔ）＋８４ｍ・ｖ（ｎ−２＋　ｔ）で表される
．但し、 ｎ≦２の時、ｍ＝ｎ ３≦ｎ≦Ｌ−１の時、ｍ＝３ ｎ−Ｌの時、ｍ＝４ とする．すなわち、加重平均される原フィールドのライ
ン信号のラインの位置によって、上記係数群Ａ，Ｂを変
えるのである．この制御は、第１９図中の入力端子２０
２を介して入力されるフィールド位置信号が制御回路２
２０によって判断されて制御される。

ところで、上記可変係数乗算器を通常の乗算器で構成す
ると、回路構成が複雑化し、また演算速度にも問題があ
り、高速処理が困難である。また、リード・オンリ・メ
モリ（ＲＯＭ）を用いて回路を構成する方法、すなわち
重み付けした全てのライン信号の値（データ）を予め用
意しておき、このデータを読み出すことにより乗算処理
と同じ結果を得る方法は、高速処理の点では有利である
が、上述のように係数を可変にした場合には、各係数に
対する出力データを記録させる必要があり、メモリ容量
が大きくなり回路規模も太き《なる．そこで、上記係数
の値を適当に調整することによりデータのビットシフト
と加算を組み合わせることで、構成が簡単でかつ高速処
理が可能な回路構成を実現することが好ましい。

このビットシフトと加算との組合せで上記可変係数乗算
器を実現する一回路構成について、第２１図を用いて説
明する．この回路の原理は、入力ライン信号の値（デー
タ）を下位ピントの方向にシフトすることにより、例え
ば１ビットシフトする毎に該ライン信号のデータを１／
２倍し、このシフトされたデータを加算することで重み
付けされたライン信号を得るようにしたものである。な
お、この第２１図は、第１９図中の可変係数乗算回路２
１４、２１５、２１６、２１７の原理を説明するもので
あり、例えば可変係数乗算回路２１４の場合、入力端子
２３１は第１９図中の入力端子２０１に対応し、入力ラ
イン信号が入力される。

入力端子２３２は第１図中の入力端子２０２に対応し、
フィールド位置信号が入力される。入力端子２３３は第
１９図中のＡ／ＢＩＩＩ′４Ｂ回路の出力と接続されて
おり、Ａ／Ｂ制御信号が入力される．一方出力端子２３
８は第１９図中の加算回路ｌ８に接続されている． 第２１図では、説明を簡単にするために上記係数群Ａ，
Ｂの各々について、２つの係数を用いた場合を例示して
おり、これらの係数として具体的には第３表に示す値に
したものである．第３表 第２１図中の信号線の近傍に記載された例えば８等の数
字はデータのビット数を表し、Ｄ，乃至Ｄｏは８ビット
データの各値を示している．入力端子２３１を介して入
力されるライン信号の値ν（ｎ＋ｔ）は、８ビットデー
タ（Ｄ？〜００）であり、このデータの上位５ビットの
データ（０１〜Ｄ３）が加算回路２３４の下位５ビット
のデータとして送られる．これはすなわち、入力端子３
１の８ビット人カデータを下位ビット方向に３ビットシ
フトして、上位５ビット（０？〜Ｄ３）のみが有効とな
って２″コ倍としたことに相当し、加算回路２３４の入
力データの下位５ビットとなる．また、上記入力８ビッ
トデータの上位４ビット（Ｄ？〜Ｄ４）及び上位３ビッ
ト（ロ，〜ＯＳ）がそれぞれマルチブレクサ２３５の下
位４ビノトのデータ及び下位３ビットのデータとしてマ
ルチプレクサ２３５に送られる。これらはそれぞれ下位
側に４ビットシフ｝（２−’倍）及び５ビットシフト（
２−５倍）したことに相当する． 一方、フィールド位置信号とＡ／Ｂ制御信号は、それぞ
れ入力端子２３２、２３３を介して、係数制御回路２３
７に入力される。この係数制御回路２３７において、上
記のマルチブレクサ２３５、２３６が制御される．具体
的には、フィールドに於けるライン信号の位置Ｘでの係
数Ａの値を用いた演算をする場合には、マルチブレクサ
２３５に於いて５ビットシフト（２−Ｓ倍）されたデー
タが選択され、加算器２３４で３ビットシフト（２１倍
）されたデータと加算されることで、結果的に（２−’
＋２−’）倍され、マルチブレクサ２３６に於いてこの
加算されたデータが選択される。同様にフィールドに於
けるライン信号の位置Ｘでの係数Ｂの値を用いた演算を
する場合には、マルチブレクサ２３５に於いて４ビット
シフト（２−４倍）されたデータが選択され、加算器２
３４で３ビットシフト（２４倍）されたデータと加算さ
れることで結果的に（２−３＋２−’）倍され、マルチ
プレクサ２３６に於いて、この加算されたデータが選択
される。さらに、フィールドに於けるライン信号の位置
Ｙでの係数Ａの値を用いた演算をする場合には、マルチ
ブレクサ２３６でもう一方のデータである０の値が選択
される。フィールドに於けるライン信号の位ＩＹでの係
数Ｂの値を用いた演算をする場合には、マルチブレクサ
２３５に於いて５ビノトシフト（２−５倍）されたデー
タが選択され、加算器２３４で３ビットシフト（２−３
倍）されたデータと加算されることで結果的に（２−３
＋２−５）倍され、マルチブレクサ２３６に於いてこの
加算されたデータが選択される。

上記のように、入力されるライン信号のデータを下位ビ
ットの方向にシフトし、このシフトされたデータを加算
することで重み付けされたライン信号を得ることにより
、通常の四則演算回路と比較して、回路規模をより小さ
くすることができる．第４表及び第５表に示す値は、上
記ビノトシフトと加算との組合せで回路を構成出来るよ
うに考慮して具体的な値を設定したものである。

第４表　係数群Ａ 第５表　係数群Ｂ 次に、上記の第４表及び第５表に示す係数群の値を用い
て、形成されるライン信号の具体的なゲイン及びディレ
イ特性を説明する． まず、形成されるフィールドＦＡ，Ｆ．のライン信号の
位置が第３ライン乃至第Ｌ−１ラインの場合（３≦ｎ≦
Ｌ−１の場合）について考察する。

第２２図は、上記係数群Ａｌｅ，　Ｂｌ−の値を、表１
及び第４表のｍ＝３の値に設定した場合のゲイン及びデ
ィレイ特性である．この場合、第２２図に示す様にゲイ
ンＧＡとゲインＧ，が非常に近い値となり、フリッカが
十分抑圧されたものとなる．またディレイＤＡとディレ
イＤ，の相対的ディレイもほぼｌ／２ラインとなり、画
像の上下動も十分抑えられたものとなる。

次に、上述の加重平均処理を施されたフィールドＦＡ及
びフィールドＦ．の上端、下端付近の考察を行う． 例えば、加重平均の係数群Ａｉｍ，　Ｂｌ−の値を上述
の場合と同じ係数群の値（第４表及び第５表のｍ＝３の
値）を用いた場合、すなわち係数群の値を従来の技術で
ある固定とした場合、フィールドＦＡ及びフィールドＦ
，の第２番目のライン上の位置Ｌに於けるライン信号の
値は、 ｘ（２，　ｔ）＝Ａ１ｘ・ｖ（３＋　ｔ）＋Ａ２ｓ・ｖ
（２，　ｔ）＋Ａ３ｓ−ｖ（Ｉｔ　ｔ）＋Ａ４ｚ・ｖ（
０，　ｔ）ｙ（２，　ｔ）＝Ｂ１ｓ・ｖ（３，　ｔ）　
＋Ｂ２ｓ・ｖ（２＋　ｔ）＋Ｂ３ｓ・ｖ（１＋　ｔ）＋
Ｂ４ｉ・ｖ（０＋　ｔ）で表される．第２３図は、この
場合のゲイン及びディレイ特性を表す．この第２３図に
示す様にゲインＧＡとゲインＧ．が大きき異なり、フリ
ッカが発生することになる。これは、有効映像信号区間
外のライン信号の値ｖ（０，ｔ）を用いた結果である．
なおこの場合、有効映像信号区間内の信号の係数を変え
ないで有効映像信号区間外の信号の係数Ａ４，、Ｂｈを
単純に零とし、有効映像信号区間外のライン信号の値ν
（０，ｔ）を用いない方法も考えられるが、この方法を
用いても良好は結果は得られない。

そこで、上記係数群Ａｉｍ、Ｂｌｍの値を変え（第４表
及び第５表のｍ＝２の値を用いた場合）、フィールドＦ
，及びフィールドＦ８の第２番目のライン上の位ｌｉｔ
に於けるライン信号の値は、ｘ（２，　ｔ）＝Ａｌｔ・
ｖ（３，　ｔ）十Ａ２ｇ　・ｖ　（２，　Ｌ）十八３ｚ
・ｖ（１．ｔ）＋Ａ４ｚ・ｖ（０．ｔ）ＶＣ２．ｔ）＝
Ｂｈ・ｖ（３，ｔ）＋８２ｚ・ｖ（２，Ｌ）＋８３ｚ・
ｖ（１＋　ｔ）＋８４ｚ・ｖ（０，　ｔ）で表される。

第２４図は、この場合のゲイン及びディレイ特性を表す
。第２３図と第２４図とを比較すると、明らかに第２４
図に示すゲイン特性の方が、ゲインＧＡとゲインＧ．と
がより一層接近していることがわかる。次にこの場合の
説明を第２０図を用いて行う。なお、黒丸は加重平均さ
れるライン信号を示し、白丸は加重平均されないライン
信号を示す。第２０図の一点破線で囲まれた部分に示す
ように、有効映像信号区間内に存在する第１番目乃至第
３番目のライン上の位置ｔの３個のライン信号の値ｖ（
１，ｔ）、ｖ（２，ｔ）、ｖ（３，ｔ）を用い、第Ｏ番
目のライン上の位置Ｌのライン信号の値Ｖ（１，ｔ）を
用いないのである。換言すると、第０番目のライン信号
（有効映像信号区間外のラィン信号）の係数Ａ４．、Ｂ
４３を零とし、残りの係数は、当該係数のみで上記条件
を満足するように設定するのである。

また、同様にして、形成されるフィールドの第１番目の
ライン信号を得る時は、係数群の値として第４表及び第
５表のｍ＝１の値を用い、最後のラインである第Ｌ番目
のライン信号を得る時は、係数群の値として第４表及び
第５表のｍ＝４の値を用いるのである。

このように、上記加重平均の係数群の値を、ライン信号
のフィールドに於ける位置に対応して変化させ、各係数
群において形成される２つのフィールドのライン信号の
ゲイン特性を接近させると共に、２つのフィールドのラ
イン信号の相対的ディレイをほぼ１／２ラインとなるよ
うに各係数群の値を設定することによって、画面の上端
、下端付近においても画像のフリッカ及び上下動を抑圧
することができ、画面全体としても良好な画像を得るこ
とができる． 次に、上述したリード・オンリ・メモリを用いて、可変
係数乗算回路２１４を実現する場合を第２５図を用いて
説明する。この図において、入力端子２１は第１９図中
の入力端子１２０１に対応し、入力ライン信号が入力さ
れる。入力端子２２２は第１９図中の入力端子２０２に
対応し、フィールド位置信号が入力される。入力端子２
２３は第１９図中のＡ／Ｂ制御回路２１９の出力と接続
されており、Ａ　／　Ｂ　ＩＩＩ　Ｊｎ信号が入力され
る．一方リード・オンリ・メモリ２２０の出力端子２２
４は第１図中の加算回路２１８に接続されている。

なお、リード・オンリ・メモリ２２０には予め重み付け
されたライン信号の値が記録されている。

すなわち、上記の３種類の信号をアドレス信号として用
いて、リード・オンリ・メモリ２２０に記録されている
データを読み出すことにより、重み付けされたライン信
号が得られるのである。

従って、上述したような本発明の実施例によれば、加重
平均処理で形成された２つのフィールドのライン信号を
、例えばモニタ受像器の奇偶フィールドのライン信号と
して用いることにより、画面の上端、下端付近で発生す
るフリッカ及び画像の上下動を抑圧でき、画面全体にお
いて画像のフリッカ及び上下動を抑えることができる。

この場合、例えば３ラインあるいは５ライン以上のライ
ン信号の加重平均処理を行わせるようにしてもよい． なお、本発明は、上記実施例のみに限定されるものでは
なく、本発明の要旨を逸脱しない範囲において、種々の
変更が可能であることは勿論である。

Ｈ．発明の効果 本発明に係るビデオ信号処理回路によれば、入力された
ビデオ信号サンプルデータのエラーフラグの状態に応じ
て、予め用意された複数の誤り修整方法の一つを選択す
るように構成することにより、エラーパターンに応じた
修整を行わせ、広範囲のエラーレートに対して良好な誤
り修整が可能となる． ここで、エラーサンプルデータの周辺の複数のサンプル
データの加重平均値を用いて補間処理する際に、これら
の複数サンプルデータのエラーフラグに応じて加重平均
に使用するサンプルデータの個数を可変とすることによ
り、不適切なサンプルの使用が防止されると共に、有効
な補間処理の内で最も高精度の補間が行える。

また、２次元的な誤り修整の際の修整方向のランク付け
を行うようにし、このランク付けのために各修整方向毎
の修整誤差を求めて、最通の誤り修整を行わせることが
できる。

さらに、エラーパターンに応じて、周辺サンプルデータ
を用いた補間と、周辺サンプルデータを用いた置換と、
時間方向のサンプルデータを用いた置換とのいずれか１
つを選択するようにすることにより、広範囲のエラーレ
ートに亘って適切な誤り修整が行える。

さらに、時間方向の対応サンプルデータ間の相関性に応
じて置換処理を制御することにより、広いエラーレート
範囲に亘って、より高精度の誤り修整が可能となる． さらに、既に誤り修整されたサンプルデータを再帰的に
用いて誤り修整することにより、エラーレートが非常に
悪い場合でも存効な誤り修整が行え、このとき、再帰的
使用回数の上限値を切換可能に構成することにより、画
像の運動やエラーレート等に応じた最適の誤り修整が行
える．またさらに、誤り修整前の誤り訂正の際に、いわ
ゆる積符号を用いた２次元的な誤り訂正（例えば内符号
と外符号による誤り訂正）が行われる場合において、一
方の符号系列（例えば内符号ブロック）で誤りとされて
も他方の符号系列（例えば外符号ブロック）のエラー検
出によりエラー無し（正しい）とされたサンプルデータ
に対しては、グレーフラグを立て、誤り修整されたデー
タと元のデータとを比較して所定の閾値範囲内にあれば
、元のデータ（原サンプルデータ）を正しいデータとし
て出力することにより、エラー検出ミスを有効に防止し
ながら、エラーレート改善を図ることができる． さらにまた、誤り修整後に、一のフィールド信号から他
のフィールド信号を形成する加重平均処理を施す場合に
、該加重平均手段に供給する複数ラインのサンプルデー
タの内、少なくともｌライン分のサンプルデータを誤り
修整手段のライン遅延素子から得るようにすることによ
り、誤り修整回路と加重平均回路とでライン遅延素子の
一部を共用化でき、全体的なライン遅延素子の個数を低
減できる。このとき、加重平均処理を施す前の誤り修整
回路部において、先に１次元誤り修整を施した後に２次
元誤り修整を施すようにし、１次元誤り修整出力と２次
元誤り修整出力とを加重平均処理回路に送るようにする
ことで、加重平均処理されるデータを、少なくとも１次
元修整されたデータとすることができる。

また、この加重平均手段の係数を、ライン信号が有効映
像信号区間の外となるとき変化させることにより、画面
の上下端部での悪影響を有効に防止できる．

【図面の簡単な説明】 第１図は本発明の一実施例となるビデオ信号処理回路及
びその周辺回路の概略構成を示すブロソク図、第２図は
１次元誤り修整回路の構成例を示すブロック図、第３図
は１次元誤り修整回路の動作原理を説明するためのサン
プルデータのエラー状態を示す図、第４図Ａ，Ｂは１次
元誤り修整に用いる可変長袖間回路の具体例を示すブロ
ンク回路図、第５図は２次元誤り修整のときに使用され
るサンプルデータの配置を示す図、第６図は２次元誤り
修整のときに使用されるエラーフラグの配置を示す図、
第７図は２次元誤り修整のランキング制御回路のブロッ
ク回路図、第８図Ａ，Ｂ，Ｃはランキング制御回路のよ
り具体的な構成を示すブロック回路図、第９図は２次元
誤り修整回路本体及びグレーフラグ処理回路を示すブロ
ック回路図、第１０図はテンボラル置換のための構成例
をＧ 示すブロック回路図、第１１ｖは高精度及び低精度テン
ポラル補間回路の具体例を示すブロック回路図、第１２
図は低精度テンボラル置換決定論理回路の具体例を示す
ブロック回路図、第１３図及び第１４図は繰り返し置換
の世代数を説明するための図、第１５及び第１６図はは
繰り返し置換処理の範囲を示す図、第１７図は繰り返し
置換決定回路のブロック回路図、第１８図は加重平均処
理のための回路及びその周辺回路を示すブロンク回路図
、第１９図はグレーフラグ処理回路のプロンク回路図、
第２０図は画面の上端、下端付近の加重平均処理を説明
するための図、第２１図はビットシフトと加算との組合
せで可変係数乗算回路を構成する場合の原理を説明する
ためのブロック図、第２２図は画面の上端、下端付近以
外の形成されたフィールドのライン信号のゲイン及びデ
ィレイ特性を示すグラフ、第２３図は加重平均処理の係
数の値を固定にした場合の画面の上端付近の形成された
フィールドのライン信号のゲイン及びディレイ特性を示
すグラフ、第２４図は上記第２３図の場合に加重平均処
理の係数の値を変化させた場合の形成されたフィールド
のライン信号のゲイン及びディレイ特性を示す図、第２
５図はリード・オンリ・メモリを用いた場合の可変係数
乗算回路の構成を示すブロック図である。 ５Ｙ，ｌ０５ｃ・・・・・・誤り修整部１・・・・・・
・・１次元修整処理回路２・・・・・・・・１次元修整
処理回路７・・・・・・・・ランキング制御回路８・・
・・・・・・グレーフラグ処理回路０・・・・・・・・
加重平均処理回路

Claims (12)

【特許請求の範囲】
1. （１）入力されたビデオ信号サンプルデータに対して誤
   り訂正処理を行い、訂正されなかったデータに対して他
   のサンプルデータを用いて誤り修整処理を行うビデオ信
   号処理回路において、 誤り訂正処理されたサンプルデータを出力すると共に、
   該出力サンプルデータの誤り状態を示すエラーフラグを
   出力する誤り訂正手段と、 上記誤り訂正処理されたサンプルデータが供給され、上
   記エラーフラグにより誤りとされるサンプルデータにつ
   いて、該誤りサンプルデータの周辺及び／又は時間方向
   のサンプルデータを用いて誤り修整処理を施す誤り修整
   手段と、 を有して成り、 上記誤り修整手段は、複数の誤り修整アルゴリズムを有
   し、上記周辺及び／又は時間方向のサンプルデータのエ
   ラーフラグの状態に応じて上記複数の誤り修整アルゴリ
   ズムの一つを選択し、該選択された修整アルゴリズムに
   より誤り修整処理を施すことを特徴とするビデオ信号処
   理回路。
2. （２）上記誤り修整手段は、 上記誤りサンプルデータを修整するために複数のサンプ
   ルデータの加重平均をとる加重平均手段と、 これらの複数のサンプルデータのエラーフラグに応じて
   上記加重平均に用いるサンプルデータの個数を制御する
   制御手段と を有することを特徴とする請求項（１）記載のビデオ信
   号処理回路。
3. （３）上記誤り修整手段は、 上記誤りサンプルデータと同一ライン上のサンプルデー
   タを用いて一次元的に誤り修整処理を施す一次元誤り修
   整手段と、 この一次元誤り修整手段からの出力データが上記エラー
   フラグと共に供給され、上記エラーフラグにより誤りと
   されるサンプルデータについて、該誤りサンプルデータ
   の周辺及び／又は時間方向のサンプルデータを用いて誤
   り修整処理を施す二次元誤り修整手段と を有して成ることを特徴とする請求項（１）記載のビデ
   オ信号処理回路。
4. （４）上記二次元誤り修整手段は、上記周辺及び／又は
   時間方向のサンプルデータを用いて上記修整アルゴリズ
   ムを決定する手段と、この決定手段からの出力に応じて
   決定された修整アルゴリズムに従って誤り修整されたサ
   ンプリングデータを生成する手段とを有することを特徴
   とする請求項（３）記載のビデオ信号処理回路。
5. （５）上記修整サンプリングデータ生成手段は、上記周
   辺のサンプルデータを用いて、互いに異なる複数の方向
   について上記誤りサンプルデータを補間する複数の補間
   手段と、これらの複数の補間手段からの出力を上記修整
   アルゴリズム決定手段からの制御信号に応じて切換制御
   する切換選択手段とを有することを特徴とする請求項（
   ４）記載のビデオ信号処理回路。
6. （６）上記修整アルゴリズム決定手段は、上記周辺のサ
   ンプルデータを用いて互いに異なる複数の誤り修整方向
   についての誤り修整誤差を求め、これらの複数方向の誤
   り修整誤差の比較結果に応じて修整アルゴリズムを決定
   することを特徴とする請求項（４）記載のビデオ信号処
   理回路。
7. （７）上記誤り修整手段は、 少なくとも上記誤りサンプルデータの周辺及び／又は時
   間方向のサンプルデータのエラーフラグを検出し、エラ
   ーパターンを決定するエラーパターン決定手段と、 上記周辺のサンプルデータを用いて上記誤りサンプルデ
   ータを補間する補間手段と、 上記周辺のサンプルデータを用いて上記誤りサンプルデ
   ータを置換する第１の置換手段と、上記時間方向のサン
   プルデータを用いて上記誤りサンプルデータを置換する
   第２の置換手段と、上記エラーパターン決定手段からの
   エラーパターンに応じて上記補間手段、第１の置換手段
   、あるいは第２の置換手段の１つを選択制御する制御手
   段と を備えて成ることを特徴とする請求項（１）記載のビデ
   オ信号処理回路。
8. （８）上記誤り修整手段は、 入力されたサンプルデータを１フィールド／フレーム区
   間遅延させる遅延手段と、 上記入力サンプルデータと上記遅延手段からの出力信号
   とを取り出し、上記誤りサンプルデータの周辺のそれぞ
   れ対応するサンプルデータを比較して相関性を判定する
   判定手段と、 この判定手段からの判定出力に応じて上記遅延手段から
   の出力を修整サンプルデータとして取り出すか否かを制
   御する手段と を有することを特徴とする請求項（１）記載のビデオ信
   号処理回路。
9. （９）上記誤り修整手段は、 上記周辺及び／又は時間方向のサンプルデータに基づく
   処理を行って上記誤りサンプルデータの修整を行う修整
   処理手段と、 この修整処理のために先に修整された既修整サンプルデ
   ータを用いる際の修整の繰り返し回数をカウントするカ
   ウント手段とを有して成り、上記カウント手段からのカ
   ウント値が所定の上限値を超えるか否かに応じて上記修
   整処理手段での処理を異ならせると共に、上記カウント
   値を可変とすることを特徴とする請求項（１）記載のビ
   デオ信号処理回路。
10. （１０）上記誤り訂正手段は、入力されたビデオ信号の
    サンプルデータに対して第１及び第２の少なくとも２系
    列の誤り訂正符号を用いた積符号による誤り訂正を行い
    、上記積符号の第１の符号系列による誤り訂正の際に訂
    正されなかった誤りサンプルデータが上記第２の符号系
    列による誤り訂正の際の訂正能力を超えた個数となって
    いるとき、上記第２の符号系列を用いた誤り検出で誤り
    無しとされた系列内の誤りサンプルデータに対してグレ
    ーフラグを立て、 上記誤り修整手段は、上記グレーフラグが立っているサ
    ンプルデータについては原サンプルデータと誤り修整デ
    ータとを比較し、差が一定の閾値以下のとき、該原サン
    プルデータを正しいサンプルデータとして用いることを
    特徴とする請求項（１）記載のビデオ信号処理回路。
11. （１１）ビデオ信号のサンプルデータが供給され、少な
    くとも２つの１水平遅延素子を有し、ビデオサンプルデ
    ータが誤っているとき垂直方向で隣接するサンプルデー
    タを用いてサンプルデータの修整が行えるようにした誤
    り修整手段と、 複数のラインのサンプルデータを所定の混合比により加
    算し、一のフィールド信号から少なくとも他のフィール
    ド信号を形成する加重平均手段とを有し、 上記加重平均手段の複数のラインのサンプルデータの少
    なくとも１ライン分のサンプルデータを上記誤り修整手
    段の１水平遅延素子の出力より得るようにしたことを特
    徴とするビデオ信号処理回路。
12. （１２）一のフィールドの複数のライン信号から少なく
    とも他のフィールドのライン信号を形成する回路部を有
    するビデオ信号処理回路において、 上記一のフィールドの複数のライン信号に係数をそれぞ
    れ乗算して加算する演算処理を行う手段であって上記係
    数が可変の加重平均手段と、上記一のフィールドの上記
    演算されるライン信号が有効映像信号区間の外にあるこ
    とを検出して上記加重平均手段の係数を変化させる制御
    手段とを有して成ることを特徴とするビデオ信号処理回
    路。