JPH0352172A - ビデオ信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明を以下の順序で説明する． Ａ，産業上の利用分野 Ｂ．発明の概要 Ｃ．従来の技術 Ｄ５　発明が解決しようとする課題 巳．課題を解決するための手段・ Ｆ．作用 Ｇ．実施例 Ｇ−１，基本構戒（第１図） Ｇ−２，本発明を適用したエラー修整装置全体の構成（
第２図） Ｇ−３．可変長補間処理（第１図、第３図）Ｇ−４．可
変長補間処理回路の具体例 （第４図） Ｇ−５．置換処理及び１次元エラー修整（第１図） Ｇ−６．ランキング制御回路 （第５図乃至第７図） Ｇ−１．２次元エラー修整回路 （第８図乃至第１１図） Ｈ．発明の効果 Ａ．産業上の利用分野 本発明は、ビデオ信号処理回路に関し、特にビデオ信号
のエラー修整を行うビデオ信号処理回路に関する。

Ｂ．発明の概要 本発明は、ビデオ信号処理回路に関し、ビデオ信号のサ
ンプルデータが供給され、複数の該サンプルデータの加
重平均をとり、エラー修整を行う加重平均手段と、サン
プルデータに対応したエラーフラグが供給され、これら
のエラーフラグを判別し、判別結果に基づいて上記加重
平均に用いるサンプルデータの個数を制御する制御手段
とを有し、上記加重平均処理に用いるサンプルデータが
誤っているときは、当該サンプルデータを除外して、残
りのサンプルデータを用いて加重平均処理を行い、エラ
ー修整を行うものである。

Ｃ．従来の技術 例えば、ＶＴＲ　（ビデオテープレコーダ）からの再生
されたビデオ信号のサンプルデータの誤りに対しては、
誤り検出符号や誤り訂正符号を用いた誤り訂正処理がｉ
テわれる。更に、これらの誤り訂正処理で訂正ができな
かったサンプルデータについては、誤りが無い他のサン
プルデータ（エラーフリーサンプルデータ）を用いた袖
間処理や置換処理等の方法により、エラー修整（誤り修
整）を行っている．このエラー修整は、ビデオ信号処理
過程において、誤り検出や誤り訂正の処理の後で、ビデ
オ信号を出力する前に行われる。

ここでエラー修整方法の種類としては、誤りがあるサン
プルデータ（エラーサンプルデータ）と同一ライン上の
該エラーサンプルデータの両側のサンプルデータを用い
て補間（水平方向の捕間）する方法、エラーサンプルデ
ータの上下ライン上の同し位置のサンプルデータを用い
て補間（垂直方向の補間）する方法、更にｌフィールド
前あるいは１フレーム前の同一位置のサンプルデータを
用いて置換（時間的な置換）する方法等が知られている
。

Ｄ．発明が解決しようとするｌｕｌ！ ところで、上記エラーサンプルデータと同一ライン上の
該エラーサンプルデータの両側のサンプルデータを用い
て補間する方法では、この両側のサンプルデータにも誤
りがある場合、補間の結果は信頼することができず、良
好なエラー修整を行うことができなかった． また、例えばバーストエラーが生した場合に再生された
サンプルデータが連続して誤ることを防止するために、
サンプルデータは所謂シャフリング処理が施されている
。したがって、エラー修整を施す必要があるエラーサン
プルデータの両側の所定数のサンプルデータは、エラー
フリー状態となることが多く、これらのサンプルデータ
をより多く用いて補間処理を行い、エラー修ｖ！桔度を
より高くすることが望ましい． 本発明は、上述の実情に鑑みてなされたものであり、エ
ラーサンプルデータのエラー修整を、エラ〜サンプルデ
ータと同一ライン上の複数のサンプルデータを用いて良
好に行うことができるビデオ信号処理回路の提供を目的
とするものである。

Ｅ．　ｉｌ題を解決するための手段 本発明に係るビデオ信号処理回路では、第１図に示すよ
うに、ビデオ信号のサンプルデークが供給され、複数の
該サンプルデータの加重平均をとり、エラー修整を行う
加重平均手段となる可変長補間処理回路ｌ１と、上記サ
ンプルデータに対応したエラーフラグが供給され、これ
らのエラーフラグを判別し、判別結果に基づいて上記加
重平均に用いるサンプルデータの個数を制御する制御手
段となるサンプル数制御回路１３とを有することを特徴
としている。

Ｆ，作用 本発明に係るビデオ信号処理回路では、エラーサンプル
データと同一ラインであってその近傍の複数のサンプル
データを用いて加重平均処理を行い、エラーサンプルデ
ータのエラー修整を行う。

このとき、上記加重平均処理に用いるサンプルデータが
誤っているときは、当該サンフ゜ノレデークを除外して
、残りのサンプルデータを用いて加重平均処理を行い、
エラー修整を行う。

Ｇ，実施例 以下、本発明に係るビデオ信号処理回路の一実施例を図
面を参照しながら説明する。

Ｇ−１．基本構戒（第１図） 第１図は本発明を適用した１次元エラー修整（誤り修整
）回路の構或を示す図である．この第１図に示すように
、１次元エラー修整回路は、誤りがあるサンプルデータ
（以下、エラーサンプルデータという。）と同一ライン
上の該エラーサンプルデータの両側の複数のサンプルデ
ークの加重平均値を用いてエラー修整を行う可変長袖間
処理部とエラーサンプルデータと同一ライン上の該エラ
ーサンプルデータの近傍のサンプルデータの１つを用い
てエラーサンプルデータを置き換える置換処理部とに大
別することができる．上記可変長補間処理部は、第２図
に示す端子ｌを介して人力されるエラー修整が施される
エラーサンプルデータＰＯの両側の、例えば６個のサン
プルデータＰ３、Ｐ２、Ｐ１、ＭＬ　Ｍ２、Ｍ３を用い
て加重平均値を演算する可変長袖間処理回路１ｌと、同
しく第２図に示す端子ｌを介して人力される上記各サン
プルデータに対応したエラーフラグＦＰ３、ＦＰ２、Ｆ
ＰＩ、ＦＭＩ、ＦＭ２、ＦＭ３を判別し、判別結果に基
づいて加重平均に用いるサンプルデータの個数及び加重
平均の係数を制御するサンプル数制御回路１３から構戒
される。また、上記置換処理部は、上記サンプルデータ
Ｐ３、Ｐ２、ＰｉＭ１、Ｍ２、Ｍ３等のうちで誤りがな
いサンプルデータ（以下、エラーフリーサンプルデーク
という．）の１つを用いてエラーサンプルデータＰＯを
置き換える置換処理回路ｌ２と、上記エラーフラグＦＰ
３、ＦＰ２、ＦＰＩ、ＦＭＩ，ＦＭ２、ＦＭ３等を判別
し、判別結果に基づいて置換処理に用いるサンプルデー
タを決定する置換モード制御回路ｌ４から構威される．
可変長補間処理回路１１及び置換処理回路１２からのエ
ラー修整が施された各サンプルデータはセレクタ１６に
供給され、このセレクタ１６において、補間処理が可能
なときは、補間処理によって得られたサンプルデータが
端子１８から取り出され、補間処理が不可能なときは、
置換処理で得られたサンプルデータが端子１日から取り
出され、勿論サンプルデータにエラーが無いときは、該
ザンプルデータが端子１８から取り出される．この出力
サンプルデータは第２図に示す２次元エラー修整回路３
に供給される。

Ｇ−２．本発明を適用したエラー修整装置全体の構成（
第２図） 第２図は上記１次元エラー修整回路を用いたエラー修整
装置全体の構或を示す図である．このエラー修整装置は
、エラーサンプルデータと同一ライン上の該エラーサン
プルデータの近傍の誤りがないサンプルデータを用いて
エラー修整を行う上記１次元エラー修整部と、エラーサ
ンプルデークと同一ライン上及び上下ライン上の該エラ
ーサンブルデータの周辺のサンプルデータや前フレーム
の同じ位置のサンプルデータを用いてエラー修整を行う
２次元エラー修整部に大別することができる． この第２図において、入力端子１には、例えば、ＶＴＲ
　（ビデオテープレコーダ）からの再生ビデオ信号に誤
り訂正処理等を施した後のビデオ信号のサンプルデータ
及び該サンプルデータに対応ずるエラーフラグが供給さ
れている。通常、この入力サンプルデータには、上記誤
り訂正処理によっては訂正しきれなかったエラーサンプ
ルデータが含まれており、上記エラーフラグは、これら
のエラーサンプルデータを識別するために用いられる。

これらのエラーフラグは、エラー訂正処理回路において
、サンプルデータに誤りがあるときに、セット状ａ　（
　’　Ｉ　Ｊ　）とされ、ザンプルデータに誤りがない
ときにリセット状Ｂ　（　’ＯＪ　）とされる．これら
のサンプルデーク及びエラーフラグは１次元エラー修整
回路２に供給され、この１次元エラー修整回路２におい
て、水平方向（ライン方向）についてのエラー修整（１
次元エラー修整）が行われる。この１次元エラー修整が
施されたサンプルデータは２次元エラー修整回路３、ラ
イン遅延回路４及びランキング制御回路７に供給される
。

２次元エラー修整回路３には、１次元エラー修整回路２
の出力に対してｌライン（ＩＨ−１水平走査期間）遅延
した上記ライン遅延回路４からのサンプルデーク、１次
元エラー修整回路２の出力に対して２ライン遅延したラ
イン遅延回路５からのサンプルデータ及びライン遅延回
路４の出力に対してｌフレーム（ＩＦ＝２垂直走査時間
）遅延したフレーム遅延回路６からのサンプルデータが
供給されている。すなわち、ライン遅延回路４からのサ
ンプルデータを基準にすると、１次元エラー修整回路２
からのサンプルデークはＩＨ進んでおり、ライン遅延回
路５からのサンプルデータはＩＨ遅延しており、フレー
ム遅延回路６からのサンプルデータはＩＦ遅延している
．換言すると、現在のライン、上のライン、下のライン
及びｌフレーム前の現在のラインに対応するラインの各
サンプルデータが、この２次元エラー修整回路３に供給
される。

この２次元エラー修整回路３では、上３ｃ！４つのライ
ン上のサンプルデータを用いてＨａなエラー修整が行わ
れる。すなわち、この２次元エラー修整回路３は、例え
ば各種方向の補間処理、前のフレームの同し位置のサン
プルデークを用いてエラーサンプルデータを置き換える
置換処理、近傍のサンプルデータを用いてエラーサンプ
ルデータを置き換える置換処理等の各種エラー修整機能
を有し、この２次元エラー修整回路３において、ランキ
ング制御回路７からの制御信号によって、例えば近傍サ
ンプルデータと最も変化が少なくなるような（最適な）
エラー修整が行われる．すなわち、ランキング制御回路
７には、１次元エラー修整回路２、ライン遅延回路４、
５からのサンプルデータ及び各エラーフラグが供給され
、このランキング制御回路７において、各サンプルデー
タ及び各エラーフラグに基づいて最適な２次元エラー修
整方向が決定され、この結果がＩ１１　御信号として２
次元エラー修整回路３に供給される。

ところで、上記各人力サンプルデータは、例えば８ビッ
トから威り、１６進で「Ｏｌ」から「ＦＥ」までの値を
とり、これらの８ビノトのデータの演算や判断等を行う
ことにより、上述のエラー修整を行うものである。なお
、エラー修整後のサンプルデータは、１６進で「００」
からｒＦＦ，の値となるようにしてもよい。また、カラ
ービデオ信号の場合、端子ｌには、１つの画素に対して
、例えば輝度信号のサンプルデータ、色差信号のサンプ
ルデータ及び輝度信号及び色差信号の各サンプルデータ
対応したエラーフラグがそれぞれ供給される．このとき
、輝度信号のサンプリング周波数は色差信号のサンプリ
ング周波数の２倍であり、輝度信号のサンプルデータは
色差信号のサンプルデータより帯域が広く、より詳細な
情報を含んでいる。すなわち、輝度信号のサンプルデー
タ及びエラーフラグは、輝度信号及び色差信号のエラー
修整に対して、エラー修整の方向を決定するのに良好な
予測性を有している。したがって、通常、輝度信号のサ
ンプルデータ及びエラーフラグが、最適なエラー修整の
方向を決定するのに用いられる．なお、１画素に対する
輝度信号のエラーフラグと色差信号のエラーフラグとが
異なるときは、輝度信号のエラー修整と色差信号のエラ
ー修整とをそれぞれ最適な方向で行うようにする。

以上のようにして、前段のエラー訂正処理過程において
エラー訂正ができなかったエラーサンプルデータのエラ
ー修整が行われる． Ｇ−３．可変長補間処理（第１図、第３図）上記１次元
エラー修整回路２の詳細を第ｌ図、第３図を用いて説明
する． この１次元エラー修整回路２には、第２図に示す端子ｌ
を介して、第１図に示すようにビデオ信号の同一ライン
上の、例えば７個のサンプルデータＰ３、Ｐ２、ＰＩＰ
Ｏ、Ｍｌ．Ｍ２、Ｍ３及びこれらのサンプルデータに対
応するエラーフラグＦＰ３、ＦＰ２、ＦＰＩ、ＦＰＯ，
ＦＭＩ、ＦＭ２、ＦＭ３が供給される．上記サンプルデ
ータＰＯはエラー修整が施されるサンプルデータであり
、サンプルデータＰＩ，Ｐ２、Ｐ３は、サンプルデータ
ＰＯの左側の近い方からｌｌｌｉに３個のサンプルデー
タであり、づンプルデータＭＬＭ２、Ｍ３は、サンプル
データＰＯの右側の近い方から順に３個のサンプルデー
タである。これらのサンプルデータＰ３、Ｐ２、ＰＩ，
Ｍｌ、Ｍ２、Ｍ３は可変長補間処理回路１１及び置換処
理回路１２に供給される。一方エラーフラグＦＰ３、Ｆ
Ｐ２、ＦＰＩ、ＦＭＩ，ＦＭ２、ＦＭ３は、サンプル数
制御回路ｌ３及び置換モード制御回路１４に供給される
。また、サンプルデータＰＯ及びエラーフラグＦＰＯは
、ラッチｌ５及びセレクタ１６に供給される． 上記サンプル数制御回路１３において、エラー修整が施
されるエラーサンプルデータＰＯの両側の複数のサンプ
ルデータのエラーフラグの状態の判断が行われ、エラー
フラグが「１」　（エラー有り）であるサンプルデータ
を除外して加重平均処理を行わせる制御信号が可変長補
間処理回路１１に供給される。第１図に示す具体例では
、６個のエラーフラグＦＰ３、ＦＰ２、ＦＰＩ　ＦＭＩ
，ＦＭ２、ＦＭ３の判断が行われ、「ｌ」　（エラー有
り）であるサンプルデークを除外して加重平均処理を行
わせる制御信号が可変長補間処理回路ｌ１に供給される
。そして、可変長補間処理回路工ｌにおいて、サンプル
データＰ３、Ｐ２、Ｐ１、ＭＩ　Ｍ２、Ｍ３のうちで上
記エラーフラグが「１」　（エラー有り）であるサンプ
ルデータを除外して加重平均処理が行われる．ここで、
第３図に示す具体例を説明する．なお、この図に示す○
はエラーフリーサンプルデータを示し、×はエラーサン
プルデータを示し、Δは左右のサンプルデータ対のうち
少なくとも１つがエラーサンプルデータであることを示
し、口はエラー状態を考慮しないサンプルデータを示す
． 第３図のａに示すようにエラーフラグタＦＰ３、ＦＰ２
、ＦＰＩ、ＦＭＩ，ＦＭ２、ＦＭ３が全て「Ｏ」　（エ
ラー無し）のとき、すなわちエラー修整が施されるエラ
ーサンプルデータＰＯの両側の６個のサンプルデータＰ
３、Ｐ２、Ｐ１、Ｍｌ、Ｍ２、Ｍ３全てがエラーフリー
状態のとき、これらの６サンプルを用いて加重平均｛ｉ
Ｐを、Ｐ　．ＫＩ　Ｘ　（Ｐ１＋Ｍ１）＋Ｋ２　Ｘ　（
Ｐ２＋Ｍ２）＋Ｋ３　Ｘ　（Ｐ３＋門３）とする．　Ｋ
ｌ，Ｋ２，Ｋ３は加重平均の係数である．第３図のｂに
示すようにエラーフラグＦＰ２、ＦＰＩ、ＦＭＩ、ＦＭ
２が全て「０」　（エラー無し）であり、エラーフラグ
ＦＰ３、ＦＭ３の少なくとも１つが「ｌ」　（エラー有
り）のとき、エラー修整が施されるエラーサンプルデー
タＰＯの両側でエラーフリーの４個のサンプルデータＰ
２、ＰＩ，Ｍｌ、Ｍ２を用いて、加重平均値Ｐを、Ｐ　
＝ＫＩ　Ｘ　（Ｐｉ十旧）＋Ｘ２　Ｘ　（Ｐ２＋Ｍ２）
とする． 第３図のＣに示すようにエラーフラグＦＰＩ及びＦＭＩ
が「０」　（エラー無し）であり、エラーフラグＦＰ２
、ＦＭ２の少なくとも１つが「１」（エラー有り）のと
き、上記エラーサンプルデータＰＯの両側２個のエラー
フリーのサンプルデータＰ１、Ｍ１を用いて、加重平均
値Ｐを、Ｐ＝κＩ　Ｘ　（ＰＩ十旧） とする． 可変長補間処理回路１１で得られた加重平均値Ｐは、セ
レクタｌ６に供給される． Ｇ−４．可変長補間処理回路の具体例（第４図）次に第
４図は、上記係数群Ｋｌ，Ｋ２、Ｋ３の具体的値を実現
する可変長補間処理回路１１の回路構成例を示しており
、これらの係数群Ｋ１、Ｋ２、Ｋ３としては、回路構威
の容易性、構成部品点数の低減等を考慮し、具体的には
下記のような値を用いている．すなわち、 （ａ）２サンプル使用時 κｌ・１／２・０．５．　Ｋ２・Ｋ３・Ｏ（ｂ）４サン
プル使用時 Ｋ１・１／２＋１／８＋１／１６＝０．６８７５，Ｋ２
・−（１／２＋１／４）／４・−０．１８７５，　Ｋ３
・Ｏ（Ｃ）６サンプル使用時 Ｋ１＝１／２＋１／４・０．７５，　Ｋ２−（１／２＋
１／８）／２＝−０．３１２５，Ｋ３＝１／１６・０．
０６２５ この第４図において、ビデオ信号の各サンプルデータは
上述のように８ビノトからなり、図中の各サンプルデー
タの各ピントを、例えばサンプルデータＰ１の各ビット
を最上位ピント（ＭＳＢ）から順にＰ１７、Ｐ１６、Ｐ
１５、Ｐ１４、ＰＩ３、Ｐ１２、Ｐｌｌ、ＰＬＯ（ＬＳ
Ｂ）で表す．これらの各８ピントのサンプルデータＰ１
、Ｍ１が加算器２１に、サンプルデータＰ２、Ｍ２が加
算器２６に、サンプルデータＰ３、Ｍ３が加算器３ｌに
、それぞれ供給されている。サンプル数制御回路ｌ３は
、上記各サンプルデータのエラーフラグＦＰＩ−ＦＭ３
に応じて補間に用いるサンプル数を決定し、デコーダ等
を介して２サンプル使用制御信号ＸＳ２、４サンプル使
用制御信号ＸＳ４、及び６サンプル使用制御信号ＸＳ６
を出力する。

以下、６サンプル使用制ｍ信号ＸＳ６が出力されて、上
記６サンプル使用時の荷重平均４ｆｉＰ；Ｐ　−　（１
／２＋１／４）　Ｘ　（ＰＩ十旧）−（１／２＋１／８
）／２Ｘ　（Ｐ２＋Ｍ２）＋１／１６　Ｘ　（Ｐ３＋Ｍ
３） を求める場合について説明する。

加算２ｉｉ２ｌにおいて、サンプルデータＰ１、Ｍｌが
加算される。この加算４ａ　（Ｐ１＋Ｍ１）の上位４ビ
ントがセレクク２２の下位４ビントに供給され、加算値
（ＰＩ＋旧）の上位８ビットが加算器２３のＢ人力の８
ピントに供給され、加算値（ＰＩ÷旧）の上位８ビット
がセレクタ２４のＡ入力の下位７ビットに供給され、加
算値（ＰＩ十旧）の上位８ビノトがセレクタ２４のＢ人
力の下位６ビットに供給される．すなわち、加算器２１
とセレクク２２との接続により加′Ｗ．器２１の出力が
ＬＳＢ側に４ビットシフトされて演算値（Ｐ１＋Ｍ１）
／１６が求められ、加算器２１と加算器２３のＢ入力と
の接続により加算器２１の出力がＬＳＢ側に１ビントシ
フトされて演算値（Ｐ１＋Ｍ１）／２が求められ、加算
器２ｌとセレクタ２４の八入力との接続により加算器２
１の出力がＬＳＢ側に２ビットシフトされて演算値（Ｐ
１＋Ｍ１）／４が求められ、加算器２ｌとセレクタ２４
のＢ入力との接続により加算器２１の出力がＬＳＢ側に
３ビットシフトされて演算値（Ｐ１＋Ｍ１）／８が求め
られるようになっている． ここでセレクタ２２は上記４サンプル使用制御信号ＸＳ
４によって選沢されて有効となるものであり、上記６サ
ンプル使用時にはセレクタ２２は非選択（出力が零）と
され、この零の値が加算器２５の八入力に供給される．
次にセレクタ２４は上記４サンプル使用制御信号ＸＳ４
によって選択されて有効となるから、このセレクタ２４
の出力Ｃ（Ｐｌ十旧）／４〕が加算器２３の八入力に供
給される．従って加算器２３からの出力値は（Ｐ１＋Ｍ
１）／２＋（Ｐ１＋Ｍ１）／４となり、この加算器２３
の出力は加算器２５のＢ入力に供給される．この結果、
加算器２５からは、演算値（Ｐ１＋Ｍ１）／２←（Ｐｉ
十旧）／４が出力され、この加算器２５の出力は加算器
３３のＢ入力に供給される． 一方、加算器２６において、サンプルデータＰ２、Ｍ２
が加算される．そして、この加算値（Ｐ２÷門２）の上
位８ビントが加算器２７のＢ入力の８ビットに供給され
、加算（ａ　（Ｐ２＋Ｍ２）の上位８ビントがセレクタ
２日の八人力の下位７ビットに供給され、加算（ａｃＰ
２十Ｈ２）の上位８ピントがセレクク２８のＢ入力の下
位６ビットに供給される．すなわち、加算器２６と加算
器２７のＢ人力との接続により加算器２６の出力がＬＳ
Ｂ側に１ビットシフトされて演算値（Ｐ２十Ｍ２）／２
が求められ、加算器２６とセレクタ２８の八入力との接
続により加算器２６の出力がＬＳＢ側に２ビットシフト
されて演算値（Ｐ２＋Ｍ２）／４が求められ、加算器２
６とセレクタ２日のＢ入力との接続により加算器２６の
出力がＬＳＢ側に３ビットシフトされて演算値（Ｐ２＋
Ｍ２）／８が求められる． 次にセレクタ２日は、上記６サンプル使用時に上記Ｂ入
力（（Ｐ２＋Ｍ２）／　８　）が選択され、このセレク
タ２８の出力〔（Ｐ２＋門２）／８）が加算器２７の六
入力に供給される。従って加算器２７からの出力値は、
（Ｐ２＋Ｍ２）／２＋（Ｐ２＋Ｍ２）／８となる．この
加算器２７の出力の上位８ビットがセレクタ２９の八入
力の下位７ビットに供給され、この加算２Ｓ２７の出力
の上位８ビットがセレクタ２９のＢ入力の８ビットに供
給される．すなわち、加算器２７とセレクタ２９の八入
力との接続により加算器２７の出力がＬＳＢ側に２ビノ
トシフトされて、演算値（（Ｐ２＋Ｍ２）／２＋（Ｐ２
＋Ｍ２）／８）／４が求められ、加算器２７とセレクタ
２９のＢ入力との接続により加算器２７の出力がＬＳＢ
側に１ビットシフトされて、演算値（（Ｐ２＋門２）／
２÷（Ｐ２＋Ｍ２）　／８）　／２が求められる。

上記６サンプル使用時にはセレクタ２９のＢ入力が選択
され、このセレクタ２９の出力Ｃ　（（Ｐ２ＬＭ２）／
２＋（Ｐ２＋Ｍ２）／８）／２　）が凍＊器３０のＭ減
数人力に供給される． また、加算器３ｌにおいてサンプルデータＰ３、Ｍ３が
加算され、この加算｛ｉ　（Ｐ３＋Ｍ３）の上位４ビッ
トがセレクタ３２の下位４ビットに供給される．すなわ
ち、この加算器３１の出力が、加算器３１とセレクタ３
２の接続によってＬＳＢ側に４ビットシフトされること
により、演算値（Ｐ３＋Ｍ３）／１６が求められる．上
記６サンプル使用時には、セレクタ３２の出力（Ｐ３＋
）１３）が加算器３３の八人力の下位４ビットに供給さ
れるから、加算器３３において、演算値（ＰＩ十旧）／
２＋（Ｐ１＋Ｍ１）／４＋（Ｐ３＋Ｍ３）／１６が得ら
れる．この加算器２６の出力（　（ＰＩ十旧）／２＋（
Ｐｉ十旧）／４＋（Ｐ３＋Ｍ３）／１６）は？ＪＩｉ．
算器３０のＰ被減算入力に供給され、加重平均値Ｐ； Ｐ・（１／２＋１／４）　ｘ　（Ｐ１＋Ｍ１）−　（１
／２＋１／８）／２Ｘ　（Ｐ２＋Ｍ２）÷１／１６　Ｘ
　（Ｐ３州３） が滅算器３０から補間データｉ（各ビ７｝１０〜Ｉ７）
が出力される。この補間データＩは第１図に示すセレク
タｌ６に供給される．なお、上記４サンプル使用時及び
２サンプル使用時も同様に、サンプル数制御回路ｌ３の
制御のもとに、可変長袖間処理回路１１において、加重
平均値Ｐ；Ｐ・（１／２＋１／８＋１／１６）　Ｘ　（
Ｐ１＋Ｍ１）−　（１／２＋１／４）／４　Ｘ　（Ｐ２
＋阿２）．Ｐ＝１／２Ｘ　（Ｐ１＋Ｍ１）がそれぞれ求
められる。

Ｇ−５．　１ｆ喚処理及び１次元エラー修整（第１図）
第１図に示す置換処理部（置換処理回路１２、置換モー
ド制御回路１４）の説明をする。上述の第３図のａ，ｂ
，ｃに示す３つのエラーモード以外のときは、次に述べ
る置換処理が、置換モード制御回路１４の制御のもとに
置換処理回路１２において行われる． ＷｔＩＡモード制御回路１４において、エラーフラグＦ
ＰＩ、ＦＭＩの状態が判断され、エラーフラグＦＰＩ，
ＦＭＩの少なくとも１つが「１」　（エラー有り）のと
き、サンプルデータＰ１、Ｍｌのうちでエラーフリーサ
ンプルデータを用いてエラーサンプルデータＰＯの置き
換えが行われる．エラーフラグＦＰＩ及びＦＭＩが「ｌ
」　（エラー有り）であって、エラーフラグＦＰ２、Ｆ
Ｍ２の少なくとも１つが「Ｏ」　（エラー無し）のとき
、サンプルデータＰ２、Ｍ２のうちでエラーフリーサン
プルデータを用いてエラーサンプルデータＰＯの置き換
えが行われる。なお、エラーフラグＦＰ２、ＦＭ２の両
方が「０」　（エラー無し）のときは、サンプルデータ
Ｐ２がサンプルデータＭ２に優先して用いられる． エラーフラグＦＰ２、ＦＰ１、ＦＭＩ，ＦＭ２が全て「
ｌ」　（エラー有り）であって、エラーフラグＦＰ３、
ＦＭ３の少なくとも１つがｒＯ」（エラー無し）のとき
、サンプルデータＰ３、Ｍ３のうちでエラーフリーサン
プルデータを用いてエラーサンプルデータＰＯの置換処
理が行われる．ナオ、１ラ−７ラグＦＰ３、ＦＭ３（Ｄ
両方が’ｏＪ（エラー無し）のときは、サンプルデータ
Ｐ３がサンプルデータＭ３に優先して用いられる．エラ
ーフラグＦＰ３、ＦＰ２、ＦＰＩ、ＦＭＩ、ＦＭ２、Ｆ
Ｍ３の全てが「１」　（エラー有り）のときには、最後
のエラーフリーサンプルデータを用いてエラーサンプル
データＰＯの置き換えが行われる．ここで、最後のエラ
ーフリーサンプルデータとは、ラッチ１４に設けられた
ｌサンプルデータ分のメモリを同一ライン上のエラーフ
リーサンプルデータで順次更新しておき、この記滝され
ているサンプルデータをいう． 以上のようにして、置換処理が施されたサンプルデータ
がセレクタ１６に供給される．すなわち、セレクタ１６
には、可変長浦間処理回路】１で得られたサンプルデー
タ（加重平均値）、置換処理回路ｌ２で得られたサンプ
ルデータ及びサンプルデータＰＯの３つのサンプルデー
タが供給され、補間／置喚処理制御回路ｌ７からの制１
コｎ信号及びエラーフラグＦＰＯ状態に基づいて１つの
サンプルデータが選択され、端子１８を介して取り出さ
れる。すなわち、セレククｌ６において、エラーフラグ
ＦＰＯが「０」　（エラー無し）のときは、サンプルデ
ータＰＯが選択されて端子ｌ８より取り出され、エラー
フラグＦＰＯが「ｌ」　（エラー有り）であって、上記
補間処理が可能なときは、可変長補間処理回路１１から
の上記加重平均値Ｐ（補間処理を施したサンプルデータ
）が取り出され、補間処理ができないときは、置換処理
回路ｌ２からの上記置換処理で得られたサンプルデータ
が端子１８より取り出される。この出力サンプルデータ
は、第２図に示す２次元エラー修整回路３等に供給され
る。

Ｇ−６．ランキング制御回路（第５図乃至第７図）以上
のようにして１次元エラー修整が施された後のサンプル
データは、第２図に示す２次元エラー修整回路３におい
て２次元エラー修整が施される。この２次元エラー修整
回路３では、エラーサンプルデータと同一ライン上及び
上下ライン上の該エラーサンプルデータの周辺のサンプ
ルデータや前フレームの同し位置のナンプルデータ等を
用いて袖間処理や置換処理によるエラー修整が行われる
。例えば、エラーサンプルデータの周辺のサンプルデー
タを用いた各種方向の補間処理、前のフレームの同じ位
置のサンフ゜ルデークを用いてエラーサンプルデータを
置き換える置換処理、近傍のサンプルデータを用いてエ
ラーサンプルデータを置き換える置換処理等が行われる
。

これらの補間処理、置換処理における補間処理や置換処
理の結果が近傍サンプルデータと最も変化が少なくなる
（最適な）方向を予測し、これらの方向の優先順位（ラ
ンキング）を決定するランキング制御回路７について説
明する．ここで、１次元エラー修整回路２、ライン遅延
回路４、５、フレーム遅延回路６から得られる各サンプ
ルデータを第５図に示し、これらのサンプルデータに対
応するエラーフラグを第６図に示す．第５図に示すよう
に、エラー修整が施されるサンプルデータＰＯと同一ラ
イン（現在のライン）上の該サンプルデータＰＯの両側
の６つのサンプルデータを、Ｐ３、Ｐ２、Ｐ１、Ｍ１、
Ｍ２、Ｍ３とし、上のライン上の各サンプルデータを、
ＰＰ３、ＰＰ２、ＰＰｌ，ＰＰＯ，ＰＭＩ、ＰＭ２、Ｐ
Ｍ３とし、下のライン上の各サンプルデークを、ＮＰ３
、ＮＰ２、ＮＰＩ、ＮＰＯ，ＮＭＩ、ＮＭ２、ＮＭ３と
し、１フレーム前の現在のラインに対応するライン上の
各サンプルデータを、ＬＰ３、ＬＰ２、ＬＰｌ．．ＬＰ
Ｏ、ＬＭＩ、ＬＭ２、ＬＭ３とする．また、第６図に示
すように、上記各サンプルデータに対応するエラーフラ
グを、それぞれＦＰＯ、ＦＰ３、ＦＰ２、ＦＰＩ、ＦＭ
Ｉ、ＦＭ２、ＦＭ３、ＦＰＰ３、ＦＰＰ２、ＦＰＰＩ、
ＦＰＰＯ、ＦＰＭＩ、ＦＰＭ２、ＦＰＭ３、Ｆ　Ｎ　Ｐ
　３、ＦＮＰ２、ＦＮＰ　１、ＦＮＰＯ、ＦＮＭＩ、Ｆ
ＮＭ２、ＦＮＭ３、ＦＬＰ３、ＦＬＰ２、ＦＬＰＩ，Ｆ
ＬＰＯ，ＦＬＭＩ，ＦＬＭ２、ＦＬＭ３とずる。

第２図に示すランキング制御回路７は、エラーサンプル
データＰＯの周辺のサンプルデータを用いて互いに異な
る複数のエラー修整方向の修整エラーを求め、これらの
修整エラーが所定の闇値より大きいとき、この所定の闇
値より大きい修整エラーを除外して互いにその修整エラ
ーを比較し、エラー修整方向のランキング付けを行うも
のである．具体的には、第７図に示すように、水平方向
（第５図に示すＨ方向）の修整エラーを演算するＨ修整
精度出力回路４１と、垂直方向（第５図に示すＶ方向）
の修整エラーを演算するＶ修整精度出力回路４２と、右
下がりの対角線方向（第５図に示すＤや方向）の修整エ
ラーを演算するＤ。修整精度出力ｒｆＢ路４３と、左下
がりの対角線方向（第５図に示すＤ一方向）の修整エラ
ーを演算するＤ一修整精度出力回路４４と、ランキング
決定回路４５から構成されている，以下、各修整精度出
力回路を説明する。

Ｈ修整精度出力回路４１は、Ｈ方向のエラー修整の精度
を、エラーサンプルデータの近傍でのＨ方向の修整エラ
ーに基づいて予測するためのものであり、エラー修整が
施されるエラーサンプルデータＰＯの上のライン上のサ
ンプルデータを用いて修整エラーを演算するＨ　（Ｕ）
誤差演算回路４１ａと、同しく下のラインのサンプルデ
ータを用いて修整エラーを演算するＨ　（Ｄ）誤差演算
回路４１ｂと、該Ｈ　（［１）誤差演算回路４１ａの出
力とｒイ（０）誤差演算回路４ｌｂの出力との平均値を
演算する平均値／セレクタ回路４１ｃからｆＪ［２され
る。

すなわち、Ｈ　（１１）誤差濱算回路４１ａには、例え
ばエラー修整が施されるサンプルデータＰＯの上のライ
ンのサンプルデータＰＰＩ，ＰＰＯ，ＰＭｌ及びエラー
フラグＦＰＰＩ，ＦＰＰＯ，ＦＰＭ１が供給され、Ｈ方
向の第１の修整エラーＰＰＯ−　（ＰＰ１＋ＰＭｌ）／
２ が求められる．また、Ｈ　（Ｄ）誤差演算回路４ｌｂに
は、例えばエラー修整が施されるサンプルデータＰＯの
下のラインのサンプルデータＮＰＩ，ＮＰＯ，ＮＭＩ及
びエラーフラグＦＮＰ　１、ＦＮＰＯ、ＦＮＭＩが供給
され、Ｈ方向の第２の修整エラー ｌ　ＮＰＯ−（ＮＰＩ＋ＮＭ１）／２ が求められる。これらの第１、第２の修整エラーは平均
値／セレクタ回路４１ｃに供給される。この平均値／セ
レクタ回路４１ｃにおいて、上記Ｈ方向の第１、第２の
修整エラーの平均値を求める演算が行われる．すなわち
、Ｈ方向の修整エラーＥ（Ｈ）； Ｅ（Ｈ）＝（　　ＰＰＯ〜（ＰＰ１＋ＰＭ１）／２＋　
　ＮＰＯ−（ＮＰＩ÷ＮＭＩ）／２　　）／２が求めら
れる。このＨ方向の修整エラーＥ　（Ｈ）はランキング
決定回路４５に供給される。なお、上記Ｈ方向の修整エ
ラーＥ　（Ｈ）は、例えば上述の１次元エラー修整にお
いる加重平均の演算式を用いて Ｅ（Ｉ１）・０．５Ｘ（　　ＰＰＯ−（０．７５Ｘ（Ｐ
Ｐ１＋ＰＭ１）−Ｏ．３１２５Ｘ　（ＰＰ２＋ＰＭ２）
＋０．０６２５Ｘ　（ＰＰ３＋ＰＭ３））＋　　ＮＰＯ
−（０．７５ｘ（ＮＰ１＋ＮＭ１）０．３１２５Ｘ（Ｎ
Ｐ２＋ＮＭ２）＋０．０６２５Ｘ（ＮＰ３＋）ｌＭ３）
）　　　）としてもよい．また、例えば上記Ｈ方向の第
ｌの修整エラーＩＰＰＯ−（ＰＰ１＋ＰＭ１）／２　１
の演算に用いられるサンプルデータＰＰＩのエラーフラ
グＦＰＰ１が「１」　（エラー有り）のときは、Ｈ方向
の修整エラーＥ　（Ｈ）を ε（Ｈ）・　ＮＰＯ−　（ＮＰ１＋Ｎ門１）／２とする
．また、例えば上記Ｈ方向の第ｌの修整エラーｌ　ＰＰ
Ｏ−（ＰＰｌ＋ＰＭ１）／２　　１の演算に用いられる
サンプルデータＰＰＩのエラーフラグＦＰＰＩ及び上記
Ｈ方向の第２の修整エラーｌ　ＮＰＯ−（ＮＰ１＋ＮＭ
１）／２　１の演算に用いられるサンプルデータＮＰＩ
のエラーフラグＦＮＰＩが「１」　（エラー有り）のと
きは、Ｈ方向の修整エラーＥ（Ｈ）は演算できないもの
とし、Ｈ方向のＨ演算可能信号を出力端子４６を介して
、第２図に示す２次元エラー修整回路３に送出する。

また、上記Ｈ方向の第１、第２の修整エラーは、所定の
闇値下と比較が行われる。この比較の結果、少なくとも
１つの修整エラーが所定の闇値下以上のときは、当該Ｈ
方向は２次元エラー修整の最適な方向として考慮しない
ようにする。なお、上記閾｛ａＴの値は可変なちとのし
、外部から設定できるもとのする．この闇値下を小さく
することにより、最適な２次元エラー修整の方向の決定
の精度を高くすることができるが、多くの位置において
エラー修整の方向が決定できなくなる．反対に闇値下を
大きくすることにより、多くの位置においてエラー修整
の方向決定の精度が悪くなる。

■修整精度出力回路４２は、■方向のエラー修整の精度
を、エラーサンプルデータの近傍での■方向の修整エラ
ーに基づいて予測するためのものであり、例えばエラー
修整が施されるエラーサンプルデータＰＯの左側のサン
プルデータＰ１及び該サンプルデータＰＩの上下のサン
プルデータＰＰ１、ＮＰＩを用いて修整エラーを演算す
る■（し）誤差演算回路４２ａと、同じくサンプルデー
タＰＯの右側のサンプルデータＭ１及び該サンプルデー
タＭ１の上下のサンプルデータＰ　Ｍ　’１、ＮＭｌを
用いて修整エラーを演算するＶ　（Ｒ）誤差演算回路４
２ｂと、咳Ｖ　（Ｌ）誤差演算回路４２ａの出力とＶ　
（１？）誤差演算回路４２ｂの出力との平均値を演算す
る平均値／セレクタ回路４２ｃから構威される。

すなわち、Ｖ（Ｌ）修整誤差演算回路４２ａ、■（１？
）修整誤差演算回路４２ｂ、平均値／セレクク回路４２
ｃにおいて、例えば■方向の第１の修整エラー Ｐｌ−　（ＰＰ１＋ＮＰｌ）／２ ■方向の第２の修整エラー 旧一（ＰＭ１＋Ｎ門１）／２ ■方向の修整エラーＥ（Ｖ）； Ｅ（Ｖ）＝（　　　ＰＩ−（ＰＰｌ＋ＮＰｌ）／２　　
　＋　　　Ｍｌ−（ＰＭ１＋ＮＭｌ）／２　　　）／２
がそれぞれ求められる。この■方向の修整エラーＥ　（
Ｖ）はランキング決定回路４５に供給される。

なお、Ｈ方向の修整エラーを求めるときと同様に、修整
エラーが演算できないときはＶ演算可能信号が出力端子
４７を介して、第２図に示す２次元エラー修整回路３に
出力される．また、第１、第２の修整エラーが所定の閾
値Ｔより大きいか否かが判断され、閾値Ｔより大きいと
きはその方向は２次元エラー修整の最適な方向として考
慮されないようになされる。

Ｄ。修整桔度出力回路４３は、Ｄ．方向のエラー修整の
精度を、エラーサンプルデータの近傍でのＤ．方向の修
整エラーに基づいて予測するためのものであり、例えば
エラー修整が施されるエラーサンプルデータＰＯの左側
のサンプルデークＰ１及び該サンプルデータＰ１の右下
がり対角線上の両側のサンプルデータＰＰ２、ＮＰＯを
用いて修整エラーを演算するＤ　．　（Ｌ）誤差演算回
路４３ａと、同しくサンプルデータＰＯの右側のサンプ
ルデータＭ１及び該サンプルデータＭ１の右下がり対角
線上の両側のサンプルデータＰＰＯ、ＮＭ２を用いて修
整エラーを演算するＤ。（Ｒ）誤差演算回路４３ｂと、
該Ｄや（Ｌ）誤差演算回路４３ａの出力とＤ．（Ｒ）誤
差演算回路４３ｂの出力との平均値を演算する平均値／
セレクタ回路４３ｃから構成される． すなわち、上記Ｄ。（Ｌ）修整誤差演算回路４３ａ、Ｄ
　．　（Ｒ）修整誤差演算回路４３ｂ、平均値／セレク
タ回路４３ｃにおいて、例えばＤ．方向の第１の修整エ
ラー ＰＩ−（ＰＰ２＋ＮＰＯ）／２ Ｄ．方向の第２の修整エラー 旧−（ＰＰＯ＋ＮＭ２）／２ Ｄ．方向の修整エラーＥ　（Ｄ．　）　　；Ｅ（Ｄ．）
・（　ｌ　Ｐｌ−　（ＰＰ２＋ＮＰＯ）／２＋１門１−
（ＰＰＯ＋ＮＭ２）／２　１　）／２がそれぞれ求めら
れる。このＤ．方向の修整エラ−Ｅ　（Ｄ．　）　はラ
ンキング決定回路４５に供給される。なお、Ｈ方向の修
整エラーを求めるときと同様に、修整エラーが演算でき
ないときはＤ．演算可能信号が出力端子４日を介して、
第２図に示す２次元エラー修整回路３に出力される。ま
た、第１、第２の修整エラーが所定の闇値下より大きい
か否かが判断され、閾（ａＴより大きいときはその方向
は２次元エラー修整の最適な方向として考慮されないよ
うになされる。

Ｄ一修整精度出力回路４４は、Ｄ一方向のエラー修整の
精度を、エラーサンプルデータの近傍でのＤ一方向の修
整エラーに基づいて予測するためのものであり、例えば
エラー修整が施されるエラ−サンプルデータＰＯの左側
のサンプルデータＰｌ及び該サンプルデータＰ１の左下
がり対角線上の両側のサンプルデータＰＰＯ、ＮＰ２を
用いて修整エラーを演算するＤ−（Ｌ）誤差演算回路４
４ａと、同しくサンプルデータＰＯの右側のサンプルデ
ークＭ１及び該サンプルデータＭ１の左下がり対角線上
の両側のサンプルデータＰＭ２、ＮＰＯを用いて修整エ
ラーを演算するＤ　−　（Ｒ）誤差演算回路４４ｂと、
該Ｄ　−　（Ｌ）誤差演算回路４４ａの出力とＤ　．．
　（Ｒ）誤差演算回路４４ｂの出力との平均値を演算す
る平均値／セレクタ回路４４ｃから構成される． すなわち、上記Ｄ−（Ｌ）修整誤差演算回路４４ａ、Ｄ
　−　（Ｒ）修整誤差濱算回路４４ｂ、平均値／セレク
タ回路４４ｃにおいて、例えばＤ一方向の第１の修整エ
ラー Ｐｌ−　（Ｐｒ’Ｏ÷ＮＰ２）／２　１、Ｄ一方向の第
２の修整エラー 旧−（ＰＭ２＋ＮＰＯ）／２ Ｄ一方向の修整エラーＥ　（Ｉｌｌ　）　　；Ｅ（Ｄ−
）・（　　ＰＩ−（ＰＰＯ＋ＮＰ２）／２÷　ｌ　　Ｍ
ｌ−（ＰＭ２＋ＮＰＯ）／２　　　）／２がそれぞれ求
められる。このＤ一方向の修整エラ−Ｅ　（Ｄ−　）は
ランキング決定回路４５に供給される。なお、Ｈ方向の
修整エラーを求めるときと同様に、修整エラーが演算で
きないときはＤ一演算可能信号が出力端子４９を介して
、第２図に示す２次元エラー修整回路３に出力される。

また、第１、第２の修整エラーが所定の閾値Ｔより大き
いか否かが判断され、閾値Ｔより大きいときはその方向
は２次元エラー修整の最適な方向として考慮されないよ
うになされる。

次に、ランキング決定回路４５において、上記修整エラ
ーＥ（Ｈ）、Ｅ（Ｖ）、Ｅ（Ｄ．）、Ｅ（Ｄ−）が互い
に比較され、値が小さい順に修整方向ランキング（優先
順位）が決定される。なお、各方向の修整エラー値が等
しいときは、Ｈ方向、■方向、Ｄ．方向、Ｄ一方向の順
に優先順位があるものとされる。このランキング決定回
路４５からのランキングフラグ（複数ビット）は、第２
図に示す２次元エラー修整回路３に供給される。

Ｇ−７．２次元エラー修整回路 （第８図乃至第１ｌ図） 第２図に示す２次元エラー修整回路３の具体的な回路構
成について第８図を参照して説明する。

この２次元エラー修整回路３は、第２図に示すランキン
グ制御回路７からのランキングフラグ、各方向の演算可
能信号やエラーフラグ等を用いてエラー修整が施される
エラーサンプルデータＰＯの周辺のエラー状態に応して
、最適なエラー修整方法を決定する、最適補間方向決定
回路５ｌ、高精度テンボラル（時間的）置換決定回路５
２、最適置換方向決定回路５３、任意補間方向決定回路
５４、低桔度テンポラル置換決定回路５５、最近隣置換
決定回路５６、繰り返し置換決定回路５７及びエラー修
整方法セレクタ５８で構成される部分と、決定されたエ
ラー修整方法に基づき、実際の補間処理、置換処理を行
う■補間回路６１、Ｄ．補間回路６２、Ｄ−補間回路６
３、セレクタ６４、６５、６６で構威される部分とから
なる。以下、上記各回路を順に説明する。

第８図において、最適補間方向決定回路５１には、エラ
ー修整が施されるエラーサンプルデータＰＯ周辺のサン
プルデークのエラーフラグＦＰＰ１、ＦＰＰＯ、ＦＰＭ
Ｉ、ＦＰＩ、ＦＭＩ、ＦＮＰ１、ＦＮＰＯ，ＦＮＭＩ、
上記ランキング制御回路７からのランキングフラグ及び
各方向の演算可能信号が供給され、これらのエラーフラ
グ、ランキングフラグ及び濱算可能信号の状態が判断さ
れ、最適な補間方向が決定される。具体的には、エラー
フラグが「１」　（エラー有り）である方向を除外し、
ランキングフラグに基づいて最優先の方向が決定される
。この最優先の方向を示す制御信号がエラー修整方法セ
レクタ５８に供給される。

高精度テンポラル置換決定回路５２には、エラー修整が
施されるエラーサンプルデータＰＯの両側の６個のサン
プルデータＰ３、Ｐ２、Ｐ１、Ｍ１、Ｍ２、Ｍ３、前フ
レームの対応するラインの７個のサンプルデータＬＰ３
、ＬＰ２、ＬＰＩ、ＬＰＯ，ＬＭＩ、ＬＭ２、ＬＭ３、
これらのサンプルデータのエラーフラグＦＰ３、ＦＰ２
、ＦＰ１、ＦＭＩ，ＦＭ２、ＦＭ３、ＦＬＰ３、ＦＬＰ
２、ＦＬＰＩ．．ＦＬＰＯ、ＦＬＭＩ、ＦＬＭ２、ＦＬ
Ｍ３が供給され、上記エラーフラグが判断され、時間的
（時間軸上の）置換処理が可能か否かが決定される．上
記エラーフラグの全てが「０」（エラー無し）であり、
かつ対応するサンプルデータ同士の差が所定の閾｛ｆｆ
！　Ｈ　Ｔ以下のとき、前フレームのサンプルデータＬ
ＰＯを用いてエラーサンプルデータＰＯを置換する制御
信号がエラー修整方法セレクタ５８に供給される。具体
的には、ＦＰ３＝　ＦＰ２＝　ＦＰ　１−　ＦＭＩ　＝
　ＦＭ２＝　ＦＭ３＝　ＦＬＰ３＝　ＦＬＰ２＝　ＦＬ
Ｐ　ｌ　＝　ＦＬＰＯ・ＦＬＭ１＝ＦＬＭ２＝ＦＬＭ３
・０， ＬＰ３−Ｐ３　　≦ＩＴ，　　ＬＭＩ−Ｍｌ　　≦ＨＴ
ＬＰ２−Ｐ２　　≦ＩＩＴ，　　ＬＭ２−Ｍ２　　≦Ｈ
ＴＬＰＩ−ＰＩ　　　≦ＨＴ，　　　　ＬＭ３−？Ｉ３
　　　≦ＨＴの条件全てを構足するとき、エラーサンプ
ルデークＰＯをサンプルデータＬＰＯで置き換えるので
ある。すなわち、エラーサンプルデータＰＯの両側の６
個のサンプルデータが時間的に余り変化しないときは、
エラーサンプルデータＰＯも時間的に変化がないものと
して置換を行うのである。なお、上記閾値ＨＴは小さな
値とされる。

最適置換方向決定回路５３には、エラーフラグＦＰＰ　
１、ＦＰＰＯ，ＦＰＭＩ，ＦＰＩ，ＦＭＩ、ＦＮＰ　１
、ＦＮＰＯ，ＦＮＭＩ、ランキング回路７からのランキ
ングフラグ及び各方向の演算可能信号が供給され、これ
らのエラーフラグ、ランキングフラグ及び演算可能信号
の状態が判断され、最適な置換方向が決定される．具体
的には、エラーフラグが「１」　（エラー有り）である
方向を除外し、残りの方向のランキングフラグに基づい
て最優先の方向が決定される。この最優先の方向を示す
制御信号がエラー修整方法セレクタ５８に供給される． 任意補間方向決定回路５４には、エラーフラグＦＰＰＩ
，ＦＰＰＯ、ＦＰＭＩ、ＦＰＩ、ＦＭＬＦＮＰ　１、Ｆ
ＮＰＯ、ＦＮＭＩが供給され、これらのエラーフラグの
状態が判断される。すなわち、エラーフラグが「Ｏ』　
（エラー無し）である方向が選沢され、この方向の補間
処理が可能な制御信号がエラー修整方法セレクタ５８に
供給される。

なお、複数の方向が選択されるときは、Ｉ１方向、■方
向、Ｄ．方向、Ｄ一方向の順に優先順位が設定される． 低精度テンボラルＷ換決定回路５５には、エラー修整が
施されるエラーサンプルデークＰＯの両側の６個のサン
プルデータＰ３、Ｐ２、Ｐ１、Ｍ１、Ｍ２、Ｍ３、前フ
レームの対応するラインの７個のサンプルデータＬＰ３
、ＬＰ２、ＬＰＩ、ＬＰＯ．．ＬＭＩ、ＬＭ２、ＬＭ３
及びこれらのサンプルデータのエラーフラグＦＰ３、Ｆ
Ｐ２、ＦＰ１、ＦＭＩ、ＦＭ２、ＦＭ３、ＦＬＰ３、Ｆ
ＬＰ２、ＦＬＰＩ，ＦＬＰＯＳＦＬＭＩ、ＦＬＭ２、Ｆ
ＬＭ３が供給される．この低精度テンボラル置換決定回
路５６において、上記エラーフラグが判断され、エラー
フラグＦＬＰＯが「０」　（エラー無し）であり、エラ
ーサンプルデータＰＯの各片側の対応する３組のエラー
フラグのうちの少なくとも１組がそれぞれ「０」　（エ
ラー無し）であり、かつ上記２組の各サンプルデータの
差が所定の閾値ＬＴ以下のとき、前フレームのサンプル
データＬＰＯを用いてエラーサンプルデータＰＯをｆｌ
Ａする制御信号がエラー修整方法セレクタ５８に供給さ
れる．すなわち、 ＦＬＰＯ＝０， ＦＰ３・ＦＬＰ３＝Ｏ又はＦＰ２＝ＦＬＲ２＝０又はＦ
ＰＩ・ＦＬＰ１＝Ｏ，ＦＭｌ＝ＦＬＭ１・０又はＦ門２
＝ＦＬＭ２・０又はＦＭ３・ＦＬＭ３・ＯＬＰｎ−Ｐｎ
　　≦ＬＴ，　　ＬＭ＋ｍ−Ｍｍ　　≦ＬＴ（ｎ，ｍは
エラーフリーの番号を表す．）の条件を満足するとき、
エラーサンプルデータＰＯをサンプルデータＬＰＯで置
き換えるのである．換言すると、上記高精度テンボラル
置換回路５２においては、エラーサンプルデータＰＯの
両側６個のサンプルデータ及び対応する前のフレームの
サンプルデータが全てエラーフリー状態でなければなら
なく、エラーレートが低い状態のとき、該高精度テンポ
ラル置換が有効であり、低積度テンボラル置換は、高い
エラーレートのときに有効である．なお、上記閾値ＬＴ
は小さな値とされる．最近隣置換決定回路５６には、エ
ラー修整が施されるエラーサンプルデータＰＯの両側の
４個のエラーフラグＦＰ２、ＦＰＩ，ＦＭＩ，ＦＭ２、
上のラインの３個のエラーフラグＦＰＰＩ，ＦＰＰＯ，
ＦＰＭＩ及び下のラインの３個のエラーフラグＦＮＰ　
１、ＦＮＰＯ、ＦＮＭＩが供給され、これらのエラーフ
ラグの状態が判断される。すなわち、エラーフラグが「
０」　（エラー無し）のサンプルデータのうちで一番近
い（最近隣）サンプルデータを用いてエラーサンプルデ
ータＰＯを置き換えるのである。この最近隣サンプルデ
ータでエラーサンプルデータＰＯを置き換える制御信号
がエラー修整方法セレクタ５８に供給される．なお、複
数のサンプルデータが使用可能なときは、サンプルデー
タＰ１、ＭＬ　Ｐ２、Ｍ２、ＰＰＯ、ＮＰＯ，ＰＰＩ、
ＰＭＩ、ＮＰＩ、ＮＭＩの順に優先順位が設定される． 繰り返し置換決定回路５７には、エラーフラグＦＰＯ及
びリカージョンカウント（再帰計数）メモリ６０からの
再帰計数が供給される。ここで、繰り返し置換とは、エ
ラーサンプルデークＰＯの置き換えを、エラー修整が施
されたサンプルデータを用いて繰り返し行うことをいう
。例えば、エラー修整が施されたサンプルデータを用い
て置換処理で得られたサンプルデータを１世代目とし、
この１世代目のサンプルデータを用いて再び置換処理で
得られるサンプルデータを２世代目とする。

また、これらの世代の状態を再帰計数（リカージョンカ
ウント）で表すものとする。すなわち、例えば第９図に
示すようにサンプルデータＰ５はエラーフリー状Ｂ（○
）にあり、サンプルデータＰ４、Ｐ３、Ｐ２、Ｐ１、Ｐ
Ｏは全てエラー状態（×）にあるとき、サンプルデータ
Ｐ４はエラーフリーサンプルデータＰ５で置換され、サ
ンプルデータＰ３はサンプルデータＰ４で置換されて１
世代目となる．サンプルデータＰ２はサンプルデータＰ
３でＷ換されて２世代目となる．サンプルデータＰ１は
サンプルデータＰ２で置換されて３世代目となる。サン
プルデータＰＯはサンプルデ−タＰ１で置換されて４世
代目となる。第ｌＯ図に８世代目のサンプルデータの具
体例を示す。上記再帰計数の具体的な値としては、第１
表に示すように各エラー修整の方法によって初３Ｉｌ１
値を設定し、この初期値に上記繰り返し置換を１回行う
毎に２加算するものとする。

第１表 なお、第１表中のディフォルトテンポラル置換とは、上
記エラー修整方法の全てを用いることができないときに
、前フレームのサンプルデータＬＰＯを用いてエラーサ
ンプルデータＰＯを置き換えることをいう。また、上記
再帰計数に外部より可変の上限値を設け、上記繰り返し
置換の世代を制限するようにする．すなわち、例えば、
再帰計数の最大値を７として繰り返し置換の世代を４に
制限する．また、再帰計数の最大値を１５として繰り返
し置換の世代を８に制限する。ところで、この再帰計数
は第８図に示すリカージョンカウントメモリ６０に記憶
されており、全てのサンプルデータに対応して再帰計数
が設けられている。

繰り返し置換決定回路５７において、エラー修整が施さ
れるサンプルデークの前のサンプルデータＰｌ，上のラ
インのサンプルデータＰＰＩ、ＰＰＯ、ＰＭＩの位置の
再帰計数が刊断され、例えば７以下であって、最小再チ
１１計数の位置が選択され、この繰り返し置換を行う制
御信号がエラー修整方法セレクタ５８に供給される。ま
た、この繰り返し置換決定回路５７からリカージジンカ
ウント発生器５９に、上記選択された位置の再帰計数が
送られる。このリカージゴンカウント発生器５９には、
エラー修整方法セレクタ５日において繰り返し置換が選
択されたことを示す信号が供給され、当該繰り返し置換
方法が選択されたとき、上記選択された位置の再帰計数
に２が加算され、この加算された再帰計数が当該置換が
施された位置の再帰計数として、リカージョンカウント
メモリ６０に新たに記憶される。なお、上記サンプルデ
ータＰ１、ＰＰＩ、ＰＰＯ、ＰＭＩの位置の各再帰計数
が同し値のときは、サンプルデータＰ１、ＰＰＯ，ＰＰ
Ｉ，ＰＭＩの各位置の順に優先順位を設定する． ここで、上記繰り返しｆｆｉｉＡ決定回路５７の具体的
回路構成を第１１図に示す．この図において、比較器１
１０、１１１、１１２、１１３には、端子１００、１０
１、１０２、１０３をそれぞれ介してエラー修整が施さ
れるサンプルデータＰＯの近傍のサンプルデータＰ１、
ＰＰＯ，ＰＰＩ、ＰＭ１の１１方向再帰計数、■方向再
帰計数、Ｄ．方向再帰計数、Ｄ一方向再帰計数がそれぞ
れ供給される。これらの比較器１１０、１１１、１１２
、１１３において、端子１０４を介して供給される外部
より可変にすることができる最大再帰計数、例えば７と
の比較がそれぞれ行われ、少なくとも１つの再帰計数が
７より小さいときに、ＮＡＮＤゲート１１４から繰り返
し置換を行うことができる繰り返し置換可能信号が端子
１０５から取り出される．また、上記各再帰計数は再帰
方向選択回路１１５に供給され、この再帰方向選択回路
１１５において、最小の再帰計数の位置が選択され、こ
の位置を示す信号が端子１０６から取り出される．これ
らの繰り返し置換可能信号及び位置を示す信号は、上述
の繰り返し置換を行う制御信号として、第８図に示すエ
ラー修整方法セレクタ回路５８に供姶される． 以上のようにして、最適補間方向決定回路５１、高精度
テンポラル置換決定回路５２、最適置換方向決定回路５
３、任意補間方向決定回路５４、低精度テンボラル置換
決定回路５５、最近隣置換決定回路５６、繰り返し置換
決定回路５７からの各種のエラー修整を行うための制御
信号がエラー修整方法セレクタ５日に供給される．この
エラー修整方法セレクタ５８において、第２表に示す優
先順位（上から順に）に基づいて、最通なエラー修整方
法が選沢される． 第２表 なお、第２表中のエラーレートは各エラー修整方法が適
用可能な範囲を示し、同一のエラーレートに対して、複
数のエラー修整方法が適用可能であることを示している
．しかし、該エラーレートはエラー修整方法を央定する
ためには用いられず、上述のようにエラー修整が施され
るサンプルデータの周辺のエラーフラグの状態（エラー
バクーン）によってエラー修整方法が決定される。以上
のようにして、エラー修整方法がエラー修整方法セレク
タ５８において決定され、このエラー修整方法セレクタ
５日からの制御信号によって、エラー修整が行われる．
以下、各エラー修整方法を説明する。

最適補間方向による補間が可能なとき、エラー修整方法
セレクク５日からセレクク６４、６５を制御する信号が
送出される．この制御信号により、セレクタ６４におい
て、補間処理されたサンプルデータ（補間値Ｐ）の１つ
が選沢される。すなわち、セレクタ６４には、端子″｝
３を介して第２図に示すｌ次元エラー修整回路２で得ら
れたＨ方向の加重平均（ａ　（補間値）Ｐが供給されて
いる．また、例えばＶ補間回路６１には、端子１４、７
５を介して補間処理が施されるサンプルデータＰＯの上
下のサンプルデータＰＰＯ，ＮＰＯがそれぞれ供給れ、
このＶ補間回路６１において、■方向の補間値Ｐ　（（
ＰＰＯ＋ＮＰＯ）／２　）が求められ、コノｖ方向の補
間｛ＩＰがセレクタ６４に供給されている．また、Ｄ．
補間回路６２には、端子７６、７７を介して、補間処理
が施されるサンプルデータＰＯの右下がり対角線上のサ
ンプルデータＰＰＩ、ＮＭｌがそれぞれ供給れ、このＤ
。補間回路６２において、Ｄ，方向の補間値Ｐ　（（Ｐ
Ｐ１＋ＮＭ１）／２　）が求められ、このＤ．方向の補
間値Ｐがセレクタ６４に供給されている．Ｄ一補間回路
６３には、端子７日、７９を介して、補間処理が施され
るサンプルデータＰＯの左下がり対角線上のサンプルデ
ータＰＭＩ，ＮＰＩがそれぞれ供給れ、このＤ一補間回
路６３において、Ｄ一方向の補間値Ｐ（（Ｐ旧＋ＮＰＩ
）／２　）が求められ、このＤ一方向の補間値Ｐがセレ
クタ６４に供給されている．以上のように各方向の補間
値Ｐがセレクタ６４に｛Ｊｋ給され、エラー修整方法セ
レクタ５８からの制御信号のもとに、上記最適補間方向
決定回路５１で決定された方向（修整エラーが最小の方
向）のＪ＋Ｉ間値Ｐが選択され、セレクタ６６を介して
端子８に出力される。

エラー修整方法セレクタ５８において、高精度テンポラ
ル置換が選択されたとき、セレクタ６６が制御され、端
子８８を介して人力される前フレームのサンプルデータ
ＬＰＯが端子８に出力される。

エラー修整方法セレクタ５日において、最適置換方向に
よる置換が選択されたとき、セレクタ６５、６６が制御
され、端子８０、８１，８２、８３、８４、８５、８６
、８７を介してそれぞれ入力されるサンプルデータＰＰ
Ｉ，ＰＰＯ，ＰＭＩ、Ｐ１、Ｍ１、ＮＰＩ．．ＮＰＯ、
ＮＭＩのうちで上記最適置換方向決定回路５３で決定さ
れた方向（修整エラーが最小の方向）のサンプルデータ
がセレクタ６５及びセレクタ６６を介して端子８に出力
される。

エラー修整方法セレクク５８において、任意補間方向に
よる補間が選沢されたとき、セレクタ６４、６６が制御
され、セレクタ６４に人力される各方向の補間値Ｐのう
ちで上記任意補間方向決定回路５４で決定された方向の
補間値Ｐが選択され、セレクタ６６を介して端子８に出
力される。

エラー修整方法セレクタ５８において、低精度テンボラ
ル置換が選択されたとき、セレクク６６が制御され、端
子８日を介して人力される前フレームのサンプルデータ
ＬＰＯが端子８に出力される． エラー修整方法セレクタ５８において、最近隣置換が選
択されたとき、セレクタ６５、６６が制御され、端子８
０、８Ｉ、８２、８３、８４、８５、８６、８７を介し
て入力されるサンプルデータＰＰＩ、ＰＰＯ，ＰＭＩ、
Ｐ１、Ｍｌ，ＮＰＩ、ＮＰＯ、ＮＭＩから上記最近隣置
換決定回路５６で決定されたサンプルデータが選択され
、セレクタ６６を介して端子８に出力される． エラー修整方法セレクタ５日において、繰り返し置換が
選択されたとき、セレクタ６５、６６が制御され、端子
８０、８１、８２、８３、８４、８５、８６、８７を介
して入力されるサンプルデータＰＰＩ、ＰＰＯ、ＰＭＩ
、．Ｐ１、ＭＬ　　ＮＰｌいＮＰＯ，ＮＭＩから上記繰
り返し置換決定回路５７で決定されたサンプルデータが
選択され、セレクタ６６を介して端子８に出力される。

なお、エラー修整方法セレクタ５日において、上記エラ
ー修整方法全てを用いることができないと判断されたと
きは、ディフォルト置換とされ、セレクタ６６が制御さ
れて端子８８を介して入力される前フレームのサンプル
データＬＰＯが端子８に出力される． 以上の説明で明らかなように、従来のエラーサンプルデ
ータの両側の２つのサンプルデータの平均値を用いるエ
ラー修整方法に比較して、エラー修整が必要なエラーフ
ラグが立っているサンプルデータの両側のより多いサン
プルデータを用いて加重平均値を求め、この加重平均値
でエラー修整を行うため、例えば、高い周波数６１域に
おいても修整誤差が少ない最適な１次元エラー修整を行
うことができる。また、上記複数のサンプルデータのう
ちにエラーがあるときでも、これらのエラーサンプルデ
ータを除外して加重平均処理を行うことにより、不通当
なエラー修整結果を排除することができる．また、上記
実施例のように２乃至６までのサンプルデータを用いて
エラー修整を行うことは、回路が複雑化することもなく
、コストパフォーマンス面からも優れたものである．な
お、上記実施例のみに限定されるものではなく、さらに
多くのサンプルデータを用いるようにしてもよい。

Ｈ．発明の効果 本発明に係るビデオ信号処理回路によれば、従来の１次
元エラー修整に比較して、エラーサンプルデータの両側
のより多くのサンプルデータを用いてエラー修整を行う
ことにより、修整誤差が少ない最適なエラー修整結果が
得られる。また、エラー修整に用いられるサンプルデー
ク自体にエラーがあるときは、当該サンプルデークを除
外するようにしているため、不適当なエラー修整結果を
避けることができる。

【図面の簡単な説明】

第１図は本発明に係るビデオ信号処理回路の一実施例を
通用した１次元エラー修整回路のブロノク回路図、第２
図は本発明に係るビデオ信号処理回路を通用したエラー
修整装置のブロソク回路図、第３図は可変長袖間処理回
路の動作原理を説明するためのサンプルデータのエラー
状態を示す図、第４図は可変長袖間処理回路の具体的な
回路図、第５図は２次元エラー修整のときに使用される
サンプルデータの配置を示す図、第６図は２次元エラー
修整のときに使用されるエラーフラグの配置を示す図、
第７図はランキング制御回路のブロック回路図、第８図
は２次元エラー修整回路のブロック回路図、第９図及び
第ｌＯ図は繰り返し置換の具体例を示す図、第１１図は
繰り返し置換決定回路のブロノク回路図である。 ・可変長袖間処理回路 ・サンプル数制御回路 特許

Claims (1)

1. 【特許請求の範囲】 ビデオ信号のサンプルデータが供給され、複数の該サン
   プルデータの加重平均をとり、エラー修整を行う加重平
   均手段と、 上記サンプルデータに対応したエラーフラグが供給され
   、これらのエラーフラグを判別し、判別結果に基づいて
   上記加重平均に用いるサンプルデータの個数を制御する
   制御手段とを有することを特徴とするビデオ信号処理回
   路。