JPH02288433A - 拡散符号発生器 - Google Patents
拡散符号発生器Info
- Publication number
- JPH02288433A JPH02288433A JP1107190A JP10719089A JPH02288433A JP H02288433 A JPH02288433 A JP H02288433A JP 1107190 A JP1107190 A JP 1107190A JP 10719089 A JP10719089 A JP 10719089A JP H02288433 A JPH02288433 A JP H02288433A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- spreading code
- generator
- clock pulse
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 title abstract 4
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスペクトル拡散変調方式を採用した送受信装置
に用いられる拡散符号発生器に関する。
に用いられる拡散符号発生器に関する。
従来の拡散符号発生器の構成を第３図に示す。
この拡散符号発生器はＭ系列の拡散符号を発生するもの
であり、拡散符号の発生速度に応じた周期のクロックパ
ルスを発生するクロックパルス発生器１０と、ｎ段のシ
フトレジスタ１２と、シフトレジスタ１２の出力信号を
入力側に帰還する排他的論理和（以下、ＥＸ−〇Ｒとい
う）ゲート１４とから構成されている。また、符号ｌは
拡散符号発生器の出力端子、符号２はシフトレジスタ１
２を初期化するリセット端子である。
であり、拡散符号の発生速度に応じた周期のクロックパ
ルスを発生するクロックパルス発生器１０と、ｎ段のシ
フトレジスタ１２と、シフトレジスタ１２の出力信号を
入力側に帰還する排他的論理和（以下、ＥＸ−〇Ｒとい
う）ゲート１４とから構成されている。また、符号ｌは
拡散符号発生器の出力端子、符号２はシフトレジスタ１
２を初期化するリセット端子である。
クロックパルス発生器１０のクロックパルス１０３の波
形、シフトレジスタ１２の状態および拡散符号出力１０
１の波形を第４図に示す。
形、シフトレジスタ１２の状態および拡散符号出力１０
１の波形を第４図に示す。
上述した構成において クロックパルス発生器１０から
出力されるクロックパルス（第４図（ａ））の立ち上が
り時点で、シフトレジスタ１２の状態はＱｔ 、 Ｑｚ
、 Ｑｓ・・・・・・と変化しく第４図（ｂ）） 、
それに応じてシフトレジスタ１２の最終段の出力が拡散
符号出力１０１として出力される。この場合に、シフト
レジスタ１２の状態および拡散符号出力１０１は（２”
−１）クロック（ｎはシフトレジスタ１２の段数）の周
期で繰り返すこととなる。
出力されるクロックパルス（第４図（ａ））の立ち上が
り時点で、シフトレジスタ１２の状態はＱｔ 、 Ｑｚ
、 Ｑｓ・・・・・・と変化しく第４図（ｂ）） 、
それに応じてシフトレジスタ１２の最終段の出力が拡散
符号出力１０１として出力される。この場合に、シフト
レジスタ１２の状態および拡散符号出力１０１は（２”
−１）クロック（ｎはシフトレジスタ１２の段数）の周
期で繰り返すこととなる。
上述した従来の拡散符号発生器では、受信側の拡散符号
発生器と送信側の拡散符号発生器で発生する拡散符号を
一致させるために、ｎ段のシフトレジスタにおける（２
°−１）クロックの周期の中間のタイミングでの状態Ｑ
１ を作り出そうとした場合に、ｌクロックを高速に加
えて作り出していたので、シフトレジスタの段数ｎが大
きくなるとｉもそれにつれて増加し、高速で動作させな
ければならないという問題があった。
発生器と送信側の拡散符号発生器で発生する拡散符号を
一致させるために、ｎ段のシフトレジスタにおける（２
°−１）クロックの周期の中間のタイミングでの状態Ｑ
１ を作り出そうとした場合に、ｌクロックを高速に加
えて作り出していたので、シフトレジスタの段数ｎが大
きくなるとｉもそれにつれて増加し、高速で動作させな
ければならないという問題があった。
本発明はこのような事情に鑑みてなされたものであり、
拡散符号発生器を構成するシフトレジスタの段数の大小
に関係なく、少ないクロックパルス数で受信側および送
信側で発生する拡散符号の位相を一致させることができ
る拡散符号発生器を提供することを目的とする。
拡散符号発生器を構成するシフトレジスタの段数の大小
に関係なく、少ないクロックパルス数で受信側および送
信側で発生する拡散符号の位相を一致させることができ
る拡散符号発生器を提供することを目的とする。
本発明は上述した目的を達成するために、拡散符号の発
生速度に応じた周期のクロックパルスを発生するクロッ
クパルス発生器と、このクロックパルス発生器から出力
されるクロックパルスを受け、Ｍ系列の拡散符号を発生
するＭ系列発生器とを含んで構成される拡散符号発生器
において、クロックパルス発生器から出力されるクロッ
クパルスを受けて時刻を維持し、時刻情報を出力する時
刻維持回路と、この時刻維持回路から出力される時刻情
報をＭ系列発生器の初期値としてロードさせる信号を出
力するカウンタとを有することを特徴とするものである
。
生速度に応じた周期のクロックパルスを発生するクロッ
クパルス発生器と、このクロックパルス発生器から出力
されるクロックパルスを受け、Ｍ系列の拡散符号を発生
するＭ系列発生器とを含んで構成される拡散符号発生器
において、クロックパルス発生器から出力されるクロッ
クパルスを受けて時刻を維持し、時刻情報を出力する時
刻維持回路と、この時刻維持回路から出力される時刻情
報をＭ系列発生器の初期値としてロードさせる信号を出
力するカウンタとを有することを特徴とするものである
。
本発明によれば、時刻維持回路から出力される時刻情報
をｎ段のシフトレジスタの初期値としてロードするよう
に構成したので、シフトレジスタの段数ｎの大小に関係
なく、少ないクロックパルス数で受信側および送信側で
発生する拡散符号の位相を一致させることができる。
をｎ段のシフトレジスタの初期値としてロードするよう
に構成したので、シフトレジスタの段数ｎの大小に関係
なく、少ないクロックパルス数で受信側および送信側で
発生する拡散符号の位相を一致させることができる。
以下、本発明の実施例を図面を参照して説明する。
第１図には本発明に係わる拡散符号発生器の一実施例の
構成が示されている。本実施例が第３図に示した従来例
と構成上具なるのは、クロックパルス発生器１０から出
力されるクロックパルス１０３を受けて時刻を維持する
と同時に、時刻情報をｎ段のシフトレジスタ１２の初期
値１０５として出力する時刻維持回路１６と、クロック
パルス１０３を受けて一定時間間隔でシフトレジスタ１
２の状態を初期値１０５に変更するロードパルス１０４
を出力するカウンタ１８を設けた点である。
構成が示されている。本実施例が第３図に示した従来例
と構成上具なるのは、クロックパルス発生器１０から出
力されるクロックパルス１０３を受けて時刻を維持する
と同時に、時刻情報をｎ段のシフトレジスタ１２の初期
値１０５として出力する時刻維持回路１６と、クロック
パルス１０３を受けて一定時間間隔でシフトレジスタ１
２の状態を初期値１０５に変更するロードパルス１０４
を出力するカウンタ１８を設けた点である。
第２図は、拡散符号発生器の各部の動作状態を示してい
る。
る。
上述した構成において、カウンタ１８はクロックパルス
発生器１０から出力されるクロックパルス１０３（第２
図（ａ））を受け、１個のクロックパルスを受けるごと
にロードパルス１０４（ｊＲ２図（ｄ））を出力する。
発生器１０から出力されるクロックパルス１０３（第２
図（ａ））を受け、１個のクロックパルスを受けるごと
にロードパルス１０４（ｊＲ２図（ｄ））を出力する。
一方、シフトレジスタ１２はロードパルス１０４を受け
、１個のクロックパルスがクロックパルス発生器１０か
ら出力されるごとに、シフトレジスタ１２の状態は時刻
維持回路１６の時刻情報である初期値１０５によりＱ、
’ 、 Ｑ、 ”’ 、 Ｑ。
、１個のクロックパルスがクロックパルス発生器１０か
ら出力されるごとに、シフトレジスタ１２の状態は時刻
維持回路１６の時刻情報である初期値１０５によりＱ、
’ 、 Ｑ、 ”’ 、 Ｑ。
Ｌ＋３ ・・・・・・に変更される。この結果、シフト
レジスタ１２＋１！個（７）クロックハルスヲクロツク
パルス発生器１０から受けるごとに、Ｑ、 を初期値
としてＱ、’Ｑ、’ ・・・・・・、 Ｑ、 ｔ と状
態を変化させ、第２図（Ｃ）に示す長さｌの拡散符号１
０１を出力する。したがって、送信側と受信側の２つの
拡散符号発生器から出力される拡散符号の位相を一致さ
せるに際して、時刻維持回路１６の時刻さえ一致してい
れば、シフトレジスタ１２０段数ｎが大きくなっても、
１個以内のクロックパルス数で両者の拡散符号の位相を
一致させることができる。
レジスタ１２＋１！個（７）クロックハルスヲクロツク
パルス発生器１０から受けるごとに、Ｑ、 を初期値
としてＱ、’Ｑ、’ ・・・・・・、 Ｑ、 ｔ と状
態を変化させ、第２図（Ｃ）に示す長さｌの拡散符号１
０１を出力する。したがって、送信側と受信側の２つの
拡散符号発生器から出力される拡散符号の位相を一致さ
せるに際して、時刻維持回路１６の時刻さえ一致してい
れば、シフトレジスタ１２０段数ｎが大きくなっても、
１個以内のクロックパルス数で両者の拡散符号の位相を
一致させることができる。
以上説明したように本発明では、時刻維持回路から出力
される時刻情報をｎ段のシフトレジスタの初期値として
ロードするように構成したので、本発明によれば拡散符
号発生器を構成するシフトレジスタの段数ｎの大小に関
係なく、少ないクロックパルス数で受信側および送信側
で発生する拡散符号の位相を一致させることができる。
される時刻情報をｎ段のシフトレジスタの初期値として
ロードするように構成したので、本発明によれば拡散符
号発生器を構成するシフトレジスタの段数ｎの大小に関
係なく、少ないクロックパルス数で受信側および送信側
で発生する拡散符号の位相を一致させることができる。
第１図は本発明に係わる拡散符号発生器の一実施例の構
成を示すブロック図、第２図は第１図に示した拡散符号
発生器の各部の動作状態を示すタイミング図、第３図は
従来の拡散符号発生器の構成を示すブロック図、第４図
は第３図に示した拡散符号発生器の各部の動作状態を示
すタイミング図である。 １０・・・・・・クロックパルス発生器、１２・・・・
・・シフトレジスタ、 １４・・・・・・ＥＸ−〇Ｒ回路、 １６・・・・・・時刻維持回路、１８・・・・・・カウ
ンタ。 篤２０
成を示すブロック図、第２図は第１図に示した拡散符号
発生器の各部の動作状態を示すタイミング図、第３図は
従来の拡散符号発生器の構成を示すブロック図、第４図
は第３図に示した拡散符号発生器の各部の動作状態を示
すタイミング図である。 １０・・・・・・クロックパルス発生器、１２・・・・
・・シフトレジスタ、 １４・・・・・・ＥＸ−〇Ｒ回路、 １６・・・・・・時刻維持回路、１８・・・・・・カウ
ンタ。 篤２０
Claims (1)
- 拡散符号の発生速度に応じた周期のクロックパルスを発
生するクロックパルス発生器と、このクロックパルス発
生器から出力されるクロックパルスを受け、Ｍ系列の拡
散符号を発生するＭ系列発生器とを含んで構成される拡
散符号発生器において、クロックパルス発生器から出力
されるクロックパルスを受けて時刻を維持し、時刻情報
を出力する時刻維持回路と、この時刻維持回路から出力
される時刻情報をＭ系列発生器の初期値としてロードさ
せる信号を出力するカウンタとを有することを特徴とす
る拡散符号発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1107190A JPH0787399B2 (ja) | 1989-04-28 | 1989-04-28 | 拡散符号発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1107190A JPH0787399B2 (ja) | 1989-04-28 | 1989-04-28 | 拡散符号発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02288433A true JPH02288433A (ja) | 1990-11-28 |
| JPH0787399B2 JPH0787399B2 (ja) | 1995-09-20 |
Family
ID=14452753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1107190A Expired - Lifetime JPH0787399B2 (ja) | 1989-04-28 | 1989-04-28 | 拡散符号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787399B2 (ja) |
-
1989
- 1989-04-28 JP JP1107190A patent/JPH0787399B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0787399B2 (ja) | 1995-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577896B2 (ja) | ｍ系列符号発生器 | |
| US3577086A (en) | Generator of delayed sequences employing shift register techniques | |
| US5524037A (en) | Circuit configuration for generating even-numbered duty factors | |
| US5854755A (en) | Clock frequency multiplication device | |
| JPH02288433A (ja) | 拡散符号発生器 | |
| JPH03114315A (ja) | 擬似雑音符号発生装置における先頭又は任意ビットパルス生成回路およびサンプリングパルス生成回路 | |
| JPH1198007A (ja) | 分周回路 | |
| JPS54100651A (en) | Pulse-width/pusle-period converter circuit | |
| SU554630A1 (ru) | Цифровое устройство слежени за задержкой псевдослучайных последовательностей | |
| SU781801A1 (ru) | Формирователь импульсов,сдвинутых во времени | |
| JPS61280135A (ja) | スペクトラム拡散通信方式におけるｍ系列符号発生装置 | |
| SU1162044A1 (ru) | Преобразователь кода в частоту импульсов | |
| KR200248929Y1 (ko) | 제어 신호 발생 회로 | |
| JP2547723B2 (ja) | 分周回路 | |
| SU1758858A1 (ru) | Устройство дл формировани импульсных сигналов | |
| RU1771070C (ru) | Преобразователь восьмипозиционного временного кода в двоичный код | |
| SU1497743A1 (ru) | Пересчетное устройство в @ -кодах Фибоначчи | |
| SU1649676A1 (ru) | Преобразователь кодов | |
| RU2029988C1 (ru) | Устройство для ввода дискретной информации | |
| KR920003854B1 (ko) | 고속클럭 발생기 | |
| SU1522411A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
| JP3353543B2 (ja) | 制御信号生成回路 | |
| JP2748401B2 (ja) | 誤りパルス計数回路 | |
| SU712938A1 (ru) | Генератор несовпадающих во времени дискретных функций | |
| SU1083188A1 (ru) | Генератор потоков случайных событий |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 14 |