JPH02283056A - キャパシタと集積回路の製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 り皇」Ｊソリ１乱１ この発明は集積回路の分野、特に８に８！ｉ回路のキャ
パシタに使う誘電体材料に関する。

の　　　　　び シリコンのその熱酸化物Ｓ　ｉ　０２に対する特別の関
係は、今日の高密度の集積回路を首尾良く製造すること
と共にその信頼性にとって大いに重要である。これは、
デジタル・データがキ１７バシタの両端に蓄えられる電
荷の形で記憶される様なダイナミック・ランダムアクセ
ス・メモリ（ＤＲ，ＡＭ）の分野で特にそうである。熱
作用による二酸化シリコンが、その漏れ電流密度が低い
こと、電界に対゛する降伏強度が高いこと、熱安定性が
＾いこと、並びに時間による誘電体降伏による故障率が
低い点で、シリコン問キャパシタに対する普通のｗ４電
体材料として役立っている。

Ｉ！積回路、特にＤＲＡＭが時間と共に密度が一層高く
なるにつれて、個々のキャパシタを製造するのに利用し
得る表面積が必然的に小さくなる。

然し、ＤＲＡＭの分野では、Ｖヤバシタを小さくすると
云う傾向は、記憶ヒルの静電容量をできるだけ太き（し
たいと云う希望に逆らうものである。

実際、ＤＲＡＭの記ｔｌＩｔ？ル静電容量が少なくとも
５０ｆＦの値を持つことが、α線照射によるソフト・エ
ラー率を許容し得る低いレベルにとどめる為に好ましい
。新世代の技術と共に、キャパシタに利用し得る表面積
が減少しているから、記憶セルの静電容量を所望の値に
保つ為には、誘電体のθさを薄くするか或いはＭ電率が
増加しなければならない。キャパシタの誘電体として二
酸化シリコンを用いると、誘電体の厚さが薄くなるにつ
れて、被膜中のピンホール効果の規模が増加し、ファウ
ラ・ノルドハイム・ｊ・ンネル効果の開始電圧が下がる
。こう云う因子の為、誘電体材料は、誘電率が二酸化シ
リコンより相対的に大きく、被膜の厚さを製造が可能で
信頼性のあるレベルにとどめることができる様にすると
共に、所望の静電容量の値が、利用し得る縮小したシリ
コン表面積でも達成できる様にしなければならないと云
う必要が生ずる。

従来の研究は、キトパシタの誘電率を高める為に、二酸
化シリコンの他に、又は二酸化シリコンに付加えて、主
１シバシタの誘電体として他の材料を使うことを考えて
いた。二酸化シリコンと窒化シリコンのサンドインチ形
被膜を使う例が、１９８６年３月２５日に付与された米
国特許第４，５７７．３９０号（ＩＩ！化物／窒化物／
酸化窒化物積重ね被膜）及び１９８８年３月２９日に出
願された係属中の米国特許出願通し番号筒１７４．７５
１号（窒化物／酸化物／窒化物）に記載されている。こ
の何れの例も誘電体被膜は実効誘電率が、二酸化シリコ
ンだけの被膜よりも大きい。

シリコン化合物以外の材料も、誘電体材料として使うこ
とが考えられている。酸化イツトリウム（Ｙ２Ｏ２）は
、その誘電率が比較的大ぎい（二酸化シリコンの４に対
して１３乃至１６）点、並びにその電界降伏の値が比較
的大きい（４ＭＶ／α程度）点で、特に魅力のある材料
であることが分かった。酸化イツトリウムをシリコンに
重なる誘電体材料として使い、シリコンに重なる二酸化
シリコン被膜に重ねて使う場合が、アプライド・フィジ
ックス・レターズ誌、５１　（１２＞（１９８７年９月
号）、第９１９頁乃至第９２１頁所載のグルピッチ、マ
ンチャンダー及びギプンンの論文］シリコン上の熱酸化
したイツトリウム被膜の研究」、及びＩＥＥＥエレクト
ロン・デバイス・レターズ誌、第９巻、第４号（１９８
８年４月号〉、第１８０頁乃至第１８２頁所載のマンチ
１１ンダー及びグルピッチの論文「酸化イツトリウム／
二酸化シリコン：　ＶＬＳ　Ｉ／ＵＬＳ　ｒ回路に対す
る新しい誘電体構造」に記載されている。シリコンの上
、又はシリコンの上の二酸化シリコンの上の何れかに酸
化イツトリウムを形成する場合、この研究では、酸化イ
ツトリウムを形成した後の構造の周囲温度が５００℃を
越えると、シリコンが酸化イツトリウム中のイツトリウ
ムと反応をすることがあることを示している。

誘電体中のイツトリウムとシリコンが反応することは、
酸化イツトリウム誘電体被膜の品質にとって有害である
ことが分かった。第１ａ図及び第１ｂ図には、シリコン
の上に直接的に形成された酸化イツトリウムの誘電体を
持つキャパシタの電気的な挙動が示されている。その結
果を第１ａ図及び第１ｂ図に示したキャパシタ誘電体は
、金属イツトリウムを直接的にシリコンにスパッタリン
グした侵、急速な熱酸化によって酸化イッ］・リウムを
形成し、更にその襖、種々の温度で急速な熱アニーリン
グを行なうことによって形成された。

キャパシタの上側極板はアルミニウムである。第１ａ図
は種々の温度に対し、正のバイアスの極性（下側の極板
に対する上側の極板）の時の極板の間の漏れｌｌ流を示
し、第１ｂ図は、アニーリング温度に対して、負のバイ
アス極性の場合の極板の間の漏れ電流を示している。横
軸はＭ　Ｖ　／　ｅｘ単位の［実効Ｊ’Ｗ界Ｅ　　　と
定義してあり、こうしｆｆ て酸化イツトリウムの性能を二酸化シリコンの性能と比
較することができる様にしである。実！＋７１界は、印
加電界に、試験される特定の材料のＭ電率の二酸化シリ
コンの誘電率に対する比を乗じたものと定義する。正の
極性の場合、アニール温度が高くなると共に、漏れが悪
くなるが、負の極性ではそう云うことがなく、キャパシ
タ誘電体中にシリコンが存在して、下側極板から上向き
に拡散することを示している。前に引用したグルビッヂ
他の論文は、二酸化シリコン層の上に形成した時、酸化
イツトリウム被膜中にシリコンが存在することをはっき
りと示している。誘電体被膜が形成された後に露出され
る温度に伴うこの劣化が、集積回路に酸化イツトリウム
を使う上での重大な制約となる。これは、記憶キャパシ
タを形成した後、共形的なりＲＡＭ回路を製造するには
、４００℃を越える温度に於ける多数の処理工程が必要
であるからである。こう云う従来の形式はキャパシタ誘
電体中層て酸化イツトリウムを使った場合、この様な温
度に露出したことによる漏れの増加を我慢するか、或い
は製造方法中の侵の時点でキャパシタを形成しなければ
ならない。そのどちも望ましくない。

従って、この発明の目的は、酸化イツトリウムを含む集
Ｈ４回路主１！パシタを形成する方法として、熱安定性
を改善する様な方法を提供することである。

この発明の別の目的は、誘電体に酸化イツトリウムを使
うが、現代的な方法によって製造上の両立性を改善した
！１！積回路キャパシタを提供することである。

この発明のその他の目的並びに利点は、以下図面につい
て説明するところから当業者に明らかになろう。

発明の要約 この発明はシリコンの下側極板を持つキャパシタに用い
ることができる。キ１７バシタの誘電体は、酸化イツト
リウム層の下に窒化シリコン層を用いて構成される。金
属又はポリシリコンの上側極板を用いることができる。

窒化シリコンが酸化イツトリウム中へのシリコンの拡散
を防止し、こうして漏れ特性を改善すると共に、熱安定
性を改善する。

実　　施　　例 第２図にはこの発明のキャパシタの断面図が示されてい
る。この実施例では、下側極板は、普通のキャパシタと
同じく、単結晶シリコンの基板２の領［４で構成されて
いる。この領域は実質的に導体となる様に強くドープし
てもよいし、或いは希望するその他の形でドープし、例
えば１９７９年８月１４日に付与された米国特許用４．
１６４゜７５１号に記載されている高Ｃキャパシタを形
成してもよい。この発明が、１９８６年３月２５日に付
与された米国特許用４，５７７．３９０号及び１９８６
年９月２３日に付与された米国特許用４．６１３．９５
６号に記載されている様な、絶縁体に重なるポリシリコ
ン層によって下側極板が形成されている様なキャパシタ
にも応用し得ることを承知されたい。領域４の上に窒化
シリコン層６が配置される。窒化シリコン層６の厚さの
一例は１０１１Ｎ度である。酸化イツトリウムＮ８が窒
化シリコン１１６に係なる。この実施例では、酸化イツ
トリウム１ｌＩｉ１８の厚さの例は１５ｎｍ程度である
。

導体の１ｉ１１０で形成されたキャパシタの上側極板が
酸化イツトリウム層８に重なっている。この実施例では
、層１０はアルミニウムぐ形成される。

キャパシタの上側及び下側極板に対する梠続は、普通の
方法によって形成される。

この発明による第２図の実施例のキャパシタは、以下述
べる方法によって形成することができる。

キャパシタの下側極板は、その中に拡散部を形成するモ
ート領域を形成することによって形成する。

このモート領域はシリコンの局ｐＨｉｌｉ！２化（ＬＯ
ＧＯ８）又はその他の普通の隔離方法により、互いに隔
離されている。領域４に対する所望のドーピングが、周
知の様にイオン打込みとその後の内方駆逐アニールによ
って行なわれる。その（ｌ窒化シリコン）ｉ！１６を低
圧化学反応気相成長の様な任意の普通の方法により、所
望の厚さになるまで領域４の上にデボジッｌ−する。前
に述べた様に一例の厚さは１０ｎ−程度である。

窒化物層６のデボジツションの後、例えば普通のスパッ
タリング方法により、金属イツトリウム層を１５ｎ履程
度の厚さになるまでデポジットする。

好ましい実施例では、金属イツトリウムのデボジシリコ
ンの後、酸化雰囲気の中での急速な熱アニーリングを行
なう。この酸化の一例を説明すれば、酸素雰囲気内で５
００℃の温度で３０秒闇、この構造を急速アニールにか
ける。こうして１５ｎｍ程度の厚さを持つ第２図の酸化
イツトリウム１ｉ１８を形成する。この酸化を行なうこ
とができる急速熱反応器の−・例は、ピーク・システム
ズ・インコーホレーテッド社によって製造されるＡＬＰ
　　６０００反応各である。次にこの構造を、アルゴン
中で１分間、７００℃に於けるアニールと云う様な、不
活性雰囲気内での急速熱アニールにかける。その後、上
側横板は、希望によっては銅又はシリコンの様な普通の
ドーパントを用いてドープされたアルミニウムを普通の
スパッタリングによってデポジットし、ＷＪｌｏを形成
する。その優、普通の写真製版法及びエツチング方法を
用いて、アルミニウムｆｆ１０のパターンぎめ及びエツ
チングを実施して、上ｌ１ｌＩＩｊｆＡ板及びそれに対
する接続部の所望の形状を形成する。他の誘電体被膜を
形成すると共に、接点穴をエツチングして、希望に応じ
て、ウェーハ上の他のｆｔｉ域４の様な拡散領域に対す
る接点をつけると云う様なこの他の１稈をこの方法に取
込むことができる。この方法によって第２図のキャパシ
タができる。

第３図はこの発明に従って形成されたキャパシタのＴＥ
Ｍ顕微鏡写真であり、層の互いの関係を示しており、酸
化イツトリウムＡ１１８と窒化シリコン［６の間に明確
に界面が限定されることを示しており、窒化シリコン層
６の障壁作用により、酸化イツトリウム１ｌＩ８に混ざ
ったシリコンが存在しないことを示している。

第４ａ図及び第４ｂ図には、前に述べた第２図の主１１
バシタの電気特性が示されている。第４ａ図及び第４ｂ
図の軸は前に述べた第１ａ図及び第１ｂ図の軸と同じで
ある。第４ａ図で、正のバイアス極性の場合、第１ａ図
に示した従来の＃４造に比べて、アルゴン中での急速な
熱アニール後の漏れ特性の劣化が減少することが分かる
。第４ｂ図は逆極性の場合にも、このアニールによって
良好な熱安定性が得られることを示している。キャパシ
タ特性の熱安定性が改善されるのは、今度は、基板２の
領域４からのシリコン原子が酸化イツトリウム層８に拡
散することに対する、窒化シリコン層６が持つ障壁作用
の為である。前に述べた様に、この拡散が存在しないこ
とが、第３図の顕微鏡写真によつ′Ｃポされている。こ
の為、この発明に従って形成されたキャパシタは、前に
述べた従来の方法に比べて熱安定性が改善される。

更に、第４ａ図及び第４ｂ図が二酸化シリコン被膜の漏
れ特性をも示していることに注意されたい。これは二酸
化シリコンに比べた、酸化イツトリウム層８及び窒化シ
リコンｗＩ６の誘電率が一層高い為である。１０−’Ａ
／ｃＩＩの漏れ電ｔｌ＆密度の所を見ると、実効電界が
、窒化シリコン［１６に重なる酸化イツトリウム１８を
用いた前述の構造では、二酸化シリコンの場合の大体２
倍になっていることは第４ａ図及び第４ｂ図から明らか
である。これは、二酸化シリコンに比べて、この発明の
層状被膜の電荷記憶密度が２倍になると云う結果に通ず
る。

更に、酸化イツトリウム層８を形成するこの他の方法を
用いて、この発明の利点が得られることに注意されたい
。例えば、酸化イツトリウム層８は、例えば、ｌＩ４Ｔ
１を１時間の間、鹸化雰囲気内で７００℃の温度に加熱
することにより、急速なものではなく、普通の金屈イツ
トリウムの熱酸化によって、形成することができる。酸
化イツトリウム１１８を形成する更に別の方法は、酸化
イツトリウムの反応性スパッタリング、又は化学反応気
相成長により、酸化イントリ１クムをデポジットするこ
とである。

上に述べた様にキャパシタを製造した後、このキャパシ
タを含む集８ｉ回路を普通の方法に従って完成して、ト
ランジスタ及びその他の素子を形成すると共に、その間
の電気接続を施し、外部接続を用いる為のボンド・パッ
ドに接続をすることができる。その後、基板２の部分か
ら個々の回路を分離し、ワイヤ・ボンディング、直接盛
上げ接続等の様に周知の方法によってそれに対する接続
を施すことができる。その優、個々の回路を二重イシラ
イン形パッケージ、チップ支持体又はその他の種類のパ
ッケージに包装することができる。この様なパッケージ
の一例が、１９８５年１月２２日に付与された米国特許
第４，４９５．３７６号に記載されている。

この発明の誘電体を用いたこの他の種々のキャパシタ構
造を用いることもできる。例えば、キャパシタの下側極
板は、上にも述べたが、米国特許第４．５７７．３９０
号及び同第４．６１３．９５６号に示される様に、ドー
プされたポリシリコン層によって形成することもできる
。この様な構造の一例が第５図に示されており、ポリシ
リコンの下側極板２０が、基板２０表面にある絶縁被膜
２２の上に配置されている。窒化シリコン層６をポリシ
リコン２０の上に配置し、その上に酸化イツトリウムｌ
ｉ！８を配置することは前と同じである。

この実施例の上側極板は前と同じ様にアルミニウム層１
０であってよい。更に、下側極板は導電度を改善する為
に、ａ’ｉｍ度を用いる金属珪化物で形成するか或いは
それで被覆してもよい。

別の変形として、タングステン及びタングステン合金の
様な他の金属、高温用金属珪化物の様な化合物又はポリ
シリコン層を使うことを含めて、上側種板に別の導電材
料を使うことができる。上側極板にこの様な別の材料を
使うことは、窒化シリコンの上に酸化イツトリウムを含
むこの発明の被膜が（ポリシリコンをデボジツシヨンす
る時又は珪化物被膜の直接反応による形成の時の様に）
加熱された時、漏れ特性の若干の劣化が起ると予想され
るので、それ程好ましいものではないが、窒化シリコン
層６が存在することにＪ、って、従来行なわれていた様
に、シリ」ン又は二酸化シリコン被膜の上に直接的に酸
化イツトリウム被膜を配置した場合よりもその劣化の程
度が少なくなることは明らかである。

更に別の構造と通して、やはり単結晶シリコン又はポリ
シリコン中の下側極板と共に、トレンチ又はその他の凹
部内にある窒化シリコンに重なる酸化イツトリウムのｖ
ｇ電休体持つキャパシタを形成することができる。トレ
ンチ及び凹部内に形成されたキャパシタの例は、１９８
４年８月２１日に付与された米国特許第４．４６７．４
５０号及び１９８７年３月１７日に付与された同第４，
６５１．１８４号に記載されている。第６図にはトレン
チ・キャパシタが示されており、下側極板は、基板２に
エッチされたトレンチの側壁内に配置された１ｉｆｆｌ
［３０である。窒化シリコン１ｉＩ６及び酸化イツトリ
ウム層８が前と同じく下側極板３の上に配置され、上側
極板１０がトレンチ内に配置されてキ（？パシタを完成
する。トレンチ又は凹部を含む別の変形（図面に示して
いない）として第６図に示すトレンチ又は凹部の中に配
置した、第５図に示す様なポリシリコンの下側極板を用
い、層状被膜及び上側極板をその上に配置するものや、
トレンチの底に隔離領域を配置したピラー・キャパシタ
を設け、キャパシタの下側極板をトレンチによって限定
されたメナの側面上に配置するものがある。この発明の
層状被膜は、第２図のブレーナ形の場合に設けられる様
な構造で、同等の改良をもたらすと考えられる。

この発明を好ましい実施例及び若干の変形について詳し
く説明したが、この説明が例に過ぎず、この発明を制約
するものではないことを承知されたい。更に、この発明
の実施例の細部の色々な変更並びにこの発明のその他の
実施例は、以上の説明から、当業者に容易に考えられよ
う。この様な変更及び追加の実施例もこの発明の範囲内
に含まれることを承知されたい。

以上の説明に関連して、更に下記の項を開示Ｊ“る。

（１）シリコンで構成された第１の極板と、窒化シリコ
ンで構成されていて、前記第１の極板に隣接して配置さ
れた第１の誘電体被膜と、＆：化イツトリウムで構成さ
れていて、前記第１の誘電体被膜に隣接して、前記第１
の極板と向合う様に配置された第２のｖ４電体被膜と、
該第２の誘電体被膜に隣接して前記第１の極板と向い合
う様に配置された第２の極板とを有する集積目路用主１
１バシタ。

（２）（１）項に記載したキャパシタに於いて、下側極
板が単結晶シリコンで構成されているキャパシタ。

＜３）（２）項に記載したキャパシタに於いて、第１の
極板が半導体本体の而にエッチした凹部の側壁で構成さ
れるキャパシタ。

（４）（１）項に記載したキャパシタに於いて、キャパ
シタが半導体本体の表面にエッチした凹部内に形成され
るキャバ′シタ。

（５）（１）項に記載したキャパシタに於いて、第１の
極板がポリシリコン層で構成されるキャパシタ。

（６）（１）項に記載した４：ヤバシタに於いて、第２
の極板が金属で構成されるキャパシタ。

（７）（６）項に記載したキャパシタに於いて、金属が
アルミニウムであるキャパシタ。

（８）半導体本体の表面に形成されたキャパシタに於い
て・、表面近くに配置されたシリコンで構成される下側
極板と、窒化シリコンで構成されていて前記Ｆ側極板の
上に配置された第１の誘電体被膜と、酸化イツトリウム
で構成されていて前記第１の誘電体液＋ｇ！の上に配置
された第２の誘電体被膜と、該第２の誘電体被膜の上に
配置された上側極板とを有するキャパシタ。

（９）＜８）項に記載したキャパシタに於いて、第１の
誘電体被膜が下側極板に隣接して配置されているキャパ
シタ。

（１０）（８）項に記載したキャパシタに於いて、上側
極板が第２の誘電体被膜に隣接して配置されているキャ
パシタ。

（１１）（８）項に記載したキャパシタに於いて、第２
の誘電体被膜が第１の誘電体被膜に隣接して配置されて
いるキャパシタ。

（１２＞（８）項に記載したキャパシタに於いて、上側
極板が半導体の表面の一部分で構成されるキ１シバシタ
。

（１３）（８）項に記載したキャパシタに於いて、上側
極板がポリシリコン層で構成され、該ポリシリコン層及
び半導体本体の表面の間に絶縁被膜が配置されているキ
ャパシタ。

（１４）（８）項に記載したキャパシタに於いて、下側
極板が半導体本体の表面に形成された四部の側壁で構成
されるキャパシタ。

（１５）集積回路を製造する方法に於いて、半導体本体
の表面の近くに第１の導電板を形成し、該第１の板の上
に窒化シリコンで構成された第１の誘電体被膜を形成し
、該第１の誘電体被膜の上に酸化イツトリウムで構成さ
れた第２の誘電体被膜を形成し、該第２の誘電体被膜の
Ｌに第２の導電板を形成する■稈を含む方法。

（１６）（１５）項に記載した方法に於いて、第１の導
電板を形成する工程が、前記半導体本体の表面のシリコ
ン領域をドープすることを含む方法。

（１７）（１５）項に記載した方法に於いて、第１の導
電板を形成する工程が、前記半導体本体の表面の上にポ
リシリコン層を形成することを含む方法。

（１８）（１５）項に記載した方法に於いて、第１の誘
電体被膜を形成する工程が、窒化シリコンの化学反応気
相成長である方法。

（１９）（１５）項に記載した方法に於いて、第２の誘
電体被膜を形成する工程が、第１の誘電体被膜の上に金
属イツトリウム層をデポジットし、該金属イッ］・リウ
ム層を酸化することを含む方法。

（２０）（１９）項に記載した方法に於いて、酸化する
工程が、酸化雰囲気内で半導体本体の急速熱アニーリン
グを行なうことである方法。

（２１＞（１５）項に記載した方法に於いて、第２のｉ
電体被膜を形成する工程が、第１の誘電体被膜の上に酸
化イツトリウム層をデポジットすることである方法。

＜２２）（１５）項に記載した方法に於いて、第１の導
電板を形成する工程の前に、前記半導体本体の表面に四
部をエッチし、前記第１の導電板が該凹部内に形成され
る方法。

（２３）（１５）項に記載した方法に於、いて、前記第
１及び第２の極板とパッケージの外部端子の間に接続部
を形成して、第１及び第２の極板の間に記憶された電荷
を外部端子に伝達することを含む方法。

（２４）キャパシタ及びその製法であって、キャパシタ
の１つの仮（４）がシリコンを含み、誘電体物質がシリ
コン板（４）に隣接して配置された窒化シリコン層（６
）と、その上に配置された酸化イツトリウムＪ！’Ｉ（
８）を含む。キャパシタの第２の板は酸化イツトリウム
層（８）の上に形成される。窒化シリコン（６）は熱せ
られた場合の酸化イツトリウム・フィルム（８）中への
シリコンの拡散に対する障壁を提供し、高誘電率キャパ
シタに改善された漏れ特性を提供する。

【図面の簡単な説明】

第１ａ図及び第１ｂ図は従来の方法により、シリコンの
上に形成された誘電体としての酸化イツトリウムを持つ
キャパシタの漏れ特性を示すグラフ、第２図はこの発明
に従って形成されたキャパシタの断面図、第３図はこの
発明の第１の実施例に従って形成されたキャパシタのｒ
ＥＭ顕微鏡写真、第４ａ図及び第４ｂ図はこの発明に従
って形成されたキャパシタの漏れ特性を示すグラフ図、
第５図はこの発明の第２の実施例に従って、下側極板を
ポリシリコンとして形成されたキャパシタの断面図、第
６図はこの発明の第３の実施例として、基板の中にエッ
チされた凹部内に形成されたキャパシタの断面図である
。 主な符号の説明 ４　：　Ｆ（１１１種板 ６：窒化シリコン層 ８：ｊ！化イツトリウム層 １０：上側極板

Claims (1)

1. 【特許請求の範囲】 １、シリコンで構成された第１の極板と、窒化シリコン
   で構成されていて、前記第１の極板に隣接して配置され
   た第１の誘電体被膜と、酸化イットリウムで構成されて
   いて、前記第１の誘電体被膜に隣接して、前記第１の極
   板と向合う様に配置された第２の誘電体被膜と、該第２
   の誘電体被膜に隣接して前記第１の極板と向い合う様に
   配置された第２の極板とを有する集積目路用キャパシタ
   。 ２、集積回路を製造する方法に於いて、半導体本体の表
   面の近くに第１の導電板を形成し、該第１の板の上に窒
   化シリコンで構成された第１の誘電体被膜を形成し、該
   第１の誘電体被膜の上に酸化イットリウムで構成された
   第２の誘電体被膜を形成し、該第２の誘電体被膜の上に
   第２の導電板を形成する工程を含む方法。