JPH02278844A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH02278844A JPH02278844A JP10068189A JP10068189A JPH02278844A JP H02278844 A JPH02278844 A JP H02278844A JP 10068189 A JP10068189 A JP 10068189A JP 10068189 A JP10068189 A JP 10068189A JP H02278844 A JPH02278844 A JP H02278844A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- lead frame
- thickness
- pitch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 9
- 238000003825 pressing Methods 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 239000011888 foil Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 2
- OINMNSFDYTYXEQ-UHFFFAOYSA-M 2-bromoethyl(trimethyl)azanium;bromide Chemical compound [Br-].C[N+](C)(C)CCBr OINMNSFDYTYXEQ-UHFFFAOYSA-M 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はリードフレームの構造に関する。
従来、ＤＩＰやＳＯＰ等のいわゆるパッケージＩＣでは
、ＩＣチップとリードフレームのリードとの接続は、は
とんどの場合ワイヤーポンディングで行なわれている。
、ＩＣチップとリードフレームのリードとの接続は、は
とんどの場合ワイヤーポンディングで行なわれている。
しかし最近、ＩＣの多ビン化、パッケージの小型化の要
求が強まる中で、ワＢ方式、あるいはＢＴＡＢ方式によ
り一括ボンデ・イングし、１４＜モールド封止をしたパ
ッケージ製造技術が注目される様になってきた。リード
フレームの形状や、そのモールド樹脂による封止の方法
については特許出願公開昭６３−２５０８２７に示され
ているが、リードフレームの金属箔の厚みはリード先端
のバンプを除いて、すべての部分で同一の厚みを有して
いた（第９図参照）。
求が強まる中で、ワＢ方式、あるいはＢＴＡＢ方式によ
り一括ボンデ・イングし、１４＜モールド封止をしたパ
ッケージ製造技術が注目される様になってきた。リード
フレームの形状や、そのモールド樹脂による封止の方法
については特許出願公開昭６３−２５０８２７に示され
ているが、リードフレームの金属箔の厚みはリード先端
のバンプを除いて、すべての部分で同一の厚みを有して
いた（第９図参照）。
しかし、前述の従来技術では、リードフレーム全体の厚
みが、バンプ部を除いて均一であるためリードのピッチ
が小さくなった時、ピッチ寸法に対してリードが厚くな
り、プレス又はエツチングにより、リード部を形成する
ことが不可能になるという問題点を有する。たとえば、
リードフレームに用いる金属箔は機械的強度を保つ為、
７０μｍ以上の厚みが必要である。この厚みの金属箔で
リード形成をする場合、パンチングによる方法やケミカ
ルエツチングによる方法、いずれの方法を使っても７０
〜１００μｍのリード幅のリードを形成するのが最小で
、これ以上細いリードを形成することはできない。
みが、バンプ部を除いて均一であるためリードのピッチ
が小さくなった時、ピッチ寸法に対してリードが厚くな
り、プレス又はエツチングにより、リード部を形成する
ことが不可能になるという問題点を有する。たとえば、
リードフレームに用いる金属箔は機械的強度を保つ為、
７０μｍ以上の厚みが必要である。この厚みの金属箔で
リード形成をする場合、パンチングによる方法やケミカ
ルエツチングによる方法、いずれの方法を使っても７０
〜１００μｍのリード幅のリードを形成するのが最小で
、これ以上細いリードを形成することはできない。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、リードピッチが小さなリードフ
レームにおいて、プレス又はエツチングにより、リード
部を形成することが可能なリードフレームを提供すると
ころにある。
の目的とするところは、リードピッチが小さなリードフ
レームにおいて、プレス又はエツチングにより、リード
部を形成することが可能なリードフレームを提供すると
ころにある。
（課題を解決するための手段〕
本発明のリードフレームは、ＩＣ上の外部接続端子に直
接接合するリードを有するリードフレームにおいて、前
記外部接続端子との接合部近傍のリードの厚みを信の部
分より薄くしたことを特徴とする。
接接合するリードを有するリードフレームにおいて、前
記外部接続端子との接合部近傍のリードの厚みを信の部
分より薄くしたことを特徴とする。
以下に本発明の実施例を図面にもとづいて説明する。第
１図は本発明の実施例を示すリードフレームの構造図で
ある。１はＩＣチップ、２はリードの細い部分、３はリ
ードの太い部分を示す、リードの太さは、高いリード密
度の必要なＩＣＩの周辺部で細く、リード密度の低くな
る部分で太くして、リードフレームとしての強度を保っ
ている。
１図は本発明の実施例を示すリードフレームの構造図で
ある。１はＩＣチップ、２はリードの細い部分、３はリ
ードの太い部分を示す、リードの太さは、高いリード密
度の必要なＩＣＩの周辺部で細く、リード密度の低くな
る部分で太くして、リードフレームとしての強度を保っ
ている。
第２図は第１図の工Ｃ１とリード形状を示す断面図であ
る。４はリード上あるいは、ＩＣＩの外部接続端子用バ
ット上に形成されたバンプである。
る。４はリード上あるいは、ＩＣＩの外部接続端子用バ
ット上に形成されたバンプである。
たとえばリードの細い部分２の厚みを２０μｍにすると
、リード幅は約３０μｍのものまで形成することができ
、細密なパッド間ピッチを持つ工Ｃ１のギヤングポンデ
ィングも可能となる。
、リード幅は約３０μｍのものまで形成することができ
、細密なパッド間ピッチを持つ工Ｃ１のギヤングポンデ
ィングも可能となる。
第３５１１は、本発明の他の実施例を示す断面図である
。第２図の実施例と比較してＩＣＩとリードフレーム３
の位置が、表裏反対となっている。
。第２図の実施例と比較してＩＣＩとリードフレーム３
の位置が、表裏反対となっている。
第４図は、本発明の他の実施例を示すフープ状リードフ
レームの平面図である。５はフープの構造物として残さ
れた金属箔、６はインデックス用に開けられたホールを
示す、フープ状のリードフレームを使い、フープ状のま
ま実装を行えば、効率の良い実装を行うことができる。
レームの平面図である。５はフープの構造物として残さ
れた金属箔、６はインデックス用に開けられたホールを
示す、フープ状のリードフレームを使い、フープ状のま
ま実装を行えば、効率の良い実装を行うことができる。
第５図は、本発明の他の実施例を示す断面図である。リ
ードの細い部分２とリードの太い部分３の間に、中間的
な厚みの部分１０を形成することにより、リードフレー
ムとしての強度を保ちながら更に細いリードの形成を可
能にしている。
ードの細い部分２とリードの太い部分３の間に、中間的
な厚みの部分１０を形成することにより、リードフレー
ムとしての強度を保ちながら更に細いリードの形成を可
能にしている。
第６図は、本発明の他の実施例を示す断面図である。第
５図の実施例と比較してＩＣＩとリードフレーム３の位
置が表裏反対となってい゛る。
５図の実施例と比較してＩＣＩとリードフレーム３の位
置が表裏反対となってい゛る。
第７図は、本発明の別の実施例を示す断面図である。こ
の例ではリードの細い部分２とリードの太い部分３の間
で、リード厚みが除々に変化しており、これにより、リ
ードの細い部分２とリードの太い部分３の境界に応力が
集中することを防ぎ、境界でのリード切れを防止してい
る。
の例ではリードの細い部分２とリードの太い部分３の間
で、リード厚みが除々に変化しており、これにより、リ
ードの細い部分２とリードの太い部分３の境界に応力が
集中することを防ぎ、境界でのリード切れを防止してい
る。
第８図（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）は第２
図、第３図、第７図で示したリードフレームの製造方法
、を示す主な工程のリードフレームの断面図である。
（ａ）は金属箔７のみの状態を示す、 （ｂ）は金属箔
７の必要な部分前ケミカルエツチング又は、機械的な切
削をした状態を示す。
図、第３図、第７図で示したリードフレームの製造方法
、を示す主な工程のリードフレームの断面図である。
（ａ）は金属箔７のみの状態を示す、 （ｂ）は金属箔
７の必要な部分前ケミカルエツチング又は、機械的な切
削をした状態を示す。
（Ｃ−）は金属箔７の片側にフォトエツチングレジスト
８、もう片側にエツチングレジスト９を塗布した状態を
示す、このとき、エツチングの容易さから、フォトエツ
チングレジスト８は金属箔７の平面な側に塗布する方が
良い、 （ｄ）はフォトプロセスにより、フォトエツチ
ングレジスト８にパターンニングを行った状態を示し、
（ｅ）は更にエツチングと、レジストの剥離を行った
後の状態を示す、この後、通常、メツキ処理が施こされ
る。
８、もう片側にエツチングレジスト９を塗布した状態を
示す、このとき、エツチングの容易さから、フォトエツ
チングレジスト８は金属箔７の平面な側に塗布する方が
良い、 （ｄ）はフォトプロセスにより、フォトエツチ
ングレジスト８にパターンニングを行った状態を示し、
（ｅ）は更にエツチングと、レジストの剥離を行った
後の状態を示す、この後、通常、メツキ処理が施こされ
る。
以上述べた方法によりバンプ近辺のリードの厚みを他の
部分より薄くしたリードフレームを製造することができ
る。また、リード上にバンプを形成するには、リード先
端を曲げたり、リード先端を熱で溶かしたり、あるいは
ハーフエッチにより形成することができる。
部分より薄くしたリードフレームを製造することができ
る。また、リード上にバンプを形成するには、リード先
端を曲げたり、リード先端を熱で溶かしたり、あるいは
ハーフエッチにより形成することができる。
以上述べたように本発明によれば、ＩＣの外部接続端子
に直接接合するリードを有するリードフレームにおいて
、ＩＣの外部接続端子近傍のリードの厚みを他の部分よ
り薄くすることにより、リードピッチが小さなリードフ
レームでも、そのリードを形成することができるという
効果を有する。
に直接接合するリードを有するリードフレームにおいて
、ＩＣの外部接続端子近傍のリードの厚みを他の部分よ
り薄くすることにより、リードピッチが小さなリードフ
レームでも、そのリードを形成することができるという
効果を有する。
第１図は本発明のリードフレームの実施例を示す図。
第２図は第１図の主要部断面図。
第３図は本発明のリードフレームの他の実施例を示す断
面図。 第４図は本発明のリードフレームの他の実施例を示す平
面図。 第５図は本発明のリードフレームの他の実施例を示す断
面図。 第６図は本発明のリードフレームの他の実施例を示す断
面図。 第７図は本発明のリードフレームの他の実施例を示す断
面図。 第８図は本発明のリードフレームの製造方法を示す主な
工程のリードフレームの断面図。 第９図は従来例のリードフレームを示す図。 １・・・ＩＣチップ ２・・・リードの細い部分 ３・・・リードの太い部分 ４・・・バンプ ５・・・フープ状リードフレームの構造物として残され
た金属箔 ６・・・インデックス用ホール ７・・・金属箔 ８・・・フォトエツチングレジスト ９・・・エツチングレジスト １０・・・中間的な厚みのリード部分 以 上
面図。 第４図は本発明のリードフレームの他の実施例を示す平
面図。 第５図は本発明のリードフレームの他の実施例を示す断
面図。 第６図は本発明のリードフレームの他の実施例を示す断
面図。 第７図は本発明のリードフレームの他の実施例を示す断
面図。 第８図は本発明のリードフレームの製造方法を示す主な
工程のリードフレームの断面図。 第９図は従来例のリードフレームを示す図。 １・・・ＩＣチップ ２・・・リードの細い部分 ３・・・リードの太い部分 ４・・・バンプ ５・・・フープ状リードフレームの構造物として残され
た金属箔 ６・・・インデックス用ホール ７・・・金属箔 ８・・・フォトエツチングレジスト ９・・・エツチングレジスト １０・・・中間的な厚みのリード部分 以 上
Claims (1)
- ＩＣ上の外部接続端子に直接接合するリードを有するリ
ードフレームにおいて、前記外部接続端子との接合部近
傍のリードの厚みを他の部分より薄くしたことを特徴と
するリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10068189A JPH02278844A (ja) | 1989-04-20 | 1989-04-20 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10068189A JPH02278844A (ja) | 1989-04-20 | 1989-04-20 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278844A true JPH02278844A (ja) | 1990-11-15 |
Family
ID=14280492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10068189A Pending JPH02278844A (ja) | 1989-04-20 | 1989-04-20 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02278844A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5648682A (en) * | 1994-10-15 | 1997-07-15 | Kabushiki Kaisha Toshiba | Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device |
-
1989
- 1989-04-20 JP JP10068189A patent/JPH02278844A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5648682A (en) * | 1994-10-15 | 1997-07-15 | Kabushiki Kaisha Toshiba | Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0817860A (ja) | 電子部品の製造方法 | |
| US5329159A (en) | Semiconductor device employing an aluminum clad leadframe | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JP3663295B2 (ja) | チップスケールパッケージ | |
| JPH02278844A (ja) | リードフレーム | |
| JPH04120765A (ja) | 半導体装置とその製造方法 | |
| JPH11121680A (ja) | リードフレームおよび半導体装置 | |
| JPS61170053A (ja) | 半導体装置用リ−ドフレ−ム | |
| EP0711104B1 (en) | Semiconductor device and method for making same | |
| JP2623952B2 (ja) | 集積回路パッケージ | |
| JPS62198143A (ja) | リ−ドフレ−ム | |
| JPH0287654A (ja) | 表面実装型半導体装置 | |
| JP3830640B2 (ja) | リードフレームとその製造方法およびそのリードフレームを使用した半導体装置 | |
| JPH03152965A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JPH04171854A (ja) | 半導体装置用リードフレーム | |
| JPS6060743A (ja) | リ−ドフレ−ム | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH0382067A (ja) | 樹脂封止型半導体装置 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JPH0265266A (ja) | リードフレーム | |
| JPH03256352A (ja) | 半導体装置 | |
| JPH04199739A (ja) | 半導体装置用リードフレーム | |
| JP2000315763A (ja) | リードフレーム及びその製造方法 | |
| JPH03245560A (ja) | リードフレーム | |
| JPS63311732A (ja) | 半導体素子の実装方法 |