JPH02273265A - 印字制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は印字装置の制御回路に関し、特に受信した印字
データの冗長度抑圧を可能とする印字制御回路に関する
。

〔従来の技術〕

従来、この種の印字装置においては、一連の印字すべき
帳票類に対して、何ページにもわたって同一な定形的な
印字データを利用する場合には、予めこの同一部分の印
字データを書式として登録しておく機能が提供されてい
る。この定形データは印字制御回路の作業メモリなどの
記憶手段に一旦記憶されており、必要時には読み出され
て、ページ毎に上位装置から受信する他の非定形データ
と合成することにより、１ページの印字データを構成し
て印字していた。

〔発明が解決しようとする課題〕

上述した従来の印字装置の制御回路においては、定形デ
ータを文字コードのまま作業メモリ等の記憶手段に記憶
するため、多量の定形データを記憶しておくためには高
価な記憶素子を多数必要とし、廉価な印字装置において
は、上記機能が提供できないかもしくは別売りの記憶素
子を購入して記憶容量を増加する必要があり、利用者の
経済的な負担となっていた。

〔課題を解決するための手段〕

本発明の印字制御回路は、従来の印字制御回路の構成要
素に加えて、受信する印字データを構成する文字コード
と一対一に対応する変換コードを予め格納した読み出し
可能なコード変換メモリを有している。

〔実施例〕

次に本発明の一実施例について図面を参照して説明する
。

本発明一実施例の印字制御回路のブロック図を示す第１
図を参照すると、マイクロプロセッサ１はプログラムメ
モリ２に格納しているプログラムに従って、メモリの書
き込み、読み出しや演算を実行するプロセス制御回路で
ある。プログラムメモリ２はマイクロプロセッサ１の動
作手順を規定するプログラムを格納した読み出し可能な
記憶素子である。印字データ受信回路３はパーソナルコ
、ンビュータ、端末装置等の上位装置から送られる印字
データを受信する回路である。作業メモリ４はマイクロ
プロセッサｌが印字データの蓄積、演算データの一時記
憶などに利用する書き込みおよび呼び出しが可能な記憶
素子である。フォントメモリ５は文字コードを入力とし
て文字パターンを出力する読み出し可能な記憶素子であ
り、マイクロプロセッサｌはこの文字パターンを印字機
構６に送り出すことによって、用紙に文字を結像するこ
とができる。コード変換メモリ７は文字コードの冗長度
を抑圧するためのデータを格納した記憶素子で、文字コ
ードを入力すると変換コードを出力する。

次に本実施例の印字動作について説明する。第３図を参
照すると、まず通常の印字の場合は、マイクロブロセ、
す１は印字データ受信回路３を介して受信した印字デー
タ、すなわち文字コードをフォントメモリ５の入力信号
にして文字パターンを読み出し、この文字パターンを印
字機構に送り出すことによって印字を可能とする。次Ｆ
こ何ページかにわたる一連の印字データ中に同一な定形
の印字データが存在する場合について説明する。この場
合には、予めこの定形部分を登録して印字制御回路に記
憶しておくことによって、何ページにもわたって同一の
データを送信する手間を省くことができる。この時はマ
イクロプロセッサ１は受信した定形部の印字データ、す
なわち文字フードを一旦作業メモリ４に記憶する。その
後この定形部を使用する指示が上位装置から送られると
、マイクロプロセッサ１は作業メモリ４に記憶しておい
た定形部の印字データを読み出し、フォントメモリ５を
利用して文字コードに変換して印字機構に送り出し、他
の非定形部分と共に印字することができる。

次に本実施例に特徴的な印字動作について説明する。先
に説明したように、一連の印字データ中に定形部分が多
い場合には、マイクロプロセッサ１は作業メモリ４に印
字データを一旦記憶する。

本発明による印字制御回路では、作業メモリに印字デー
タすなち文字コードを記憶する前に、文字コードをコー
ド変換メモリ７の入力として与え、変換コードを出力と
して得る。

変換コードは第２図に一実施例を示すように、通常の文
字コードに比べ、文字コードの持つ冗長度を抑圧可能と
したコードで、この例ではＡＳＣＩＩコードの７．ルフ
ァベットの小文字と幾つかの特殊記号の文字コードと変
換コードを示している。

この変換コードを参照すると、先頭の３ビツトは必ず「
０」であることから、変換前のＡＳＣＩＩコードでは１
文字当たり７ないしは８ビツトを必要としていたが、変
換後は５ビツトしか必要としないことがわかる。

次に第４図を用いて実際の印字データの変換例について
説明する。第４図（ａ）はｒｌ　ｈａｖｅ　ａ　ｐｅｎ
、Ｊという一連の文章の例を示している。第４図Ｃｂ）
は第４図（ａ）の例文を第２図のＡＳＣｒ工文字）−）
’（Ｉ６進数）で表している。第４図（ｃ）ハ第４図（
ｂ）の２進数表現である。第４図（ｄ）は例文を第２図
の変換コードで表している。第２図の変換コードの例で
はアルファベットの小文字と２〜３の記号のみを変換の
対象としているので、第４図（ｄ）においては、ｒｌＪ
を変換していない。

このような場合には変換コードと変換していない文字コ
ードとの識別コードが必要である。そこで第４図（ｅ）
では、この識別コードの例としてｒＥＳＣ＄８」をｒＩ
Ｊと「スペース」の間に挿入しており、更に変換コード
では不要となる各文字毎の３ビツトを削除してデータの
圧縮を実施している。

この結果、第４図（ａ）の例文は、通常の１バイト系文
字コードでは、１３バイトで表現されるが、第４図（ｅ
）では１２バイトで表現可能しなっている。このように
本発明の印字制御回路では、定形データをコード変換メ
モリ７に記憶しているコード変換表によって圧縮した後
に、作業メモリ４に記憶する。

〔発明の効果〕

以上説明したように、本発明は何ページかにわたって使
用する定形的な印字データを冗長度な抑圧して圧縮して
記憶しているため、定形データを記憶する記憶手段の容
量を小さくできることから、利用者にこれまでと同一の
機能サービスを廉価に提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の印字制御回路を示すブロッ
ク図、第２図はコード変換メモリに記憶するコード変換
の一例を示す図、第３図は定形データ印字を説明するた
めの図、第４図はコード変換の具体例を示す図である。 ｌ・・・・・・マイクロプロセッサ、２・・・・・・フ
ログラムメモリ、３・・・・・・印字データ受信回路、
４・・・・・・作業メモリ、５・・・・・・フォントメ
モリ、６・・・・・・印字機構、７・・・・・・コード
変換メモリ。 代理人　弁理士　　内　原　　　晋 定■ラデ°−り 茅３図 猶２図

Claims (1)

【特許請求の範囲】
1. プログラム・メモリに記憶した動作手順を表すプログラ
   ムによって動作するマイクロプロセッサと、該マイクロ
   プロセッサにより受信データが読み出される印字データ
   受信回路と、前記受信データを前記マイクロプロセッサ
   が一時記憶しておく書き込み読み出し可能な作業メモリ
   と、印字機構部とで構成される印字装置の制御回路であ
   って、受信する印字データを構成する文字コードと一対
   一に対応する変換コードを予め格納した読み出し可能な
   コード変換メモリを備え、受信した前記文字コードを前
   記コード変換メモリにより文字コードの冗長度を抑圧し
   た後、前記作業メモリ記憶することを特徴とする印字制
   御回路。