JPH022657A - 多層回路基板の製造法 - Google Patents
多層回路基板の製造法Info
- Publication number
- JPH022657A JPH022657A JP63148520A JP14852088A JPH022657A JP H022657 A JPH022657 A JP H022657A JP 63148520 A JP63148520 A JP 63148520A JP 14852088 A JP14852088 A JP 14852088A JP H022657 A JPH022657 A JP H022657A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- rubber sheet
- circuit board
- thereafter
- prepreg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229920001971 elastomer Polymers 0.000 claims abstract description 17
- 239000012790 adhesive layer Substances 0.000 claims abstract description 8
- 238000003825 pressing Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、半導体素子を搭載する多層回路基板に関す
る製造法であり、さらに詳しくはキャビティ一部を有す
る多層構造ピングリッドアレイの製造法を提供するもの
である。
る製造法であり、さらに詳しくはキャビティ一部を有す
る多層構造ピングリッドアレイの製造法を提供するもの
である。
［従来の技術］
近年、集積回路に対する高集積化、多機能化の要求が強
くなってくるにつれて出入力ビンの数が増え２００ピン
以上のビン数のものも実用化されるようになってきた。
くなってくるにつれて出入力ビンの数が増え２００ピン
以上のビン数のものも実用化されるようになってきた。
このように出入力ピンが多くなるとパッケージの面積が
大きくなりすぎるのでパッケージ下部からリードビンを
収り出すピングリッドアレイが採用される様になり、特
に１００ピンを越えるものについては、ピングリッドア
レイが中心になっている。そして、ピングリッドアレイ
に用いられる回路基板も出入力ピンの増加に応じてポン
ディングパッドが密集してくるため両面回路板では製造
技術および信頼性の点で限界があり、そこで内層にも導
体を有する多層構造のピングリッドアレイとすることに
より、ポンディングパッドを多段にとって密集３防ぐ方
法が採用される様になってきた。
大きくなりすぎるのでパッケージ下部からリードビンを
収り出すピングリッドアレイが採用される様になり、特
に１００ピンを越えるものについては、ピングリッドア
レイが中心になっている。そして、ピングリッドアレイ
に用いられる回路基板も出入力ピンの増加に応じてポン
ディングパッドが密集してくるため両面回路板では製造
技術および信頼性の点で限界があり、そこで内層にも導
体を有する多層構造のピングリッドアレイとすることに
より、ポンディングパッドを多段にとって密集３防ぐ方
法が採用される様になってきた。
従来、多層構造を有するピングリッドアレイは、回路板
と透孔を形成した回路板を接着剤で貼り合せる方法か又
は、接着層として透孔を形成したプリプレグを用い、加
圧加熱する方法がとられていた。
と透孔を形成した回路板を接着剤で貼り合せる方法か又
は、接着層として透孔を形成したプリプレグを用い、加
圧加熱する方法がとられていた。
［発明が解決しようとする問題点］
しかし、接着剤による貼り合仕の方法では、接着剤の膜
厚精度やにじみ、位置合せ精度等の問題があった。
厚精度やにじみ、位置合せ精度等の問題があった。
また、透孔を形成したプリプレグによるプレス成形法で
は階段状のキャビティーへ樹脂が流出しポンディングパ
ッドを被覆してしまい半導体素子とボンデングが出来な
くなって出入力ビンの導通をさまたげたり、半導体素子
を搭載する空間と埋めてしまうなどの障害があるためキ
ャビティーへの（■脂の流出を極力押さえる必要があり
フローの少ないプリプレグを使用せざるを得なくなりボ
イドやカスレの発生する恐れがあるという問題点を有し
ていた。
は階段状のキャビティーへ樹脂が流出しポンディングパ
ッドを被覆してしまい半導体素子とボンデングが出来な
くなって出入力ビンの導通をさまたげたり、半導体素子
を搭載する空間と埋めてしまうなどの障害があるためキ
ャビティーへの（■脂の流出を極力押さえる必要があり
フローの少ないプリプレグを使用せざるを得なくなりボ
イドやカスレの発生する恐れがあるという問題点を有し
ていた。
又、キャビティーへの樹脂の流出を防止するため、接着
層として用いるプリプレグの透孔を回路板の透孔より予
め大きくしておく方法があるがこの方法により樹脂の流
出は防止できても、透孔を有する回路板と接着層の間に
出来た空隙のためにボンディングに必要な硬度が得られ
ず、半導体素子と前記回路板上のポンディングパッドと
のボンディングがうまくできないという問題があった。
層として用いるプリプレグの透孔を回路板の透孔より予
め大きくしておく方法があるがこの方法により樹脂の流
出は防止できても、透孔を有する回路板と接着層の間に
出来た空隙のためにボンディングに必要な硬度が得られ
ず、半導体素子と前記回路板上のポンディングパッドと
のボンディングがうまくできないという問題があった。
［問題点を解決するための手段］
発明者は上記の点に鑑みて信頼性の高い多層構造のビン
グリッドアレイを安定に容易に製造することを目的で検
討を重ねた結果この発明に至ったものである。
グリッドアレイを安定に容易に製造することを目的で検
討を重ねた結果この発明に至ったものである。
即ち、この発明は回路板に透孔を形成した回路板を接着
層を介して積重ねて階段状のキャビティーを形成し、こ
のキャビティー内に外径がキャビティーの外径より小さ
く、厚みがキャビティーの深さより大きいゴムシートを
入れ上下より加圧加熱し、その後前記ゴムシートを取り
外すことを特徴とする製造法に構成したのである。
層を介して積重ねて階段状のキャビティーを形成し、こ
のキャビティー内に外径がキャビティーの外径より小さ
く、厚みがキャビティーの深さより大きいゴムシートを
入れ上下より加圧加熱し、その後前記ゴムシートを取り
外すことを特徴とする製造法に構成したのである。
［作用］
本発明は、階段状のキャビティー内にゴムシートのよう
な弾性体を入れることによりプリプレグあるいは接着剤
層加熱硬化時のレジンフローのキャビティーへの流出を
物理的に阻止せしめ、ポンディングパッドを離係するこ
とによって半導体素子との接続を確実にし、更にボイド
やカスレのない多層回路基板を得るようにしたのである
。
な弾性体を入れることによりプリプレグあるいは接着剤
層加熱硬化時のレジンフローのキャビティーへの流出を
物理的に阻止せしめ、ポンディングパッドを離係するこ
とによって半導体素子との接続を確実にし、更にボイド
やカスレのない多層回路基板を得るようにしたのである
。
（実施例）
以下この発明の実施例を図面により説明する。
第１図は、本発明による３層構造を有するピングリッド
アレイ基板の製造法を示す断面図であり、両面銅張り積
層板の片面に回路を形成した基板１の回路面側に透孔を
形成したプリプレグ２と片面鋼張り積層板３を積重ねて
階段上のキャビティー７を形成し、このキャビティー７
内に外径がキャビティー７の外径より小さく、厚みがキ
ャビティー７の深さより大きいゴムシート４を入れて加
圧加熱する方法を示している。
アレイ基板の製造法を示す断面図であり、両面銅張り積
層板の片面に回路を形成した基板１の回路面側に透孔を
形成したプリプレグ２と片面鋼張り積層板３を積重ねて
階段上のキャビティー７を形成し、このキャビティー７
内に外径がキャビティー７の外径より小さく、厚みがキ
ャビティー７の深さより大きいゴムシート４を入れて加
圧加熱する方法を示している。
プリプレグ２は、通常のフローを有するプリプレグを使
用したが接着剤塗膜でもよく、いずれもキャビティーに
流出することはなかった。ゴムシートの外径は、キャビ
ティーの外径より０．５〜２．０ｍｍ程度小さいのが良
く、厚みはキャビティーの深さより０．０５〜０．３ｍ
ｍ程度大きいのが良い。
用したが接着剤塗膜でもよく、いずれもキャビティーに
流出することはなかった。ゴムシートの外径は、キャビ
ティーの外径より０．５〜２．０ｍｍ程度小さいのが良
く、厚みはキャビティーの深さより０．０５〜０．３ｍ
ｍ程度大きいのが良い。
ゴムシートは、適度な弾性と耐熱性および離型性のある
ゴムであれば何でも良いがこれらの要件を満たすものと
してシリコンゴムが好ましい。
ゴムであれば何でも良いがこれらの要件を満たすものと
してシリコンゴムが好ましい。
第３図は、従来技術による３層構造を有するピングリッ
ドアレイ基板の断面図で階段状のキャビティー７内にフ
ローレジン１０が流出しボンデングバッド部分８を被覆
した様子を示している。
ドアレイ基板の断面図で階段状のキャビティー７内にフ
ローレジン１０が流出しボンデングバッド部分８を被覆
した様子を示している。
［発明の効果］
キャビティーへの樹脂の流出がないので、ポンディング
パッドが樹脂に被覆されず、従って半導体素子とのボン
ディングが確実に行なえる。更に、通常フローのプリプ
レグや接着剤塗膜でのプレス成形が可能となり、ボイド
やカスレのない信頼性の高い多層回路基板が得られる。
パッドが樹脂に被覆されず、従って半導体素子とのボン
ディングが確実に行なえる。更に、通常フローのプリプ
レグや接着剤塗膜でのプレス成形が可能となり、ボイド
やカスレのない信頼性の高い多層回路基板が得られる。
【図面の簡単な説明】
第１図はこの発明による３層構造のピングリッドアレイ
基板の製造法を説明する断面図、第２図は、本発明によ
る３層構造のビングリッドアレイの上面図、第３図は従
来技術による３Ｎ構造のビングリッドアレイ基板の断面
図である。 １・・・回路基板、２・・・プリプレグ、３・・片面銅
張積層板、４・・・ゴムシート、５・・・離型フィルム
、６・・・鏡面板、７・・・キャビチー、８・・・ポン
デイグバッド（内層）、８′・・・ポンデイグパッド（
外層）、９ ・多層回路基板、１１・・・鏡面板、１２
・・・離型フィルム、１３・・・ゴムシート。 特許出願人 利昌工業株式会社 手続有ｆｉ正書（自発） 昭＠６３年１０月２９日
基板の製造法を説明する断面図、第２図は、本発明によ
る３層構造のビングリッドアレイの上面図、第３図は従
来技術による３Ｎ構造のビングリッドアレイ基板の断面
図である。 １・・・回路基板、２・・・プリプレグ、３・・片面銅
張積層板、４・・・ゴムシート、５・・・離型フィルム
、６・・・鏡面板、７・・・キャビチー、８・・・ポン
デイグバッド（内層）、８′・・・ポンデイグパッド（
外層）、９ ・多層回路基板、１１・・・鏡面板、１２
・・・離型フィルム、１３・・・ゴムシート。 特許出願人 利昌工業株式会社 手続有ｆｉ正書（自発） 昭＠６３年１０月２９日
Claims (1)
- 回路基板の上に透孔を形成した回路基板を接着層を介し
て積重ねて階段状のキャビティーを形成し、このキャビ
ティー内に外径がキャビティーの外径より小さく厚みが
キャビティーの深さより大きいゴムシートを入れ、上下
より加圧加熱して回路基板間を一体に貼り合わせて後、
前記ゴムシートを取り外すことを特徴とする多層回路基
板の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148520A JPH022657A (ja) | 1988-06-16 | 1988-06-16 | 多層回路基板の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148520A JPH022657A (ja) | 1988-06-16 | 1988-06-16 | 多層回路基板の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022657A true JPH022657A (ja) | 1990-01-08 |
Family
ID=15454614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63148520A Pending JPH022657A (ja) | 1988-06-16 | 1988-06-16 | 多層回路基板の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022657A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009206424A (ja) * | 2008-02-29 | 2009-09-10 | Hitachi Aic Inc | 貼り合わせ基板の製造方法 |
| KR20150048531A (ko) * | 2013-10-28 | 2015-05-07 | 삼성전자주식회사 | 적층 반도체 패키지 |
-
1988
- 1988-06-16 JP JP63148520A patent/JPH022657A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009206424A (ja) * | 2008-02-29 | 2009-09-10 | Hitachi Aic Inc | 貼り合わせ基板の製造方法 |
| KR20150048531A (ko) * | 2013-10-28 | 2015-05-07 | 삼성전자주식회사 | 적층 반도체 패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5116440A (en) | Process for manufacturing multilayer printed wiring board | |
| JP2000077800A (ja) | 配線基板とその製造方法 | |
| JP2006216593A (ja) | リジッドフレックス多層配線板の製造方法 | |
| JP4378511B2 (ja) | 電子部品内蔵配線基板 | |
| KR101442423B1 (ko) | 전자부품 내장기판 제조 방법 및 전자부품 내장기판 | |
| JPH022657A (ja) | 多層回路基板の製造法 | |
| KR20130059356A (ko) | 서브어셈블리를 상호연결하기 위한 병렬 처리를 사용하는 인쇄 회로 기판 제조 방법 | |
| JPH07176871A (ja) | 樹脂多層基板の製造方法 | |
| US20160260685A1 (en) | Embedded Circuit Package | |
| TWI412313B (zh) | 多層印刷配線板及其製法 | |
| JP3956667B2 (ja) | 回路基板およびその製造方法 | |
| JP3738536B2 (ja) | プリント配線基板の製造方法 | |
| JP5761404B2 (ja) | 電子部品内蔵配線基板の製造方法 | |
| JPH0359597B2 (ja) | ||
| JP4061310B2 (ja) | プリント配線基板の製造方法 | |
| JPH0255958B2 (ja) | ||
| JPH0735414Y2 (ja) | 電子部品搭載用多層回路基板 | |
| JP2610339B2 (ja) | スルーホール孔埋めプリント配線板の製造方法 | |
| JP4978709B2 (ja) | 電子部品内蔵配線基板 | |
| JP3173480B2 (ja) | プリント配線基板の製造方法および製造装置 | |
| JPH0810199Y2 (ja) | 凹欠部形成用中子 | |
| JPH01226195A (ja) | 多層印刷配線板の製造方法 | |
| JP3834888B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JP2682093B2 (ja) | 多層印刷配線板の製造方法 | |
| JP2000150704A (ja) | 半導体素子搭載用多層配線板の製造方法 |