JPH02263461A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置の製造方法に関し、特に
１トランジスタ型ダイナミツクメモリセルの製造方法な
関する 〔従来の技術〕 従来、この種のダイナミックメモリセルは、書き込み、
読み出しを切換える１個のトランジスタと電荷を蓄積し
て記憶する１個のコンデンサとから構成されている。１
ビット当りの素子数が少ないので、安価な大型容量の記
憶装置として多用途に利用されてきた。

第３図（ａ）〜（ｄ）は従来の製造方法の一例を説明す
るための工程順に示した半導体チップの断面図である。

まず、第３図（ａ）に示すように半導体基板１上に酸化
膜２及び窒化膜３の順に形成する。次に、第３図（ｂ）
に示すように、多結晶シリコン層を形成し、ホトエツチ
ング法により不要な部分を除去して容量電極４を形成す
る。

次に、第３図（ｃ）に示すように、容量電極４を絶縁す
るために、この多結晶シリコンである容量電極４を熱酸
化する。このことにより、トラスファゲートを形成する
予定の窒化膜３の領域は酸化しにくく、また、多結晶シ
リコン層に接した１窒化膜３にも酸化されないので、酸
化膜による絶縁Ｍ４はいびつの形状に形成される。

次に、第３図（ｄ）に示すように、窒化膜３及び酸化Ｍ
２の不要の部分をウェットエツチング法により取り除き
、熱酸化してゲート絶縁膜６となる酸化膜を形成する。

次に、絶縁膜５及びゲート絶縁膜６上に多結晶シリコン
層を成長させ、この多結晶シリコン層にリン拡散を行な
い導電性を持たせる。次に、この多結晶シリコン層の不
要な部分をエツチング除去してワード線７を形成する。

なお、トランジスタは、公知の製造技術で、この容量電
極４に隣接してゲート絶縁膜に跨がってソース領域及び
ドレーン領域が形成されることによって製作される。

〔発明が解決しようとする課題〕

しかしながら、上述した従来の製造方法では、第３図（
ｄ）で示すように、コンデサの容量を決定する誘電体に
窒化膜３を用いているため、この窒化膜の代りに、酸化
膜だけで形成した場合よりもそのコンデンサ容量が数倍
大きくすることが可能であるが、窒化膜は酸化されにく
いという性質から、容量電極４とワード線７との間の絶
縁膜５及び６との間は−様な膜厚が形成されず、局所的
に薄くいびつに入り込んだ形状になる。しかも、ワード
線のエツチング残り８が形成されることになるので、こ
の絶縁膜５の部分が絶縁破壊し、ワード線のエツチング
残り８と容量電極４とが短絡するという問題がある。

本発明の目的は、かかる問題を解消する半導体集積回路
装置の製造方法を提供することにある。

〔課題を解決するための手段〕

本発明の半導体集積回路装置の製造方法は、半導体基板
上に容量絶縁膜を形成し、この容量絶縁膜上に多結晶シ
リコン層を成長する工程と、前記多結晶シリコン層上に
熱酸化により絶縁膜を形成し、ホトエツチング法により
不要な前記絶縁膜及び前記多結晶シリコン層を除去して
容量電極を形成する工程と、前記容量電極の側面に熱酸
化膜を形成するとともにさらにＣＶＤ法により成長させ
て酸化膜を形成する工程とを含んで構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図（ａ）〜（ｇ）は本発明め製造方法の第１の実施
例を説明するための工程順に示した半導体チップの断面
図である。まず、第１図（ａ）に示すように、従来例と
同様に半導体基板ｌ上に酸化膜２と窒化膜３とを形成す
る。

次に、第１図（ｂ）に示すように、窒化膜３上に多結晶
シリコン層を成長させ容量電極４ａを形成する。次に、
この多結晶シリコンである容量電＆４ａにリン酸を拡散
し導電性をもたせる。次に、熱酸化法により容量電極４
ａ上に絶縁膜５ａを形成する。次に、第１１１（ｃ）に
示すように、ホトエツチング法により不要な酸化膜２、
窒化膜３、容量電極４ａ及び絶縁膜５ａを取り除き、酸
化膜２ａ、窒化１１％３ａ容量電極４ｂ及び絶縁膜５ｂ
を形成する。

次に、第１図（ｄ＞に示すように、容量電極４ｂの側面
の多結晶シリコン層を酸化し絶縁ｉ５ｂを絶縁膜５ｃに
する。これと同時に、半導体基板１上に酸化膜１０を形
成する。次に、第１図（ｅ）に示すように、ＣＶＤ法に
よりＣＶＤ酸化膜８を成長させる。その後、さらに熱処
理によりＣＶＤ酸化膜８を固める。次に、第１図＜ｆ）
に示すように、ＣＶＤ酸化膜及び絶縁膜５ｃを選択的に
エツチングして半導体基板１が露出させて絶縁膜９に形
成する。

次に、第１図（ｇ）に示すように、熱酸化によりゲート
酸化膜６ａを形成し、更に、その絶縁酸化膜９及びゲー
ト酸化Ｍ６ａの上に多結晶シリコン層を成長させ、これ
にリン拡散を行ない導電性をもたせ、ホトエツチング法
により選択的にエツチングし、ワード線７ａを形成する
。

このように製作すれば、絶縁膜が局所的に薄くいびつに
入り込んだ形状になることがなくなり、ワード線のエツ
チング残りとの短絡はなくなるという利点がある。

第２図（ａ）〜（ｇ）は本発明の製造方法の第２の実施
例を説明するための工程順に示した半導体チップの断面
図である。このメモリセルは、溝に容量が形成された場
合の製造方法について実施した例である。まず、第２図
（ａ）に示すように、半導体基板１に公知の方法でフィ
ールド酸化膜１２を形成し、つずいて、溝１３を掘り、
溝１３及びフィールド酸化膜１２の表面に順に酸化膜２
ｂ及び窒化膜３ｂを形成する。

次に、第２図（ｂ）に示すように、窒化膜３ｂ上に多結
晶シリコン層を成長させる。リン拡散を行ない導電性を
もなせ容量電極４Ｃを形成する。

次に、第２図（ｃ）に示すように、熱酸化により容量電
極４Ｃ上に酸化膜による絶縁膜５ｄを形成する。更に、
溝の中に、多結晶シリコンを成長させ、これにリン拡散
を行ない導電性をもたせ多結晶シリコン層１１を形成す
る。

次に、第２図（ｄ）に示すように、不要な絶縁膜５ｄ、
容量電極４Ｃ１酸化膜２ｂ及び窒化膜３ｂの一部を取り
除き、酸化膜２Ｃ１窒化膜３Ｃ及び容量電極４ｄとする
。さらに熱酸化により容量電極４ｄの側面の多結晶シリ
コン層を酸化し、絶縁膜、５ｅ及び酸化膜１０ａを形成
する１次に、第２図（ｅ）に示すように、絶縁膜１０ａ
及び絶縁膜５ｅ上にＣＶＤ法により酸化膜を成長させ絶
縁膜５ｆに形成する。その後、熱処理により酸化膜であ
る絶縁膜５ｆを固める。

次に、容量電極４ｄの近傍の半導体基板１及びフィール
ド酸化膜１２が露出するように、絶縁膜５ｆの不要部及
び酸化膜１０ａをエツチング除去し、絶縁膜５ｇを形成
する。次に、第２図（ｇ）に示すように、熱酸化による
ゲート酸化膜６ｂを形成した後、多結晶シリコン層を成
長させて、これにリン拡散した後、選択的にエツチグ除
去してワード線７ｂを形成する。

〔発明の効果〕

以上説明したように本発明は、容量電極を取り囲む絶縁
膜を熱酸化膜とＣＶＤ法による絶縁膜との組み合せで形
成することによって、前記絶縁膜の膜厚が一様になり、
この絶縁膜が絶縁破壊されることがないとともにワード
線と容量電極が短絡することのない半導体集積回路装置
の製造方法が得られるという効果がある。

【図面の簡単な説明】

第１図（ａ）〜（ｇ）は本発明の製造方法の第１の実施
例を説明するための工程順に示した半導体チップの断面
図、第２図（ａ）〜（ｇ＞は本発明の製造方法の第２の
実施例を説明するための工程順に示した半導体チップの
断面図、第３図（ａ）〜（ｄ）は従来の製造方法の一例
を説明するための工程順に示した半導体チップの断面図
である。 １・・・半導体基板、２．２ａ、２ｂ、２Ｃ・・・酸化
膜、３．３ａ、３ｂ、３　ｃ−・窒化膜、４．４ａ、４
ｂ、４Ｃ１４ｄ　・・・容量電極、５．５ａ、５ｂ、５
Ｃ１５ｄ、５ｅ、５ｆ、５　ｇ　・・・絶縁膜、６．６
ａ、６　ｂ−・・ゲート酸化膜、７．７ａ、７　ｂ　・
・・ワード線、８・・・ＣＶＤ酸化膜、９・・・絶縁膜
、１１・・・多結晶シリコン層、１２・・・フィールド
酸化膜。

Claims (1)

【特許請求の範囲】
1. 半導体基板上に容量絶縁膜を形成し、この容量絶縁膜上
   に多結晶シリコン層を成長する工程と、前記多結晶シリ
   コン層上に熱酸化により絶縁膜を形成し、ホトエッチン
   グ法により不要な前記絶縁膜及び前記多結晶シリコン層
   を除去して容量電極を形成する工程と、前記容量電極の
   側面に熱酸化膜を形成するとともにさらにＣＶＤ法によ
   り成長させて酸化膜を形成する工程とを含んでいること
   を特徴とする半導体集積回路装置の製造方法。