JPH02261239A - クロック発生装置 - Google Patents
クロック発生装置Info
- Publication number
- JPH02261239A JPH02261239A JP1082956A JP8295689A JPH02261239A JP H02261239 A JPH02261239 A JP H02261239A JP 1082956 A JP1082956 A JP 1082956A JP 8295689 A JP8295689 A JP 8295689A JP H02261239 A JPH02261239 A JP H02261239A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- baud rate
- frequency
- real
- dividing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 8
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Dc Digital Transmission (AREA)
- Mobile Radio Communication Systems (AREA)
- Electric Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野】
本発明は、１つのクロックジェネレータから、ボーレイ
ト用クロックとリアルタイムクロック用クロックの同時
発生をする装置に関する。 ［発明の概要］ 本発明は１つのクロックジェネレータの出力を分用する
ことにより、９６００Ｈｚ、４ＥｊＯＯＨ２等のボーレ
イト用クロックを発生させ、更に、該ボーレイト用クロ
ックを１／２．１／３．１１５分周回路によりリアルタ
イムクロック用クロックを発生させるものである。 〔従来の技術］ 従来の携持情報器等、データ通信部と時計用リアルタイ
ムクロック部をもつ装置においては、ボーレイト用クロ
ックおよびリアルタイム用クロックを発生させる２ｆ１
のクロックジェネレータを持っていた。そして、リアル
タイムクロック用クロックは、３２７６８Ｈｚという２
０倍数周波数のクロックジェネレータを分周することに
より発生し、ボーレイト用クロックは、別のクロックジ
ェネレータを使い、それを分周して使っていた。 〔発明が解決しようとする課題〕 従来の技術では、ボーレイト用クロックを発生するため
のクロックジェネレータの出力を分周することによって
、１９２００Ｆ（ｚ、９６００ Ｈ２，４８００Ｈｚ、
２４００Ｈｚ、１２００Ｈｚ等の周波数のクロックを発
生し、又、リアルタイムクロック用クロックを発生する
ためのクロックジェネレータの出力（３２７６８Ｈｚ）
を分周することによって、リアルタイムクロック用ＩＨ
ｚクロックを発生していた。このように、従来装置にお
いては、ボーレイト用とリアルタイムクロック用に２つ
のクロックジェネレータを持つ必要があり、信頼性や消
費電力の点で問題となっていた。 〔課題を解決するための手段〕 上記問題点を解決するために１本発明は、１つのクロッ
クジェネレータと、該クロックジェネレータの出力を入
力とするボーレイト用クロック発生部と、該ボーレイト
用クロック発生部の出力を入力とするリアルタイムクロ
ック用クロック発生部とからなる構成とした。 〔作用］ 本発明によれば、３８．４ＫＨｚのクロックジェネレー
タから、ｌ／２分周段回路で構成されるボーレイト用ク
ロック発生部により、１９２００Ｈｚ、９６００Ｈｚ、
４８００Ｈｚ、２４００）（Ｚ、１２００Ｈｚのボーレ
イト用クロックが得られ、ボーレイト用クロック発生部
の１２００Ｈｚのクロック出力を、１／２′分周回路と
１１５２分周回路と１／３分周回路とから構成されるリ
アルタイムクロック用クロック発生部により、つまり、
１２００Ｈｚのクロックを１７２４分周回路で７５Ｈｚ
とし、１１５分周回路を２回通して３Ｈｚとし、更に１
／３分周回路でＩＨｚとし、ｌＨｚのリアルタイムクロ
ックを得ることができる。 この様に、本発明によれば、１つのクロックジェネレー
タから、ボーレイト用クロックとリアルタイムクロック
用クロックとを同時に発生することができるものである
。 ［実施例］ 以下本発明の実施例を図面に基づいて説明する。 第１図は、本発明のクロック発生装置の構成を示すブロ
ック図であり１本発明のクロック発生装置は、１つのク
ロックジェネレータｌと、ボーレイト用クロック発生部
２と、リアルタイムクロック用クロック発生部３とから
構成されている。 第２図は、本発明のクロック発生装置の一実施例を示す
ブロック図である。 ここでは、クロックジェネレータｌは、３８゜４ＫＨｚ
のクロックａを出力するものであり、３８．４ＫＨｚの
クロックａを入力として、５段の１／２分周回路４から
なるボーレイト用クロック発生部２は、１２００Ｈ２の
クロックｂを出力し、１２００Ｈｚのクロックｂを入力
とし、１／２４分周回路５と１１５２分周回路６と１／
３分周回路７とからなるリアルタイムクロック用クロッ
ク発生部３は、ＩＨｚのクロックＣを出力する。 １／２分周回Ｂ４の動作は、第３図に示す様に、信号Ａ
の立ち下がりで、ＬＯＷとＨＩＧＨを反転させることに
よって、信号Ａを１／２分周した信号Ｂが得られる。 この様に、ボーレイト用クロック発生部２では、３８．
４ＫＨｚのクロックａを、５段の１７２分周回路４によ
って、１９２００Ｈｚの信号ｅ、９６００Ｈｚの信号ｆ
、４８００Ｈｚの信号ｇ、２４００Ｈｚの信号ｈ、１２
００Ｈｚの信号ｉを発生せしめ、ボーレイト用クロック
としている。 次に、ボーレイト用クロック発生部２の出力である１
２００Ｈｚの信号すは、リアルタイムクロック用クロッ
ク発生部３のｌ／２４分周回路５によって、７５Ｈｚの
信号ｄに分周される。 ここで、１１５分周回路の動作は、第４図に示す様に、
信号Ｂ、Ｃ，Ｄが、ＬＯＷ、ＨＩＧＨで、かつ、信号Ａ
が立ち下がったときに、信号Ｂ、Ｃ，Ｄをリセットする
ことにより、１１５分周した信号りが得られるも・ので
あり、７５Ｈｚの信号ｊを１１５茸分周回路６により、
３Ｈｚの信号Ｒが得られる。 １／３分周回路の動作は、第５図に示す様に。 信号Ｂ、ＣがＬＯＷ、Ｉ（ＩＧ）Ｉで、かつ、信号Ａが
立ち下がったとき、信号Ｂ、Ｃをリセットすることによ
り、信号Ａを１／３分周した信号Ｃが得られるものであ
り、３Ｈｚの信号Ｒを１／３分周回路７によりＩＨｚの
信号Ｃが得られ、ＩＦ（ｚのリアルタイムクロックが得
られる。 〔発明の効果〕 以上説明したように、本発明によれば、ボーレイトジェ
ネレータ１つによって、リアルタイムクロック用ＩＨｚ
のクロックも発生することができる。これによって、１
つのクロックジェネレータを使って、ボーレイト用のク
ロックとリアルタイムクロック用クロックの発生を同時
に行なうことができる。また、クロックジェネレータが
１つであることから、低消費電力が実現でき、装置の信
頼性も向上することができる。コスト面からも安く作る
ことができ、スペースを取らないため、装置を小型化す
ることができる。 １／２分周回路の動作を説明するタイミングチャート図
、第４図は、１１５分周回路の動作を説明するタイミン
グチャート図、第５図は、１７３分周回路の動作を説明
するタイミングチャート図である。 １・・・クロックジェネレータ ２・・・ボーレイト用クロック発生部 ３・・・リアルタイムクロック用クロック発生部 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 肋
ト用クロックとリアルタイムクロック用クロックの同時
発生をする装置に関する。 ［発明の概要］ 本発明は１つのクロックジェネレータの出力を分用する
ことにより、９６００Ｈｚ、４ＥｊＯＯＨ２等のボーレ
イト用クロックを発生させ、更に、該ボーレイト用クロ
ックを１／２．１／３．１１５分周回路によりリアルタ
イムクロック用クロックを発生させるものである。 〔従来の技術］ 従来の携持情報器等、データ通信部と時計用リアルタイ
ムクロック部をもつ装置においては、ボーレイト用クロ
ックおよびリアルタイム用クロックを発生させる２ｆ１
のクロックジェネレータを持っていた。そして、リアル
タイムクロック用クロックは、３２７６８Ｈｚという２
０倍数周波数のクロックジェネレータを分周することに
より発生し、ボーレイト用クロックは、別のクロックジ
ェネレータを使い、それを分周して使っていた。 〔発明が解決しようとする課題〕 従来の技術では、ボーレイト用クロックを発生するため
のクロックジェネレータの出力を分周することによって
、１９２００Ｆ（ｚ、９６００ Ｈ２，４８００Ｈｚ、
２４００Ｈｚ、１２００Ｈｚ等の周波数のクロックを発
生し、又、リアルタイムクロック用クロックを発生する
ためのクロックジェネレータの出力（３２７６８Ｈｚ）
を分周することによって、リアルタイムクロック用ＩＨ
ｚクロックを発生していた。このように、従来装置にお
いては、ボーレイト用とリアルタイムクロック用に２つ
のクロックジェネレータを持つ必要があり、信頼性や消
費電力の点で問題となっていた。 〔課題を解決するための手段〕 上記問題点を解決するために１本発明は、１つのクロッ
クジェネレータと、該クロックジェネレータの出力を入
力とするボーレイト用クロック発生部と、該ボーレイト
用クロック発生部の出力を入力とするリアルタイムクロ
ック用クロック発生部とからなる構成とした。 〔作用］ 本発明によれば、３８．４ＫＨｚのクロックジェネレー
タから、ｌ／２分周段回路で構成されるボーレイト用ク
ロック発生部により、１９２００Ｈｚ、９６００Ｈｚ、
４８００Ｈｚ、２４００）（Ｚ、１２００Ｈｚのボーレ
イト用クロックが得られ、ボーレイト用クロック発生部
の１２００Ｈｚのクロック出力を、１／２′分周回路と
１１５２分周回路と１／３分周回路とから構成されるリ
アルタイムクロック用クロック発生部により、つまり、
１２００Ｈｚのクロックを１７２４分周回路で７５Ｈｚ
とし、１１５分周回路を２回通して３Ｈｚとし、更に１
／３分周回路でＩＨｚとし、ｌＨｚのリアルタイムクロ
ックを得ることができる。 この様に、本発明によれば、１つのクロックジェネレー
タから、ボーレイト用クロックとリアルタイムクロック
用クロックとを同時に発生することができるものである
。 ［実施例］ 以下本発明の実施例を図面に基づいて説明する。 第１図は、本発明のクロック発生装置の構成を示すブロ
ック図であり１本発明のクロック発生装置は、１つのク
ロックジェネレータｌと、ボーレイト用クロック発生部
２と、リアルタイムクロック用クロック発生部３とから
構成されている。 第２図は、本発明のクロック発生装置の一実施例を示す
ブロック図である。 ここでは、クロックジェネレータｌは、３８゜４ＫＨｚ
のクロックａを出力するものであり、３８．４ＫＨｚの
クロックａを入力として、５段の１／２分周回路４から
なるボーレイト用クロック発生部２は、１２００Ｈ２の
クロックｂを出力し、１２００Ｈｚのクロックｂを入力
とし、１／２４分周回路５と１１５２分周回路６と１／
３分周回路７とからなるリアルタイムクロック用クロッ
ク発生部３は、ＩＨｚのクロックＣを出力する。 １／２分周回Ｂ４の動作は、第３図に示す様に、信号Ａ
の立ち下がりで、ＬＯＷとＨＩＧＨを反転させることに
よって、信号Ａを１／２分周した信号Ｂが得られる。 この様に、ボーレイト用クロック発生部２では、３８．
４ＫＨｚのクロックａを、５段の１７２分周回路４によ
って、１９２００Ｈｚの信号ｅ、９６００Ｈｚの信号ｆ
、４８００Ｈｚの信号ｇ、２４００Ｈｚの信号ｈ、１２
００Ｈｚの信号ｉを発生せしめ、ボーレイト用クロック
としている。 次に、ボーレイト用クロック発生部２の出力である１
２００Ｈｚの信号すは、リアルタイムクロック用クロッ
ク発生部３のｌ／２４分周回路５によって、７５Ｈｚの
信号ｄに分周される。 ここで、１１５分周回路の動作は、第４図に示す様に、
信号Ｂ、Ｃ，Ｄが、ＬＯＷ、ＨＩＧＨで、かつ、信号Ａ
が立ち下がったときに、信号Ｂ、Ｃ，Ｄをリセットする
ことにより、１１５分周した信号りが得られるも・ので
あり、７５Ｈｚの信号ｊを１１５茸分周回路６により、
３Ｈｚの信号Ｒが得られる。 １／３分周回路の動作は、第５図に示す様に。 信号Ｂ、ＣがＬＯＷ、Ｉ（ＩＧ）Ｉで、かつ、信号Ａが
立ち下がったとき、信号Ｂ、Ｃをリセットすることによ
り、信号Ａを１／３分周した信号Ｃが得られるものであ
り、３Ｈｚの信号Ｒを１／３分周回路７によりＩＨｚの
信号Ｃが得られ、ＩＦ（ｚのリアルタイムクロックが得
られる。 〔発明の効果〕 以上説明したように、本発明によれば、ボーレイトジェ
ネレータ１つによって、リアルタイムクロック用ＩＨｚ
のクロックも発生することができる。これによって、１
つのクロックジェネレータを使って、ボーレイト用のク
ロックとリアルタイムクロック用クロックの発生を同時
に行なうことができる。また、クロックジェネレータが
１つであることから、低消費電力が実現でき、装置の信
頼性も向上することができる。コスト面からも安く作る
ことができ、スペースを取らないため、装置を小型化す
ることができる。 １／２分周回路の動作を説明するタイミングチャート図
、第４図は、１１５分周回路の動作を説明するタイミン
グチャート図、第５図は、１７３分周回路の動作を説明
するタイミングチャート図である。 １・・・クロックジェネレータ ２・・・ボーレイト用クロック発生部 ３・・・リアルタイムクロック用クロック発生部 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 肋
第１図は１本発明のクロック発生装置の構成を示すブロ
ック図、第２図は１本発明のクロック発生装置の一実施
例を示すブロック図、第３図は、串むで明のフロ・ソフ
完ｉ装置のＳ八“乞示すフ゛口・ノフ面１１５１ 図 本発明のクロ、７７全主長置の一友流付１客示す７０ノ
フ面篇 ２ 図 Ｊ七コ・ソト Ｊ七・ノド ４分周回路の動イγΣａ明亨るタイミング子マート図躬
４ 図 坏介Ｅ■コ乃の動作と説明１ｂタイミングテ↑−ト図第
３ 図 すｔ！ヮト リｔ−／ト リ亡ッ
ＦＩＡ分周回ｙ凸０動イ乍乞説明すうタイミングチャー
ト図第 ５ 図
ック図、第２図は１本発明のクロック発生装置の一実施
例を示すブロック図、第３図は、串むで明のフロ・ソフ
完ｉ装置のＳ八“乞示すフ゛口・ノフ面１１５１ 図 本発明のクロ、７７全主長置の一友流付１客示す７０ノ
フ面篇 ２ 図 Ｊ七コ・ソト Ｊ七・ノド ４分周回路の動イγΣａ明亨るタイミング子マート図躬
４ 図 坏介Ｅ■コ乃の動作と説明１ｂタイミングテ↑−ト図第
３ 図 すｔ！ヮト リｔ−／ト リ亡ッ
ＦＩＡ分周回ｙ凸０動イ乍乞説明すうタイミングチャー
ト図第 ５ 図
Claims (1)
- １つのクロックジェネレータと、前記クロックジェネレ
ータの出力を入力とするボーレイト用クロック発生部と
、前記ボーレイト用クロック発生部の出力を入力とする
リアルタイムクロック用クロック発生部とからなること
を特徴とするクロック発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1082956A JPH02261239A (ja) | 1989-03-31 | 1989-03-31 | クロック発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1082956A JPH02261239A (ja) | 1989-03-31 | 1989-03-31 | クロック発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02261239A true JPH02261239A (ja) | 1990-10-24 |
Family
ID=13788673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1082956A Pending JPH02261239A (ja) | 1989-03-31 | 1989-03-31 | クロック発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02261239A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0590607A1 (en) * | 1992-09-29 | 1994-04-06 | Oki Electric Industry Co., Ltd. | Low-power baud rate generator |
-
1989
- 1989-03-31 JP JP1082956A patent/JPH02261239A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0590607A1 (en) * | 1992-09-29 | 1994-04-06 | Oki Electric Industry Co., Ltd. | Low-power baud rate generator |
| US5398007A (en) * | 1992-09-29 | 1995-03-14 | Oki Electric Industry Co., Ltd. | Low-power baud rate generator including two oscillators |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02261239A (ja) | クロック発生装置 | |
| KR930003255B1 (ko) | 프로그래머블 서브프레임 방식의 pwm 회로 | |
| SE9301327D0 (sv) | Sammansatt klocksignal | |
| GB2119979A (en) | Frequency divider | |
| JPH09214251A (ja) | Ｆｍ復調回路 | |
| JPS60186116A (ja) | Ｐｌｌ回路 | |
| JPS62252215A (ja) | 周波数逓降回路 | |
| JPS6183593A (ja) | Ｌｃｄにおける表示修飾制御方式 | |
| JPH02296293A (ja) | 画面表示装置 | |
| JPH0338115A (ja) | データ送信装置 | |
| JPS61173366A (ja) | マイクロプロセツサのインタ−フエ−ス装置 | |
| JPS6139620A (ja) | クロツクパルス分配回路 | |
| JPS5864838A (ja) | 同期化装置 | |
| JPS63206036A (ja) | クロツク発生回路 | |
| JPH05173527A (ja) | カーソル生成回路 | |
| JPH04263173A (ja) | 磁気ディスク装置 | |
| JPH06313874A (ja) | 液晶表示素子の駆動方法 | |
| JPH0246034A (ja) | データ多重化装置 | |
| JPH0437275A (ja) | クロック発生器 | |
| JPS62150924A (ja) | Ｎ列パルス検出装置 | |
| JPS5937626B2 (ja) | 多周波信号方式用回路 | |
| JPS63189029A (ja) | タイミング抽出回路 | |
| JPH0625957B2 (ja) | クロツク乗りかえ回路 | |
| JPS5915995U (ja) | アラ−ム付電子時計 | |
| JPH02206997A (ja) | リモコン信号解読装置 |