JPH0226048A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0226048A JPH0226048A JP17597788A JP17597788A JPH0226048A JP H0226048 A JPH0226048 A JP H0226048A JP 17597788 A JP17597788 A JP 17597788A JP 17597788 A JP17597788 A JP 17597788A JP H0226048 A JPH0226048 A JP H0226048A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- wiring
- layer
- hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000000463 material Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 56
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置、特に多層配線構造に関するもの
である。
である。
従来の技術
近年、ＬＳＩ素子の高集積化、高速化を図るため、多層
配線構造を備えたものが増えつつある。
配線構造を備えたものが増えつつある。
配線材料には一般に、ＡＭを主成分とする合金が用いら
れている。従来の半導体装置におけるＡＭ二層配線構造
のコンタクト部分の一例を第２図に示す、第２図（ａ）
は断面図、第２図（ｂ）は平面図である。なお、簡明化
のため、図ではＡｕ二層配線部分のみを示すが、半導体
基板上のトランジスタ領域の各構造は従来と変らないも
のとする。
れている。従来の半導体装置におけるＡＭ二層配線構造
のコンタクト部分の一例を第２図に示す、第２図（ａ）
は断面図、第２図（ｂ）は平面図である。なお、簡明化
のため、図ではＡｕ二層配線部分のみを示すが、半導体
基板上のトランジスタ領域の各構造は従来と変らないも
のとする。
第２図（ａ）、（ｂ）Ｌ；示すように、シリコン基板１
の上の回路素子（図示せず）を覆うように形成された層
間絶縁膜であるリンケイ酸ガラス（ＰＳＧ）膜２の上に
下層Ａｌｌ配線４が設けられ、この下層ＡＭ配線４の上
に眉間絶縁膜である酸化ケイ素膜３が形成されており、
下層ＡＭ配線４の上の酸化ケイ素膜３にスルーホール７
が設けられている。さらに、酸化ケイ素膜３上には上層
ＡＭ配線６が形成されており、スルーホール７において
下層Ａｌｌ、配線４に接触した構造となっている。
の上の回路素子（図示せず）を覆うように形成された層
間絶縁膜であるリンケイ酸ガラス（ＰＳＧ）膜２の上に
下層Ａｌｌ配線４が設けられ、この下層ＡＭ配線４の上
に眉間絶縁膜である酸化ケイ素膜３が形成されており、
下層ＡＭ配線４の上の酸化ケイ素膜３にスルーホール７
が設けられている。さらに、酸化ケイ素膜３上には上層
ＡＭ配線６が形成されており、スルーホール７において
下層Ａｌｌ、配線４に接触した構造となっている。
発明が解決しようとする課題
この場合、スルーホール７の大きさが上層ＡＭ配線６の
線幅よりも小さいため、下層ＡＭ配線４と上層ＡＭ配線
６の接触面積が小さく、コンタクト抵抗が増大するとい
う問題がある。一方、スルーホール７を下層ＡＭ配線４
および上層Ａｍ配線６の線幅以上に大きくすると、下層
ＡＡ配線４と上層ＡＭ配線６はスルーホール７内に位置
する下層Ａｕ配線４の上部表面以外に下層Ａｉ配線４の
側壁とも接触するため、接触面積は増加するが、上層Ａ
Ｍ配線６をドライエツチング技術によって形成するとき
、スルーホール７内の下層ＡＭ配線４の接触部以外の領
域をもエツチングすることになり、下層ＡＭ配線４が断
線することがある。
線幅よりも小さいため、下層ＡＭ配線４と上層ＡＭ配線
６の接触面積が小さく、コンタクト抵抗が増大するとい
う問題がある。一方、スルーホール７を下層ＡＭ配線４
および上層Ａｍ配線６の線幅以上に大きくすると、下層
ＡＡ配線４と上層ＡＭ配線６はスルーホール７内に位置
する下層Ａｕ配線４の上部表面以外に下層Ａｉ配線４の
側壁とも接触するため、接触面積は増加するが、上層Ａ
Ｍ配線６をドライエツチング技術によって形成するとき
、スルーホール７内の下層ＡＭ配線４の接触部以外の領
域をもエツチングすることになり、下層ＡＭ配線４が断
線することがある。
本発明は上記問題を解決するもので、上下に位置する配
線の接触面積を増大してコンタクト抵抗の低減を図るこ
とはもちろん、上層の配線をドライエツチング技術によ
って形成しても下層配線の断線を防止できる半導体装置
を提供することを目的とするものである。
線の接触面積を増大してコンタクト抵抗の低減を図るこ
とはもちろん、上層の配線をドライエツチング技術によ
って形成しても下層配線の断線を防止できる半導体装置
を提供することを目的とするものである。
課題を解決するための手段
上記問題を解決するために、本発明の半導体装置は、ス
ルーホールが上下の導電層のコンタクト部分より大きく
、かつこのスルーホール内の下層の導電層の上記表面お
よび側壁が上記導電層とは異なる材料からなる導電層で
被覆されている構造を備えたものである。
ルーホールが上下の導電層のコンタクト部分より大きく
、かつこのスルーホール内の下層の導電層の上記表面お
よび側壁が上記導電層とは異なる材料からなる導電層で
被覆されている構造を備えたものである。
作用
上記構成により、下層の導電層と上層の導電層の接触面
積は増大し、また、上層の導電層形成のためのドライエ
ツチング時にはスルーホール内の別の導電層が下層の導
電層のエツチングマスクとなるため、下層の導電層の断
線も防止される。
積は増大し、また、上層の導電層形成のためのドライエ
ツチング時にはスルーホール内の別の導電層が下層の導
電層のエツチングマスクとなるため、下層の導電層の断
線も防止される。
実施例
以下本発明の一実施例を図面に基づいて説明する。
第１図は本発明の一実施例の半導体装置を示し。
第１図（ａ）はコンタクト部分の断面図、第１図（ｂ）
はコンタクト部分の平面図である。第１図（ａ）、（ｂ
）に示すように、シリコン基板１の上の回路素子（図示
せず）を覆うように設けられた層間絶縁膜であるリンケ
イ酸ガラス膜２の上に導電層として下層ＡＡ配線４が設
けられ、この下層ＡＭ配線４の上に層間絶縁膜である酸
化ケイ素膜３が形成されている。下層ＡＭ配ｇ４の上の
酸化ケイ素膜３には、下層Ａ交配線４の線幅より大きい
スルーホール７が設けられており、スルーホール７内の
下層ＡＭ配線４の上部表面および側壁はＡＭとは異なる
材料の導電層、たとえばＷ膜５で覆われている。この下
層ＡＭ配線４を覆うＷ膜５の上に導電層としての上層Ａ
ｕ配線６が設けられており、スルーホール７において、
Ｗ膜５と上層ＡＭ配線６が接触し、かつ、スルーホール
７が上層ＡＭ配線６よりはみ出している構造となってい
る。なお、スルーホール７内の下層ＡＭ配線４の上部表
面および側壁にＷ膜を形成することは、たとえばＷＦ、
を用いた選択気相成長法によって可能である。
はコンタクト部分の平面図である。第１図（ａ）、（ｂ
）に示すように、シリコン基板１の上の回路素子（図示
せず）を覆うように設けられた層間絶縁膜であるリンケ
イ酸ガラス膜２の上に導電層として下層ＡＡ配線４が設
けられ、この下層ＡＭ配線４の上に層間絶縁膜である酸
化ケイ素膜３が形成されている。下層ＡＭ配ｇ４の上の
酸化ケイ素膜３には、下層Ａ交配線４の線幅より大きい
スルーホール７が設けられており、スルーホール７内の
下層ＡＭ配線４の上部表面および側壁はＡＭとは異なる
材料の導電層、たとえばＷ膜５で覆われている。この下
層ＡＭ配線４を覆うＷ膜５の上に導電層としての上層Ａ
ｕ配線６が設けられており、スルーホール７において、
Ｗ膜５と上層ＡＭ配線６が接触し、かつ、スルーホール
７が上層ＡＭ配線６よりはみ出している構造となってい
る。なお、スルーホール７内の下層ＡＭ配線４の上部表
面および側壁にＷ膜を形成することは、たとえばＷＦ、
を用いた選択気相成長法によって可能である。
この構造によれば、スルーホール７の大きさが従来構造
のものよりも大きいため、Ｗ膜５を介しての下層Ａｌｌ
配線４と上層ＡＭ配線６の接触面積が増大する。さらに
、下層ＡＭ配＠４の側壁も接触面積の増加に寄与するた
め、コンタクト抵抗は従来構造の場合よりも大幅に減少
する。一方、上層ＡＭ配線６をＣＪＩ、、系ガスを用い
たドライエツチング技術によって形成するときは、Ｗ膜
５が下層Ａｎ配線４のエツチングマスクとなるため、下
層ＡＭ配線４が断線することを防止できる。
のものよりも大きいため、Ｗ膜５を介しての下層Ａｌｌ
配線４と上層ＡＭ配線６の接触面積が増大する。さらに
、下層ＡＭ配＠４の側壁も接触面積の増加に寄与するた
め、コンタクト抵抗は従来構造の場合よりも大幅に減少
する。一方、上層ＡＭ配線６をＣＪＩ、、系ガスを用い
たドライエツチング技術によって形成するときは、Ｗ膜
５が下層Ａｎ配線４のエツチングマスクとなるため、下
層ＡＭ配線４が断線することを防止できる。
なお、本実施例ではＡ立多層配線について説明したが、
たとえばポリシリコンあるいはシリコン化合物の多層配
線の場合も、スルーホール内の下層ポリシリコンあるい
はシリコン化合物をＷ膜などで被覆することにより、同
様の効果が期待できることは明らかである。
たとえばポリシリコンあるいはシリコン化合物の多層配
線の場合も、スルーホール内の下層ポリシリコンあるい
はシリコン化合物をＷ膜などで被覆することにより、同
様の効果が期待できることは明らかである。
発明の効果
以上のように、本発明によれば、多層配線構造の上層導
電層をドライエツチング技術によって形成しても、下層
導電層の断線を防止できるとともに、コンタクト抵抗の
低減が図られる。
電層をドライエツチング技術によって形成しても、下層
導電層の断線を防止できるとともに、コンタクト抵抗の
低減が図られる。
第１図（ａ）、（ｂ）は本発明の一実施例を示す半導体
装置のコンタクト部分の断面図および平面図、第２図（
ａ）、（ｂ）は従来の半導体装置のコンタクト部分の断
面図および平面図である。 １・・・シリコン基板、２・・・リンケイ酸ガラス膜、
３・・・酸化ケイ素膜、４・・・下層ＡＭ配線（導電層
）、５・・Ｗ膜、６・・・上層ＡＳＷ配線（導電層）、
７・・・スルーホール。 代理人 森 本 義 弘 ！゛シッフ〉基享及 ２ °ソはイ皺力°う２ ３・・ 西寥イヒγイ素瞳 ４・・・下層Ａｔ６！轢 ｊ−Ｗｎ＊ ６１．、Ｌ４ＡＪｌｌＨ！１ｊＪ ７”°スルー不一ル
装置のコンタクト部分の断面図および平面図、第２図（
ａ）、（ｂ）は従来の半導体装置のコンタクト部分の断
面図および平面図である。 １・・・シリコン基板、２・・・リンケイ酸ガラス膜、
３・・・酸化ケイ素膜、４・・・下層ＡＭ配線（導電層
）、５・・Ｗ膜、６・・・上層ＡＳＷ配線（導電層）、
７・・・スルーホール。 代理人 森 本 義 弘 ！゛シッフ〉基享及 ２ °ソはイ皺力°う２ ３・・ 西寥イヒγイ素瞳 ４・・・下層Ａｔ６！轢 ｊ−Ｗｎ＊ ６１．、Ｌ４ＡＪｌｌＨ！１ｊＪ ７”°スルー不一ル
Claims (1)
- １、層間絶縁膜を介して複数の導電層を有する多層配線
構造の半導体装置であって、１つの導電層上に設けられ
たスルーホールが上記導電層とその上の導電層とのコン
タクト部分より大きく、かつ少なくとも上記スルーホー
ル内の上記下層の導電層の上部表面および側壁が上記導
電層とは異なる材料からなる導電層で被覆されている半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17597788A JPH0226048A (ja) | 1988-07-14 | 1988-07-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17597788A JPH0226048A (ja) | 1988-07-14 | 1988-07-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0226048A true JPH0226048A (ja) | 1990-01-29 |
Family
ID=16005549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17597788A Pending JPH0226048A (ja) | 1988-07-14 | 1988-07-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0226048A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136857A (ja) * | 1985-12-11 | 1987-06-19 | Toshiba Corp | 半導体装置の製造方法 |
-
1988
- 1988-07-14 JP JP17597788A patent/JPH0226048A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136857A (ja) * | 1985-12-11 | 1987-06-19 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| JPH05206290A (ja) | 多層相互接続集積回路用ビア形成方法 | |
| KR19980020482A (ko) | 반도체 장치의 배선구조 및 방법 | |
| KR20040011251A (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH0226048A (ja) | 半導体装置 | |
| JP2809131B2 (ja) | 半導体装置の製造方法 | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPH08236622A (ja) | 半導体装置及びその製造方法 | |
| KR100399862B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH11186386A (ja) | 半導体装置およびその製造方法 | |
| JPH0196947A (ja) | 半導体装置及びその製造方法 | |
| JPH0917868A (ja) | 半導体集積回路装置の配線接続構造及びその製造方法 | |
| JPH04188753A (ja) | 多層配線半導体装置 | |
| KR960011250B1 (ko) | 반도체 접속장치 제조방법 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| KR100358164B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPS63160363A (ja) | 多層配線構造を有する半導体装置 | |
| JP2002083867A (ja) | 半導体装置及びその製造方法 | |
| JPH03126246A (ja) | 半導体装置 | |
| JPH0542139B2 (ja) | ||
| JPH04239751A (ja) | 半導体集積回路の製造方法 |