JPH02249264A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02249264A JPH02249264A JP1071105A JP7110589A JPH02249264A JP H02249264 A JPH02249264 A JP H02249264A JP 1071105 A JP1071105 A JP 1071105A JP 7110589 A JP7110589 A JP 7110589A JP H02249264 A JPH02249264 A JP H02249264A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- amorphous silicon
- electrode
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 16
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 9
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 abstract description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 9
- 239000010936 titanium Substances 0.000 abstract description 9
- 229910052719 titanium Inorganic materials 0.000 abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 239000011229 interlayer Substances 0.000 abstract description 3
- 238000003860 storage Methods 0.000 abstract description 2
- 238000005121 nitriding Methods 0.000 abstract 3
- 238000000059 patterning Methods 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 238000003754 machining Methods 0.000 abstract 1
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 238000000605 extraction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- -1 cobalt nitride Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置、特に、電気的に書き込み可能な
読み出し専用記憶素子構造に関する。
読み出し専用記憶素子構造に関する。
従来の電気的に書き込み可能な読み出し専用記憶素子構
造は、シリコン基板内に形成された拡散層からの一方の
電極引き出し口に、記憶部分であるアモルファスシリコ
ン膜が被着されその上部に引き出し電極として、チタニ
ウム、窒化チタニウム及びアルミニウムが積層され、他
方の電極引き出し口に、チタニウム、窒化チタニウム及
びアルミニウムが積層された構造であり、下部電極であ
る拡散層と上部電極である積層された金属膜間に電圧を
印加する事によって、アモルファスシリコン膜を絶縁破
壊させ、上部電極及び下部電極を導通状態にし、書き込
みを行なっていた。
造は、シリコン基板内に形成された拡散層からの一方の
電極引き出し口に、記憶部分であるアモルファスシリコ
ン膜が被着されその上部に引き出し電極として、チタニ
ウム、窒化チタニウム及びアルミニウムが積層され、他
方の電極引き出し口に、チタニウム、窒化チタニウム及
びアルミニウムが積層された構造であり、下部電極であ
る拡散層と上部電極である積層された金属膜間に電圧を
印加する事によって、アモルファスシリコン膜を絶縁破
壊させ、上部電極及び下部電極を導通状態にし、書き込
みを行なっていた。
しかし、前述の従来技術では、拡散層と上部電極とをオ
ーミックに接続するため、チタニウムがそれぞれの引き
出し電極に用いられているため、４００℃以上の高温処
理を行なうと、アモルファスシリコンとチタニウムが反
応し、記憶素子の書き込み電圧の低下、記憶素子の書き
込み前の抵抗値の低下など、素子特性が変化しやすいと
いう問題点を有していた。
ーミックに接続するため、チタニウムがそれぞれの引き
出し電極に用いられているため、４００℃以上の高温処
理を行なうと、アモルファスシリコンとチタニウムが反
応し、記憶素子の書き込み電圧の低下、記憶素子の書き
込み前の抵抗値の低下など、素子特性が変化しやすいと
いう問題点を有していた。
そこで本発明では、このような問題点を解決するもので
、その目的とするところは、熱処理に対して安定した、
かつ、素子特性のばらつきの少ない半導体装置を提供す
るところにある。
、その目的とするところは、熱処理に対して安定した、
かつ、素子特性のばらつきの少ない半導体装置を提供す
るところにある。
本発明の半導体装置は、下部電極の一方の電極取り出し
口に、アモルファスシリコン膜及び、耐熱性及び導電性
を有する窒化金属膜あるいは硅化金属膜が積層され、他
方の電極取り出し口に、金属膜及び耐熱性及び導電性を
有する窒化金属膜あるいは硅化金属膜が積層されている
事を特徴とする。
口に、アモルファスシリコン膜及び、耐熱性及び導電性
を有する窒化金属膜あるいは硅化金属膜が積層され、他
方の電極取り出し口に、金属膜及び耐熱性及び導電性を
有する窒化金属膜あるいは硅化金属膜が積層されている
事を特徴とする。
第１図は、本発明の実施例における半導体装置の断面図
を示す。１０１は、Ｐ型半導体基板、１０２は、選択酸
化膜、１０３は、Ｎ型拡散層、１０４は、層間絶縁膜、
１０５はアモルファスシリコン膜、１０６は、チタニウ
ム膜、１０７は、窒化チタニウムａ、１０８は、アルミ
ニウム膜である。本実施例の様に、拡散層と窒化チタニ
ウム膜及びアルミニウム膜との電気的接続箇所の部分の
みチタニウム膜を用いる事により、オーシックな拡散層
との接続かえられ、かつ、アモルファスシリコン膜は、
熱的に反応性の低い窒化チタニウム膜と接触しているた
め、アモルファスシリコン膜との反応がなく、記憶素子
の電気的特性は変化しない。
を示す。１０１は、Ｐ型半導体基板、１０２は、選択酸
化膜、１０３は、Ｎ型拡散層、１０４は、層間絶縁膜、
１０５はアモルファスシリコン膜、１０６は、チタニウ
ム膜、１０７は、窒化チタニウムａ、１０８は、アルミ
ニウム膜である。本実施例の様に、拡散層と窒化チタニ
ウム膜及びアルミニウム膜との電気的接続箇所の部分の
みチタニウム膜を用いる事により、オーシックな拡散層
との接続かえられ、かつ、アモルファスシリコン膜は、
熱的に反応性の低い窒化チタニウム膜と接触しているた
め、アモルファスシリコン膜との反応がなく、記憶素子
の電気的特性は変化しない。
次に、本発明の製造方法について説明する。まず、Ｐ型
半導体基板１０１に、選択酸化法により選択酸化膜１０
２を形成したのちに、イオン打ち込み及び電気炉アニー
ルにより、Ｎ型拡散層１０３を形成する。その後、気相
成長法により、層間絶縁膜１０４を成長したのち、記憶
素子を形成する箇所に、コンタクトホールを形成し、ア
モルファスシリコン膜１０５を５６０℃程度の低温で、
１５００Ａ気相成長させ、所望のパターンに加工する。
半導体基板１０１に、選択酸化法により選択酸化膜１０
２を形成したのちに、イオン打ち込み及び電気炉アニー
ルにより、Ｎ型拡散層１０３を形成する。その後、気相
成長法により、層間絶縁膜１０４を成長したのち、記憶
素子を形成する箇所に、コンタクトホールを形成し、ア
モルファスシリコン膜１０５を５６０℃程度の低温で、
１５００Ａ気相成長させ、所望のパターンに加工する。
次に、拡散層と引き出し配線との接続先とる箇所に、コ
ンタクトホールを形成したのち、チタニウム膜１０６を
、３００Ａスパツター法で蒸着し、このコンタクトホー
ルを覆うようにレジストパターンを形成し、アンモニウ
ムと過酸化水素水の混合液の中でエツチングを行ない、
有機系レジスト剥離液により、レジストを除去する。そ
の後、窒化チタニウム膜１０７を１００ＯＡ及びアルミ
ニウム膜１０８を１００ＯＯＡ、スパッタ法により形成
し、所望のパターンに加工する。
ンタクトホールを形成したのち、チタニウム膜１０６を
、３００Ａスパツター法で蒸着し、このコンタクトホー
ルを覆うようにレジストパターンを形成し、アンモニウ
ムと過酸化水素水の混合液の中でエツチングを行ない、
有機系レジスト剥離液により、レジストを除去する。そ
の後、窒化チタニウム膜１０７を１００ＯＡ及びアルミ
ニウム膜１０８を１００ＯＯＡ、スパッタ法により形成
し、所望のパターンに加工する。
上記、実施例の下部電極として、拡散層を用いたが、不
純物拡散された多結晶シリコンでも構わない。又、金属
にチタニウムを用いたがコバルト、ジルコニウム、タン
グステンでも構わない。又、窒化金属に窒化チタニウム
を用いたが、窒化ジルコニウム、窒化コバルトでも構わ
ない。さらには硅化金属として、硅化モリブデン、硅化
タングステン、硅化チタニウムでも構わない。
純物拡散された多結晶シリコンでも構わない。又、金属
にチタニウムを用いたがコバルト、ジルコニウム、タン
グステンでも構わない。又、窒化金属に窒化チタニウム
を用いたが、窒化ジルコニウム、窒化コバルトでも構わ
ない。さらには硅化金属として、硅化モリブデン、硅化
タングステン、硅化チタニウムでも構わない。
以上述べたように本発明によれば、アモルファスシリコ
ン膜に、熱的に安定な窒化チタニウム膜が接触している
事により、まず、本素子のプロセスの熱的なばらつきが
あっても、アモルファスシリコン膜との反応がないため
、記憶素子特性にばらつきが少なく、また、実装工程に
おける熱処理を受けても、特性が変動しにくいという効
果を有する。
ン膜に、熱的に安定な窒化チタニウム膜が接触している
事により、まず、本素子のプロセスの熱的なばらつきが
あっても、アモルファスシリコン膜との反応がないため
、記憶素子特性にばらつきが少なく、また、実装工程に
おける熱処理を受けても、特性が変動しにくいという効
果を有する。
第１図は、本発明の半導体装置の一実施例を示す主要断
面図。 １０１ ・ １０３・ １０４ ・ １０５φ １０６ ・ １０８・ Ｐ型半導体基板 選択酸化膜 Ｎ型拡散層 層間絶縁膜 アモルファスシリコン膜 チタニウム膜 窒化チタニウム膜 アルミニウム膜 以上 出願人 セイコーエプソン株式会社
面図。 １０１ ・ １０３・ １０４ ・ １０５φ １０６ ・ １０８・ Ｐ型半導体基板 選択酸化膜 Ｎ型拡散層 層間絶縁膜 アモルファスシリコン膜 チタニウム膜 窒化チタニウム膜 アルミニウム膜 以上 出願人 セイコーエプソン株式会社
Claims (1)
- 下部電極の一方の電極取り出し口に、アモルファスシリ
コン膜、及び耐熱性及び導電性を有する窒化金属膜ある
いは硅化金属膜が積層され、他方の電極取り出し口に、
金属膜、及び耐熱性及び導電性を有する窒化金属膜ある
いは硅化金属膜が積属されている事を特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1071105A JPH02249264A (ja) | 1989-03-23 | 1989-03-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1071105A JPH02249264A (ja) | 1989-03-23 | 1989-03-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02249264A true JPH02249264A (ja) | 1990-10-05 |
Family
ID=13450939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1071105A Pending JPH02249264A (ja) | 1989-03-23 | 1989-03-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02249264A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0647969A1 (en) * | 1993-10-12 | 1995-04-12 | Kabushiki Kaisha Toshiba | Method of forming contacts in the memory region and the peripheral region of an IC |
-
1989
- 1989-03-23 JP JP1071105A patent/JPH02249264A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0647969A1 (en) * | 1993-10-12 | 1995-04-12 | Kabushiki Kaisha Toshiba | Method of forming contacts in the memory region and the peripheral region of an IC |
| US5545926A (en) * | 1993-10-12 | 1996-08-13 | Kabushiki Kaisha Toshiba | Integrated mosfet device with low resistance peripheral diffusion region contacts and low PN-junction failure memory diffusion contacts |
| US6320260B1 (en) | 1993-10-12 | 2001-11-20 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US6326691B1 (en) | 1993-10-12 | 2001-12-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210598A (en) | Semiconductor element having a resistance state transition region of two-layer structure | |
| TWI283891B (en) | Passive device and method for forming the same | |
| US5736455A (en) | Method for passivating the sidewalls of a tungsten word line | |
| JPS6010773A (ja) | １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法 | |
| SE439214B (sv) | Forfarande for framstellning av ett elektriskt ledande monster, innefattande ett skikt av titan- eller tantalsilicid, over ett skikt av polykristallint kisel | |
| EP0051500B1 (en) | Semiconductor devices | |
| JPS5941870A (ja) | 半導体装置の製造方法 | |
| US5622884A (en) | Method for manufacturing a semiconductor memory cell and a polysilicon load resistor of the semiconductor memory cell | |
| KR100519240B1 (ko) | 백금류금속으로이루어진커패시터전극의제조방법 | |
| KR0158441B1 (ko) | 반도체 소자 제조 방법 | |
| JPH10233447A (ja) | 半導体装置及びその製造方法 | |
| JPH02249264A (ja) | 半導体装置 | |
| JP2677996B2 (ja) | 半導体装置 | |
| KR910001191B1 (ko) | 반도체장치의 제조방법 | |
| JPH02288361A (ja) | 半導体装置 | |
| JP2738684B2 (ja) | 半導体装置の製造方法 | |
| JPS6044823B2 (ja) | 半導体装置の製造方法 | |
| JPS6211781B2 (ja) | ||
| JP2603088B2 (ja) | 半導体装置 | |
| JP2654175B2 (ja) | 半導体装置の製造方法 | |
| JP2870823B2 (ja) | 半導体装置の製造方法 | |
| JPH0154853B2 (ja) | ||
| JPS6218021A (ja) | 半導体装置の製造方法 | |
| KR980006339A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JPH07107926B2 (ja) | 半導体容量素子の製造方法 |