JPH02246370A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02246370A JPH02246370A JP1068626A JP6862689A JPH02246370A JP H02246370 A JPH02246370 A JP H02246370A JP 1068626 A JP1068626 A JP 1068626A JP 6862689 A JP6862689 A JP 6862689A JP H02246370 A JPH02246370 A JP H02246370A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- base region
- region
- potential
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 239000002184 metal Substances 0.000 claims description 15
- 239000000969 carrier Substances 0.000 abstract description 18
- 230000000694 effects Effects 0.000 abstract description 14
- 230000006866 deterioration Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 12
- 230000003068 static effect Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 241001092070 Eriobotrya Species 0.000 description 1
- 235000009008 Eriobotrya japonica Nutrition 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 235000014347 soups Nutrition 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要〕
半導体装置、特にアバランシェ生成電流制御型のバイポ
ーラトランジスタ回路素子に関し、アバランシェ効果に
より生じたホットキャリアによる劣化が起こらず信頼性
が高いとともに、製造工程数の少ない半導体装置を提供
することを目的とし、 バイポーラトランジスタの外部ベース領域に該ベース領
域とは逆導電型の領域を形成し、あるいは前記外部ベー
ス領域上に金属電極を形成し、この逆導電型の領域ある
いは金属電極をコントロ−ルゲートとしてバイポーラト
ランジスタの前記ベース領域の電位を外部電位に一致さ
せるように制御することにより、バイポーラトランジス
タの動作状態を切り換えるよう構成する。
ーラトランジスタ回路素子に関し、アバランシェ効果に
より生じたホットキャリアによる劣化が起こらず信頼性
が高いとともに、製造工程数の少ない半導体装置を提供
することを目的とし、 バイポーラトランジスタの外部ベース領域に該ベース領
域とは逆導電型の領域を形成し、あるいは前記外部ベー
ス領域上に金属電極を形成し、この逆導電型の領域ある
いは金属電極をコントロ−ルゲートとしてバイポーラト
ランジスタの前記ベース領域の電位を外部電位に一致さ
せるように制御することにより、バイポーラトランジス
タの動作状態を切り換えるよう構成する。
本発明は、半導体装置、特にアバランシェ生成電流制御
型のバイポーラトランジスタ回路素子に関する。
型のバイポーラトランジスタ回路素子に関する。
一般に、ＳＲＡＭは１セル当りの素子数がＤＲＡＭに比
べて多く、記憶容量の点でＤＲＡＭに劣っているため、
比較的小容量のメモリとして用いられる。しかし、ＳＲ
ＡＭはＤＲＡＭのようにリフレッシュパルスを必要とせ
ず、周辺回路が複雑にならないという利点を有する。か
がるＳＲＡＭの利点を考慮し、かつ、欠点を補うべくＳ
ＲＡＭの高密度化についての研究が行われている。
べて多く、記憶容量の点でＤＲＡＭに劣っているため、
比較的小容量のメモリとして用いられる。しかし、ＳＲ
ＡＭはＤＲＡＭのようにリフレッシュパルスを必要とせ
ず、周辺回路が複雑にならないという利点を有する。か
がるＳＲＡＭの利点を考慮し、かつ、欠点を補うべくＳ
ＲＡＭの高密度化についての研究が行われている。
従来、ＳＲＡＭの高密度化を実現するものとして、バイ
ポーラトランジスタの逆ベース電流効果に基づくスタテ
ィックメモリセルに関する研究報告がある（Ａ Ｎｅｗ
５ｔａｔｉｃ Ｍｅｍｏｒｙ Ｃｅ１ｌ Ｂａ５ｅｄ
ｏｎＲｅｖｅｒｓｅ Ｂａ５ｅ Ｃｕｒｒｅｎｔ（Ｒ
ＢＣ） Ｅｆｆｅｃｔ ｏｆ １３１ｐｏｌａｒＴｒａ
ｎｓ１ｓｔｏｒ、ＩＥＤＭ（Ｉｎｔｅｒｎａｔｉｎａｌ
Ｅｌｅｃｔｒｏ ＤｅｖｉｃｅＭｅｅｔｉｎｇ ）
８８．１９８８ １ＥＥＥ、Ｐ、４４〜４７参照）。
ポーラトランジスタの逆ベース電流効果に基づくスタテ
ィックメモリセルに関する研究報告がある（Ａ Ｎｅｗ
５ｔａｔｉｃ Ｍｅｍｏｒｙ Ｃｅ１ｌ Ｂａ５ｅｄ
ｏｎＲｅｖｅｒｓｅ Ｂａ５ｅ Ｃｕｒｒｅｎｔ（Ｒ
ＢＣ） Ｅｆｆｅｃｔ ｏｆ １３１ｐｏｌａｒＴｒａ
ｎｓ１ｓｔｏｒ、ＩＥＤＭ（Ｉｎｔｅｒｎａｔｉｎａｌ
Ｅｌｅｃｔｒｏ ＤｅｖｉｃｅＭｅｅｔｉｎｇ ）
８８．１９８８ １ＥＥＥ、Ｐ、４４〜４７参照）。
このスタティックメモリセルは、バイボーラド・ランジ
スタの動作時にトランジスタ内部においてアバランシェ
効果に起因して発生するホットキャリアをベース電流源
とし、このホットキャリアの発生をトランジスタの動作
および非動作に結びつけ、両動作状態を選択して論理“
１”、“０”に対応させるよう構成したものである。
スタの動作時にトランジスタ内部においてアバランシェ
効果に起因して発生するホットキャリアをベース電流源
とし、このホットキャリアの発生をトランジスタの動作
および非動作に結びつけ、両動作状態を選択して論理“
１”、“０”に対応させるよう構成したものである。
このスタティックメモリセルによれば、第６図に示すよ
うに、セルＣｅ１ｌは１つのバイポーラトランジスタＢ
ＪＴと、このバイポーラトランジスタＢＪＴのベース電
流を制御する１つのＰＭＯＳトランジスタＭＯ３Ｔとか
ら構成されるため、高密度のＳＲＡＭを実現することが
できる。
うに、セルＣｅ１ｌは１つのバイポーラトランジスタＢ
ＪＴと、このバイポーラトランジスタＢＪＴのベース電
流を制御する１つのＰＭＯＳトランジスタＭＯ３Ｔとか
ら構成されるため、高密度のＳＲＡＭを実現することが
できる。
しかしながら、アバランシェ効果により生じたホール電
流をベース電流源として用いた上述のＳＲＡＭでは、ベ
ース串コレクタ空乏層内で発生したエネルギーの高いホ
ットキャリアがＰＭＯＳトランジスタのゲートの直下に
注入されることになる。このホットキャリアがゲートの
酸化膜をたたいてゲート耐圧の劣化、コンダクタンスｇ
ｍの劣化を生ぜしめＰＭＯＳトランジスタの信頼性が低
くなり、したがってＳＲＡＭの信頼性が低くなるおそれ
がある。また、製造プロセスの異なるＰＭＯＳトランジ
スタとバイポーラトランジスタとを同時に形成する必要
があるため、製造プロセスが複雑になるという問題があ
る。
流をベース電流源として用いた上述のＳＲＡＭでは、ベ
ース串コレクタ空乏層内で発生したエネルギーの高いホ
ットキャリアがＰＭＯＳトランジスタのゲートの直下に
注入されることになる。このホットキャリアがゲートの
酸化膜をたたいてゲート耐圧の劣化、コンダクタンスｇ
ｍの劣化を生ぜしめＰＭＯＳトランジスタの信頼性が低
くなり、したがってＳＲＡＭの信頼性が低くなるおそれ
がある。また、製造プロセスの異なるＰＭＯＳトランジ
スタとバイポーラトランジスタとを同時に形成する必要
があるため、製造プロセスが複雑になるという問題があ
る。
本発明は、アバランシェ効果により生じたホットキャリ
アによる劣化が起こらず信頼性が高いとともに、製造工
程数の少ない半導体装置を提供することを目的とする。
アによる劣化が起こらず信頼性が高いとともに、製造工
程数の少ない半導体装置を提供することを目的とする。
上記課題を解決するために、本発明は、バイポーラトラ
ンジスタの外部ベース領域（１２）にこのベース領域（
１２）とは逆導電型の領域（１３）を形成し、あるいは
前記外部ベース領域（１２）上に金属電極（１６）を形
成し、この逆導電型の領域（１３）あるいは金属電極（
１６）をコントロールゲートとしてバイポーラトランジ
スタの前記ベース領域（１２）の電位を外部電位に一致
させるように制御することにより、バイポーラトランジ
スタの動作状態を切り換えるように構成する。
ンジスタの外部ベース領域（１２）にこのベース領域（
１２）とは逆導電型の領域（１３）を形成し、あるいは
前記外部ベース領域（１２）上に金属電極（１６）を形
成し、この逆導電型の領域（１３）あるいは金属電極（
１６）をコントロールゲートとしてバイポーラトランジ
スタの前記ベース領域（１２）の電位を外部電位に一致
させるように制御することにより、バイポーラトランジ
スタの動作状態を切り換えるように構成する。
バイポーラトランジスタのベース領域（１２）の電位は
、該ベース領域（１２）に形成されているベース領域と
は逆導電型の領域（１３）、あるいは該ベース領域上に
形成されている金属電極（１６）がコントロールゲート
として動作することにより外部電位に一致するように制
御される。
、該ベース領域（１２）に形成されているベース領域と
は逆導電型の領域（１３）、あるいは該ベース領域上に
形成されている金属電極（１６）がコントロールゲート
として動作することにより外部電位に一致するように制
御される。
このため、バイポーラトランジスタのベース・コレクタ
空乏層内でエネルギーの高いホットキャリアがアバラン
シェ効果により発生しても、前記逆導電型の領域（１３
）あるいは金属電極（１６）のコントロールゲートとし
ての機能は、このホットキャリアによる影響を何ら受け
ることはなく、前記ベース領域（１２）の電位制御が適
切に行なわれる信頼性の高い半導体装置を提供しうる。
空乏層内でエネルギーの高いホットキャリアがアバラン
シェ効果により発生しても、前記逆導電型の領域（１３
）あるいは金属電極（１６）のコントロールゲートとし
ての機能は、このホットキャリアによる影響を何ら受け
ることはなく、前記ベース領域（１２）の電位制御が適
切に行なわれる信頼性の高い半導体装置を提供しうる。
以下、図面を参照しながら本発明の詳細な説明する。
第１実施例
第１図に、本発明の第１実施例を示す。第１図（Ａ）は
断面図、（Ｂ）はその等価回路図である。
断面図、（Ｂ）はその等価回路図である。
第１図において、Ｐ形基板上にはＮ 埋込層１０、Ｎ
コレクタ層１１が形成されてコレクタ端子Ｃが設けられ
、Ｎ″″コレクタ層１１にはＰ形のベース領域１２が形
成されている。このベース領域１２にはベース端子Ｂが
設けられ、ベース領域１２内に形成されたＮ形の拡散層
１４には接地されているエミッタ端子Ｅが設けられて、
バイポーラトランジスタＱ１が構成されている。また、
Ｐ形のベース領域１２には、逆導電型の領域であるＮ形
の拡散層１３が形成され、このＮ膨拡散層１３をゲート
とするノーマリオフ形の接合形ＦＥＴＱｏが構成されて
いる。そして、Ｎ膨拡散層１３（ゲート）にバイアスを
印加することによって、バイポーラトランジスタＱ■の
ベース電位を外部電位に一致させることができる。
コレクタ層１１が形成されてコレクタ端子Ｃが設けられ
、Ｎ″″コレクタ層１１にはＰ形のベース領域１２が形
成されている。このベース領域１２にはベース端子Ｂが
設けられ、ベース領域１２内に形成されたＮ形の拡散層
１４には接地されているエミッタ端子Ｅが設けられて、
バイポーラトランジスタＱ１が構成されている。また、
Ｐ形のベース領域１２には、逆導電型の領域であるＮ形
の拡散層１３が形成され、このＮ膨拡散層１３をゲート
とするノーマリオフ形の接合形ＦＥＴＱｏが構成されて
いる。そして、Ｎ膨拡散層１３（ゲート）にバイアスを
印加することによって、バイポーラトランジスタＱ■の
ベース電位を外部電位に一致させることができる。
本発明は、上述のように構成されており、バイポーラト
ランジスタＱｌのベースΦコレクタ空乏層内でエネルギ
ーの高いホットキャリアＡがアバランシェ効果により発
生し、Ｎ膨拡散層１３（ゲート）側へ注入されても、ベ
ース電位を制御する接合形ＦＥＴＱｏは従来のＭＯＳト
ランジスタのようなホットキャリアＡによってたたかれ
るゲート酸化膜を有していないため、劣化を起こすこと
はない。したがうて、信頼性の高いベース電位制御を行
うことができる。また、接合形ＦＥＴＱ。
ランジスタＱｌのベースΦコレクタ空乏層内でエネルギ
ーの高いホットキャリアＡがアバランシェ効果により発
生し、Ｎ膨拡散層１３（ゲート）側へ注入されても、ベ
ース電位を制御する接合形ＦＥＴＱｏは従来のＭＯＳト
ランジスタのようなホットキャリアＡによってたたかれ
るゲート酸化膜を有していないため、劣化を起こすこと
はない。したがうて、信頼性の高いベース電位制御を行
うことができる。また、接合形ＦＥＴＱ。
は、ゲート酸化膜がなく、ＭＯＳトランジスタの形成に
比べて工程数が少ないため、バイポーラトランジスタ回
路素子をより簡略な工程で実現することができる。
比べて工程数が少ないため、バイポーラトランジスタ回
路素子をより簡略な工程で実現することができる。
第２実施例
第２図に本発明の第２実施例を示す。この実施例は、本
発明をＳＲＡＭに適用した例を開示する。
発明をＳＲＡＭに適用した例を開示する。
第２図（Ａ）は断面図、第２図（Ｂ）は１ビツトのメモ
リセルの等価回路図である。
リセルの等価回路図である。
第２図において、Ｐ形のベース領域２２には、逆導電型
の領域であるＮ形の拡散層２３が形成され、このＮ膨拡
散層２３にワード線２４が接続され、Ｐ形のベース領域
２２はＮ膨拡散層２３を介してソース・ドレインを形成
し、Ｎ膨拡散層２３をゲートとするノーマリオフ形の接
合形ＦＥＴＱｏが構成されている。また、ベース領域２
２内に形成されたＮ形の拡散層２５には接地されている
エミッタ端子が設けられて、バイポーラトランジスタＱ
１が形成され、Ｎ 埋込層２０はｖｏ。の共通電源とし
て機能する。そして、Ｎ膨拡散層２３（ゲート）にバイ
アスを印加してバイポーラトランジスタＱ１のベース電
位を制御することにより、トランジスタＱ１の非動作状
態、動作状態を２値状態に対応させてメモリ機能をもた
せることができる。
の領域であるＮ形の拡散層２３が形成され、このＮ膨拡
散層２３にワード線２４が接続され、Ｐ形のベース領域
２２はＮ膨拡散層２３を介してソース・ドレインを形成
し、Ｎ膨拡散層２３をゲートとするノーマリオフ形の接
合形ＦＥＴＱｏが構成されている。また、ベース領域２
２内に形成されたＮ形の拡散層２５には接地されている
エミッタ端子が設けられて、バイポーラトランジスタＱ
１が形成され、Ｎ 埋込層２０はｖｏ。の共通電源とし
て機能する。そして、Ｎ膨拡散層２３（ゲート）にバイ
アスを印加してバイポーラトランジスタＱ１のベース電
位を制御することにより、トランジスタＱ１の非動作状
態、動作状態を２値状態に対応させてメモリ機能をもた
せることができる。
第３実施例
第３図に本発明の第３実施例を示す。この実施例は、本
発明をプログラマブル論理回路に適用した例である。第
３図（Ａ）は断面図、第３図（Ｂ）はその等価回路図で
ある。
発明をプログラマブル論理回路に適用した例である。第
３図（Ａ）は断面図、第３図（Ｂ）はその等価回路図で
ある。
第３図において、Ｐ形のベース領域３２には、逆導電型
の領域であるＮ形の拡散層３３が形成され、このＮ膨拡
散層３３にコントロールゲート３４が接続され、Ｐ形の
ベース領域３２はＮ膨拡散層３３を介してソース・ドレ
インを形成し、Ｎ膨拡散層３３をゲートとするノーマリ
オフ形の接合形ＦＥＴＱｏが構成されている。このプロ
グラマブル論理回路は電流切換え型の差動論理であり、
差動対の片側のバイポーラトランジスタのベースに上記
の接合形ＦＥＴＱｏを設け、外部からのコントロールゲ
ートの制御により一旦ある状態を設定して出力を固定し
てプログラム化し、その後コントロールゲートの制御に
よりプログラムをいかようにも変えることができる。
の領域であるＮ形の拡散層３３が形成され、このＮ膨拡
散層３３にコントロールゲート３４が接続され、Ｐ形の
ベース領域３２はＮ膨拡散層３３を介してソース・ドレ
インを形成し、Ｎ膨拡散層３３をゲートとするノーマリ
オフ形の接合形ＦＥＴＱｏが構成されている。このプロ
グラマブル論理回路は電流切換え型の差動論理であり、
差動対の片側のバイポーラトランジスタのベースに上記
の接合形ＦＥＴＱｏを設け、外部からのコントロールゲ
ートの制御により一旦ある状態を設定して出力を固定し
てプログラム化し、その後コントロールゲートの制御に
よりプログラムをいかようにも変えることができる。
第４実施例
第４図に本発明の第４実施例を示す。この実施例は、本
発明をプログラマブル電流源回路に適用した例を開示す
る。第４図は等価回路図である。
発明をプログラマブル電流源回路に適用した例を開示す
る。第４図は等価回路図である。
第４図において、Ｑ 、Ｑ 、Ｑ はエミッタ面
積の異なるバイポーラトランジスタであり、各々そのベ
ースに上述のノーマリオフ形の接合形ＦＥＴＱｏが設け
られている。そして、外部からの情報に基づいて、ゲー
トにバイアスを印加する接合形ＦＥＴＱｏを選択し、バ
イポーラトランジスタＱ、Ｑ、Ｑ３の非動作状態、動作
状態を変えることにより、異なる電流源をプログラマブ
ルに選択することができる。
積の異なるバイポーラトランジスタであり、各々そのベ
ースに上述のノーマリオフ形の接合形ＦＥＴＱｏが設け
られている。そして、外部からの情報に基づいて、ゲー
トにバイアスを印加する接合形ＦＥＴＱｏを選択し、バ
イポーラトランジスタＱ、Ｑ、Ｑ３の非動作状態、動作
状態を変えることにより、異なる電流源をプログラマブ
ルに選択することができる。
第５実施例
本発明では、上述の接合形ＦＥＴＱｏの他に、ノーマリ
オフ形のＭＥＳＦＥＴを用いることもできる。第５図に
、ＭＥＳＦＥＴを用いた場合の本発明の原理説明図を示
す。
オフ形のＭＥＳＦＥＴを用いることもできる。第５図に
、ＭＥＳＦＥＴを用いた場合の本発明の原理説明図を示
す。
第５図において、Ｐ形基板上にはＮ 埋込層１０、Ｎ
コレクタ層１１が形成されてコレクタ端子が設けられ、
Ｎ−コレクタ層１１にはＰ形のベース領域１２が形成さ
れている。このベース領域１２にはベース端子が設けら
れ、ベース領域１２内に形成されたＮ形の拡散層１４に
は接地されているエミブタ端子が設けられて、バイポー
ラトランジスタＱ１が構成されている。そして、Ｐ形の
ベース領域１２上には金属電極１６が形成され、この金
属電極１６をショットキーバリアゲート電極止し、Ｐ形
のベース領域１２を動作層とするノーマリオフ形のＭＥ
ＳＦＥＴが構成されている。そして、金属電極１６に印
加するゲート電圧を変化させ、動作層内に伸びる空乏層
の深さを変えることにより、バイポーラトランジスタＱ
ｌのベース電位を制御して非動作状態、動作状態を選択
することができる。そして、接合形ＦＥＴＱ。
コレクタ層１１が形成されてコレクタ端子が設けられ、
Ｎ−コレクタ層１１にはＰ形のベース領域１２が形成さ
れている。このベース領域１２にはベース端子が設けら
れ、ベース領域１２内に形成されたＮ形の拡散層１４に
は接地されているエミブタ端子が設けられて、バイポー
ラトランジスタＱ１が構成されている。そして、Ｐ形の
ベース領域１２上には金属電極１６が形成され、この金
属電極１６をショットキーバリアゲート電極止し、Ｐ形
のベース領域１２を動作層とするノーマリオフ形のＭＥ
ＳＦＥＴが構成されている。そして、金属電極１６に印
加するゲート電圧を変化させ、動作層内に伸びる空乏層
の深さを変えることにより、バイポーラトランジスタＱ
ｌのベース電位を制御して非動作状態、動作状態を選択
することができる。そして、接合形ＦＥＴＱ。
の場合と同様に、バイポーラトランジスタＱ１のベース
・コレクタ空乏層内でエネルギーの高いホットキャリア
Ａがアバランシェ効果により発生し、金属電極１６（ゲ
ート）側へ注入されても、ＭＥＳＦＥＴはホットキャリ
アＡによってたたがれるゲート酸化膜を有していないた
め、従来のＭＯＳ）ランジスタのような劣化を起こすこ
とはなく、またゲート酸化膜がなく、かつ金属電極の形
成が容易なためＭＯＳ）ランジスタの形成に比べて工程
数が少なく、バイポーラトランジスタ回路素子をより簡
略な工程で実現することができる。
・コレクタ空乏層内でエネルギーの高いホットキャリア
Ａがアバランシェ効果により発生し、金属電極１６（ゲ
ート）側へ注入されても、ＭＥＳＦＥＴはホットキャリ
アＡによってたたがれるゲート酸化膜を有していないた
め、従来のＭＯＳ）ランジスタのような劣化を起こすこ
とはなく、またゲート酸化膜がなく、かつ金属電極の形
成が容易なためＭＯＳ）ランジスタの形成に比べて工程
数が少なく、バイポーラトランジスタ回路素子をより簡
略な工程で実現することができる。
本発明によれば、バイポーラトランジスタのベース・コ
レクタ空乏層内でエネルギーの高いホットキャリアがア
バランシェ効果により発生しても、このホットキャリア
による影響を受けるゲート酸化膜が存在しないため、ゲ
ート耐圧の劣化、コンダクタンスｇｍの劣化を生じるこ
とはなく、外部コントロール信号でバイポーラトランジ
スタのベース領域の電位制御を行ない動作状態を良好に
制御しうる信頼性の高いバイポーラトランジスタ回路素
子が可能であるとともに、ゲート酸化膜がなくＭＯＳト
ランジスタの形成に比べて工程数が少ないため、半導体
装置をより簡略な工程で実現することができる。
レクタ空乏層内でエネルギーの高いホットキャリアがア
バランシェ効果により発生しても、このホットキャリア
による影響を受けるゲート酸化膜が存在しないため、ゲ
ート耐圧の劣化、コンダクタンスｇｍの劣化を生じるこ
とはなく、外部コントロール信号でバイポーラトランジ
スタのベース領域の電位制御を行ない動作状態を良好に
制御しうる信頼性の高いバイポーラトランジスタ回路素
子が可能であるとともに、ゲート酸化膜がなくＭＯＳト
ランジスタの形成に比べて工程数が少ないため、半導体
装置をより簡略な工程で実現することができる。
第１図（Ａ）は本発明の第１実施例の断面図、第１図（
Ｂ）は第１実施例の等価回路図、第２図（Ａ）は本発明
をＳＲＡＭに適用した第２実施例の断面図、 第２図（Ｂ）は第２実施例の１ビツトのメモリセルの等
価回路図、 第３図（Ａ）は本発明をプログラマブル論理回路に適用
した第３実施例の断面図、 第３図（Ｂ）は第３実施例の等価回路図、第４図は本発
明をプログラマブル電流源回路に適用した第４実施例の
等価回路図、 第５図はＭＥＳＦＥＴを用いた第５実施例の断面図、 第６図は従来のスタティックメモリセルの等価回路図で
ある。 １０．２０．３０・・・Ｎ 埋込層 １１．２１．３１・・・Ｎ コレクタ層１２．２２．３
２・・・ベース領域 １３．２３．３３・・・逆帯電型の領域（Ｎ形の拡散層
） １４・・・Ｎ形の拡散層 １６・・・金属電極 Ａ・・・ホットキャリア ４−尤ＢＪＪεＳバＡＭＩ’：：鏑用した石２大、ｉヒ
イ列の断面ａ（Ａ） ご“・９ト東変 １ｇ２８Ｈ！ｆｌ’ｌ ｖ／ｊ’ｙトメモリ′ｔ：Ｌｆ
） ”４ ｆａ ＤＢｒ１２Ｊ（ｌ） 第 ２ ロ 芋ｅ吉影ナフシニ°スタ Ｎな１ 本発明のＪ’Ｊ／宍虎イ列／）Ｉ！Ｊ′ｒ面図（Ａ） 第１実施９１ｊＯ亭価回１各回 （δ） 第 ｌ 図 本発明とアａグクマ７″／Ｌ論理回１ｈ ｌ：ｍ ＃
Ｌｉ！ ｉｃｙ ３ ％）ｉｅ、Ｗすｒ＞ｍａｒＨ（Ａ
） 第３索ｊｆ！例Ｏ苓櫃回蹟図 （β〕 本発明をグログ°ヲマフシしミツし原乱随に適用した第
４尖、汁例の辱イ山回鰐ｍ 、弔 図 ＭＥ５ＦＥＴ１＝Ｍｖた第、ｆ夾杷ｆグツのぼ／１ｆｆ
１図 ＾ 図
Ｂ）は第１実施例の等価回路図、第２図（Ａ）は本発明
をＳＲＡＭに適用した第２実施例の断面図、 第２図（Ｂ）は第２実施例の１ビツトのメモリセルの等
価回路図、 第３図（Ａ）は本発明をプログラマブル論理回路に適用
した第３実施例の断面図、 第３図（Ｂ）は第３実施例の等価回路図、第４図は本発
明をプログラマブル電流源回路に適用した第４実施例の
等価回路図、 第５図はＭＥＳＦＥＴを用いた第５実施例の断面図、 第６図は従来のスタティックメモリセルの等価回路図で
ある。 １０．２０．３０・・・Ｎ 埋込層 １１．２１．３１・・・Ｎ コレクタ層１２．２２．３
２・・・ベース領域 １３．２３．３３・・・逆帯電型の領域（Ｎ形の拡散層
） １４・・・Ｎ形の拡散層 １６・・・金属電極 Ａ・・・ホットキャリア ４−尤ＢＪＪεＳバＡＭＩ’：：鏑用した石２大、ｉヒ
イ列の断面ａ（Ａ） ご“・９ト東変 １ｇ２８Ｈ！ｆｌ’ｌ ｖ／ｊ’ｙトメモリ′ｔ：Ｌｆ
） ”４ ｆａ ＤＢｒ１２Ｊ（ｌ） 第 ２ ロ 芋ｅ吉影ナフシニ°スタ Ｎな１ 本発明のＪ’Ｊ／宍虎イ列／）Ｉ！Ｊ′ｒ面図（Ａ） 第１実施９１ｊＯ亭価回１各回 （δ） 第 ｌ 図 本発明とアａグクマ７″／Ｌ論理回１ｈ ｌ：ｍ ＃
Ｌｉ！ ｉｃｙ ３ ％）ｉｅ、Ｗすｒ＞ｍａｒＨ（Ａ
） 第３索ｊｆ！例Ｏ苓櫃回蹟図 （β〕 本発明をグログ°ヲマフシしミツし原乱随に適用した第
４尖、汁例の辱イ山回鰐ｍ 、弔 図 ＭＥ５ＦＥＴ１＝Ｍｖた第、ｆ夾杷ｆグツのぼ／１ｆｆ
１図 ＾ 図
Claims (1)
- 【特許請求の範囲】 １、バイポーラトランジスタの外部ベース領域（１２）
に該ベース領域（１２）とは逆導電型の領域（１３）を
形成し、あるいは前記外部ベース領域（１２）上に金属
電極（１６）を形成し、この逆導電型の領域（１３）あ
るいは金属電極（１６）をコントロールゲートとしてバ
イポーラトランジスタの前記ベース領域（１２）の電位
を外部電位に一致させるように制御することにより一バ
イポーラトランジスタの動作状態を切り換えることを特
徴とする半導体装置。 ２、請求項１記載の半導体装置において、バイポーラト
ランジスタの非動作状態、動作状態を２値状態に対応さ
せたことを特徴とする半導体装置。 ３、請求項１記載の半導体装置において、バイポーラト
ランジスタの非動作状態、動作状態を外部信号で制御す
ることを特徴とする半導体装置。 ４、請求項１記載の半導体装置において、バイポーラト
ランジスタの動作状態を定電流源として用いることを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1068626A JPH02246370A (ja) | 1989-03-20 | 1989-03-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1068626A JPH02246370A (ja) | 1989-03-20 | 1989-03-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02246370A true JPH02246370A (ja) | 1990-10-02 |
Family
ID=13379148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1068626A Pending JPH02246370A (ja) | 1989-03-20 | 1989-03-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02246370A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251670A (ja) * | 1991-12-16 | 1993-09-28 | Philips Gloeilampenfab:Nv | 半導体装置 |
| JP2008523628A (ja) * | 2004-12-08 | 2008-07-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ホット・キャリアにより誘起されるバイポーラ・デバイスの劣化を回復させるための方法 |
-
1989
- 1989-03-20 JP JP1068626A patent/JPH02246370A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251670A (ja) * | 1991-12-16 | 1993-09-28 | Philips Gloeilampenfab:Nv | 半導体装置 |
| JP2008523628A (ja) * | 2004-12-08 | 2008-07-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ホット・キャリアにより誘起されるバイポーラ・デバイスの劣化を回復させるための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6128216A (en) | High density planar SRAM cell with merged transistors | |
| US6239649B1 (en) | Switched body SOI (silicon on insulator) circuits and fabrication method therefor | |
| US6194776B1 (en) | Semiconductor circuit device having triple-well structure in semiconductor substrate, method of fabricating the same, and mask device for fabrication of the same | |
| US6900503B2 (en) | SRAM formed on SOI substrate | |
| US5452245A (en) | Memory efficient gate array cell | |
| JPH051621B2 (ja) | ||
| US4497043A (en) | Semiconductor memory device | |
| JPS6050066B2 (ja) | Ｍｏｓ半導体集積回路装置 | |
| US4568957A (en) | GaAs Complementary enhancement mode junction field effect transistor structures and method of fabrication | |
| JPH02246370A (ja) | 半導体装置 | |
| JPH0818021A (ja) | ゲートアレイ型集積回路 | |
| JP2000183306A (ja) | 半導体記憶装置 | |
| JPH03203095A (ja) | 半導体記憶装置 | |
| JP2751658B2 (ja) | 半導体装置 | |
| JPS6395658A (ja) | 半導体装置 | |
| JP3070064B2 (ja) | 半導体メモリ | |
| JPS5943828B2 (ja) | Ｍｏｓ形集積回路の製造方法 | |
| JPH0215666A (ja) | 半導体集積回路装置 | |
| JP2952828B2 (ja) | 半導体装置及び同装置を用いた記憶素子 | |
| JPH1197555A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH03145163A (ja) | サイリスタ | |
| JPH0697374A (ja) | 半導体集積回路 | |
| Hörbst et al. | Introduction to Semiconductor Technology for Integrated Circuits | |
| JPH01227300A (ja) | メモリセル回路 | |
| JPS6220416A (ja) | 半導体集積回路 |