JP2952828B2 - 半導体装置及び同装置を用いた記憶素子 - Google Patents
半導体装置及び同装置を用いた記憶素子Info
- Publication number
- JP2952828B2 JP2952828B2 JP25546989A JP25546989A JP2952828B2 JP 2952828 B2 JP2952828 B2 JP 2952828B2 JP 25546989 A JP25546989 A JP 25546989A JP 25546989 A JP25546989 A JP 25546989A JP 2952828 B2 JP2952828 B2 JP 2952828B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- semiconductor device
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、トンネル効果による負性抵抗特性と増幅
作用を兼備する半導体装置及び、同装置を備えたフリッ
プフロップに関する。
作用を兼備する半導体装置及び、同装置を備えたフリッ
プフロップに関する。
（従来の技術） 二電極間に負性抵抗特性を有する半導体装置として
は、例えば、トンネルダイオードや共鳴トンネルダイオ
ードがある。これらの素子を用いれば、通常のMOSFET
（MOS構造電界効果型トランジスタ）などを用いる場合
よりも、少数の構成素子により、フリップフロップを実
現できる。
は、例えば、トンネルダイオードや共鳴トンネルダイオ
ードがある。これらの素子を用いれば、通常のMOSFET
（MOS構造電界効果型トランジスタ）などを用いる場合
よりも、少数の構成素子により、フリップフロップを実
現できる。
しかしながら、トンネルダイオード、共鳴トンネルダ
イオード共に増幅特性を備えていないので、これらの素
子を用いたフリップフロップを高集積化するためには、
次の問題を解決する必要がある。
イオード共に増幅特性を備えていないので、これらの素
子を用いたフリップフロップを高集積化するためには、
次の問題を解決する必要がある。
まず、フリップフロップにデータを保持するために必
要な保持電流は、トンネルダイオードの電圧電流特性と
負荷抵抗により決定されるので、消費電力を増加させず
に高集積化するためには、この保持電流を小さく抑える
必要がある。また、フリップフロップの保持データを外
部へ出力するためには、出力信号線の浮遊容量等の容量
成分を充電したり、逆に放電したりする必要がある。こ
のために電流はトンネルダイオードに流れる電流で規定
されるので、保持データを高速に読み出すためには、ト
ンネルダイオードの電流は大きい方がよい。
要な保持電流は、トンネルダイオードの電圧電流特性と
負荷抵抗により決定されるので、消費電力を増加させず
に高集積化するためには、この保持電流を小さく抑える
必要がある。また、フリップフロップの保持データを外
部へ出力するためには、出力信号線の浮遊容量等の容量
成分を充電したり、逆に放電したりする必要がある。こ
のために電流はトンネルダイオードに流れる電流で規定
されるので、保持データを高速に読み出すためには、ト
ンネルダイオードの電流は大きい方がよい。
このような問題点を解決するためには、負性抵抗特性
を有し、さらに、増幅特性をも備えた半導体装置が必要
となる。
を有し、さらに、増幅特性をも備えた半導体装置が必要
となる。
このような特性をもつ素子としては、例えば、共鳴ト
ンネリングトランジスタが従来から知られている。この
素子はベース・エミッタに超格子層からなる共鳴トンネ
ルダイオードが形成されている。しかしながら、このよ
うな素子は、GaAsなどの化合物半導体基板を用いて、MB
E（分子線エピタキシー法）などの方法により製造しな
ければならない。このため、高集積化、量産化には不向
であった。
ンネリングトランジスタが従来から知られている。この
素子はベース・エミッタに超格子層からなる共鳴トンネ
ルダイオードが形成されている。しかしながら、このよ
うな素子は、GaAsなどの化合物半導体基板を用いて、MB
E（分子線エピタキシー法）などの方法により製造しな
ければならない。このため、高集積化、量産化には不向
であった。
（発明が解決しようとする課題） 上述したように、負性抵抗特性と増幅特性をともに備
え、高集積化、量産化に優れているシリコン基板を用い
て製造できる半導体装置は、従来にあっては存在しなか
った。
え、高集積化、量産化に優れているシリコン基板を用い
て製造できる半導体装置は、従来にあっては存在しなか
った。
そこで、この発明は、上記に鑑みてなされたものであ
り、その目的とするところは、負性抵抗特性と増幅特性
を兼備して、高集積化、量産化に優れた半導体装置及
び、この半導体装置を備えたフリップフロップを提供す
ることにある。
り、その目的とするところは、負性抵抗特性と増幅特性
を兼備して、高集積化、量産化に優れた半導体装置及
び、この半導体装置を備えたフリップフロップを提供す
ることにある。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、請求項１記載の発明は、
第１導電型の半導体基板上に形成された第２導電型のコ
レクタ領域と、前記コレクタ領域中にイオン注入により
形成された第１導電型のベース領域と、前記ベース領域
中にイオン注入により不純物が高濃度に導入されて形成
された第２導電型のエミッタ領域とを備え、前記ベース
領域は、前記コレクタ領域と前記エミッタ領域間を流れ
る電流を制御し、前記ベース領域における前記エミッタ
領域に接する一部ベース領域は、他のベース領域に比し
て不純物が高濃度に導入され、前記一部ベース領域と前
記エミッタ領域との間で縮退状態となる接合を形成して
なることを特徴とする。
第１導電型の半導体基板上に形成された第２導電型のコ
レクタ領域と、前記コレクタ領域中にイオン注入により
形成された第１導電型のベース領域と、前記ベース領域
中にイオン注入により不純物が高濃度に導入されて形成
された第２導電型のエミッタ領域とを備え、前記ベース
領域は、前記コレクタ領域と前記エミッタ領域間を流れ
る電流を制御し、前記ベース領域における前記エミッタ
領域に接する一部ベース領域は、他のベース領域に比し
て不純物が高濃度に導入され、前記一部ベース領域と前
記エミッタ領域との間で縮退状態となる接合を形成して
なることを特徴とする。
請求項２記載の発明は、前記請求項１記載の第１の半
導体装置と、エミッタ端子が前記請求項１記載の第１の
半導体装置をベース端子に接続され、前記請求項１記載
の第１の半導体装置のベース電位に双安定状態に設定す
る負荷素子となる前記請求項１記載の第２の半導体装置
を備え、前記請求項１記載の第１の半導体装置のベース
電位の双安定状態としてデータを記憶してなることを特
徴とする。
導体装置と、エミッタ端子が前記請求項１記載の第１の
半導体装置をベース端子に接続され、前記請求項１記載
の第１の半導体装置のベース電位に双安定状態に設定す
る負荷素子となる前記請求項１記載の第２の半導体装置
を備え、前記請求項１記載の第１の半導体装置のベース
電位の双安定状態としてデータを記憶してなることを特
徴とする。
（作用） 上記一方の構成において、この発明の一態様は、一部
ベース領域とエミッタ領域との接合においてトンネルダ
イオードを形成し、他のベース領域及びコレクタ領域と
エミッタ領域とでバイポーラトランジスタを形成するよ
うにしている。
ベース領域とエミッタ領域との接合においてトンネルダ
イオードを形成し、他のベース領域及びコレクタ領域と
エミッタ領域とでバイポーラトランジスタを形成するよ
うにしている。
一方、上記他方の構成において、この発明の他の態様
は、上記一方の構成におけるベース領域に双安定状態を
とるベース電位の何れか一方を選択的に与え、安定状態
のベース電位の違いをコレクタ電流の違いとして外部に
読出すようにしている。
は、上記一方の構成におけるベース領域に双安定状態を
とるベース電位の何れか一方を選択的に与え、安定状態
のベース電位の違いをコレクタ電流の違いとして外部に
読出すようにしている。
（実施例） 以下、図面を用いてこの発明の実施例を説明する。
第１図はこの発明の一実施例に係わる半導体装置を構
造を示す断面図である。
造を示す断面図である。
第１図において、Ｐ型化されたシリコンの半導体基板
１上には、ｎ型の不純物領域からなるコレクタ領域２が
形成されており、このコレクタ領域２と基板１との間に
は、n+型の不純物領域からなる埋込みコレクタ領域３
が、コレクタ領域２と基板１の間に埋込まれるようにし
て形成されている。
１上には、ｎ型の不純物領域からなるコレクタ領域２が
形成されており、このコレクタ領域２と基板１との間に
は、n+型の不純物領域からなる埋込みコレクタ領域３
が、コレクタ領域２と基板１の間に埋込まれるようにし
て形成されている。
コレクタ領域２中には、その表層部に例えば1020cm-3
以上の高濃度にＰ型の不純物が導入されたP+型の不純物
領域からなる高濃度ベース領域４と、比較的濃度の低い
Ｐ型の不純物領域からなるベース領域５とが互いに隣接
して形成されている。また、コレクタ領域２には、表面
から埋込みコレクタ領域３に達するn+型の不純物領域か
らなり、埋込みコレクタ領域３とコレクタ電極（図示せ
ず）を接続するコレクタコンタクト領域６が形成されて
いる。
以上の高濃度にＰ型の不純物が導入されたP+型の不純物
領域からなる高濃度ベース領域４と、比較的濃度の低い
Ｐ型の不純物領域からなるベース領域５とが互いに隣接
して形成されている。また、コレクタ領域２には、表面
から埋込みコレクタ領域３に達するn+型の不純物領域か
らなり、埋込みコレクタ領域３とコレクタ電極（図示せ
ず）を接続するコレクタコンタクト領域６が形成されて
いる。
高濃度ベース領域４及びベース領域５中には、その表
層部の両領域に含まれるように、例えば1020cm-3以上の
高濃度にｎ部の不純物が導入されたn+型の不純物領域か
らなるエミッタ領域７が形成されている。
層部の両領域に含まれるように、例えば1020cm-3以上の
高濃度にｎ部の不純物が導入されたn+型の不純物領域か
らなるエミッタ領域７が形成されている。
このような構造において、高濃度ベース領域４とエミ
ッタ領域７とでは、1020cm-3以上の不純物濃度からなる
PN接合を形成している。これにより、高濃度ベース領域
４とエミッタ領域７とで、トンネル特性（負性抵抗特
性）を呈するトンネルダイオードが形成されることにな
る。
ッタ領域７とでは、1020cm-3以上の不純物濃度からなる
PN接合を形成している。これにより、高濃度ベース領域
４とエミッタ領域７とで、トンネル特性（負性抵抗特
性）を呈するトンネルダイオードが形成されることにな
る。
一方、エミッタ領域７とベース領域５とでPN接合が形
成され、通常のダイオードとして動作するが、同時にエ
ミッタ領域7/高濃度ベース領域4,ベース領域5/コレクタ
領域２で増幅特性を有するNPN型のバイポーラトランジ
スタとして動作することになる。
成され、通常のダイオードとして動作するが、同時にエ
ミッタ領域7/高濃度ベース領域4,ベース領域5/コレクタ
領域２で増幅特性を有するNPN型のバイポーラトランジ
スタとして動作することになる。
ここで、ベース領域として、高濃度ベース領域４だけ
でなく比較的低濃度のベース領域５があるために、上述
したボイポーラトランジスタを動作させた場合に、十分
な増幅利得を得ることが可能となる。また、エミッタ領
域７をトンネルダイオードの一方の接合とするために、
1020cm-3以上の高濃度に不純物を導入しているが、通常
のバイポーラトランジスタのエミッタ領域であってもこ
の程度の不純物濃度を有しているので、上述したバイポ
ーラトランジスタの特性に影響を与えることなく、トン
ネルダイオードを形成することが可能となる。
でなく比較的低濃度のベース領域５があるために、上述
したボイポーラトランジスタを動作させた場合に、十分
な増幅利得を得ることが可能となる。また、エミッタ領
域７をトンネルダイオードの一方の接合とするために、
1020cm-3以上の高濃度に不純物を導入しているが、通常
のバイポーラトランジスタのエミッタ領域であってもこ
の程度の不純物濃度を有しているので、上述したバイポ
ーラトランジスタの特性に影響を与えることなく、トン
ネルダイオードを形成することが可能となる。
以上述べたように、第１図に示した構造にあっては、
通常のバイポーラトランジスタの構造に比べて、ベース
領域の一部の不純物濃度を高濃度にすることにより、第
２図の等価回路に示すように、負性抵抗特性を有するト
ンネルダイオード８と増幅作用を有する、バイポーラト
ランジスタ９からなる半導体装置を実現することができ
る。
通常のバイポーラトランジスタの構造に比べて、ベース
領域の一部の不純物濃度を高濃度にすることにより、第
２図の等価回路に示すように、負性抵抗特性を有するト
ンネルダイオード８と増幅作用を有する、バイポーラト
ランジスタ９からなる半導体装置を実現することができ
る。
ここで、通常のトンネルダイオードと通常のバイポー
ラトランジスタを半導体基板上に別々に形成し、ダイオ
ードのアノードとトランジスタのベースおよびダイオー
ドのカソードとトランジスタのエミッタを電気的に接続
すれば同様の特性を持つ素子を製造することができる。
しかしながら、素子の子形化、微細化の観点からは、上
述した構造から明らかなように、この発明の方が優れて
いる。
ラトランジスタを半導体基板上に別々に形成し、ダイオ
ードのアノードとトランジスタのベースおよびダイオー
ドのカソードとトランジスタのエミッタを電気的に接続
すれば同様の特性を持つ素子を製造することができる。
しかしながら、素子の子形化、微細化の観点からは、上
述した構造から明らかなように、この発明の方が優れて
いる。
次に、上記した構造の半導体装置の一製造方法を、第
３図に示す製造工程断面図を用いて説明する。
３図に示す製造工程断面図を用いて説明する。
まず、通常用いられているバイポーラトランジスタと
同様の工程により、ｐ型シリコン基板１上に、不純物濃
度を1016cm-3程度とするコレクタ領域２、不純物濃度を
1020cm-3程度とする埋込みコレクタ領域３及び、コレク
タコンタクト領域６を形成する（第３図（ａ））。
同様の工程により、ｐ型シリコン基板１上に、不純物濃
度を1016cm-3程度とするコレクタ領域２、不純物濃度を
1020cm-3程度とする埋込みコレクタ領域３及び、コレク
タコンタクト領域６を形成する（第３図（ａ））。
次に、第１のレジスト10を全面に塗布した後パターニ
ングし、パターニングされた第１のレジスト10をマスク
として、ｎ型の不純物として例えばひ素をドーズ量１×
1016cm-2程度、注入エネルギー30keV程度でイオン注入
する。その後、例えば温度900℃で60分間の熱処理を行
なう。これにより、1020cm-3以上の高濃度のエミッタ領
域７を形成する（第３図（ｂ））。
ングし、パターニングされた第１のレジスト10をマスク
として、ｎ型の不純物として例えばひ素をドーズ量１×
1016cm-2程度、注入エネルギー30keV程度でイオン注入
する。その後、例えば温度900℃で60分間の熱処理を行
なう。これにより、1020cm-3以上の高濃度のエミッタ領
域７を形成する（第３図（ｂ））。
次に、第１のレジスト10を除去した後、第２のレジス
ト11を全面に塗布した後パターニングし、パターニング
された第２のレジスト11をマスクとして、ｐ型の不純物
として例えばボロンをドーズ量５×1013cm-2程度、注入
エネルギー40keV程度でイオン注入する（第３図
（ｃ））。
ト11を全面に塗布した後パターニングし、パターニング
された第２のレジスト11をマスクとして、ｐ型の不純物
として例えばボロンをドーズ量５×1013cm-2程度、注入
エネルギー40keV程度でイオン注入する（第３図
（ｃ））。
次に、第２のレジスト11を除去した後、第３のレジス
ト12を全面に塗布した後パターニングし、パターニング
された第３のレジストをマスクとして、ｐ型の不純物と
して例えばボロンをドーズ量５×1015cmP2程度、注入エ
ネルギー30keV程度でイオン注入する。その後、例えば
温度900℃で30分間の熱処理を行う。これにより、エミ
ッタ領域７の周囲を囲むように、1020cm-3以上の濃度の
高濃度ベース領域４と、比較的低濃度のベース領域５を
隣接してコレクタ領域２中に形成する（第３図
（ｄ））。
ト12を全面に塗布した後パターニングし、パターニング
された第３のレジストをマスクとして、ｐ型の不純物と
して例えばボロンをドーズ量５×1015cmP2程度、注入エ
ネルギー30keV程度でイオン注入する。その後、例えば
温度900℃で30分間の熱処理を行う。これにより、エミ
ッタ領域７の周囲を囲むように、1020cm-3以上の濃度の
高濃度ベース領域４と、比較的低濃度のベース領域５を
隣接してコレクタ領域２中に形成する（第３図
（ｄ））。
次に、第３のレジスタ12を除去して、第１図に示した
構造が得られる。
構造が得られる。
次に、このようにして得られる半導体装置を用いたフ
リップフロップについて説明する。
リップフロップについて説明する。
第４図は第１図に示した半導体装置を用いたフリップ
フロップの原理を説明するための回路図である。
フロップの原理を説明するための回路図である。
第４図に示すように、このフリップフロップは、半導
体装置13のベース端子に負荷抵抗素子14を挟んで定電圧
電源から定電圧Voを供給するように構成されている。こ
のような構成にあっては、負荷抵抗素子14を適切に選択
することによって、第５図に示すように二つの安定点
Ａ、Ｂをベース電位に持たせることができる。ベース端
子と負荷抵抗素子14の接続点15にVA程度のパルス電圧を
印加すると、現在の安定点に依存せず接続点15は第５図
に示すＡ点で安定する。同様に、接続点15にVB程度のパ
ルス電圧を印加するとＢ点で安定する。これらの動作は
フリップフロップへのデータの書き込み動作に相当す
る。
体装置13のベース端子に負荷抵抗素子14を挟んで定電圧
電源から定電圧Voを供給するように構成されている。こ
のような構成にあっては、負荷抵抗素子14を適切に選択
することによって、第５図に示すように二つの安定点
Ａ、Ｂをベース電位に持たせることができる。ベース端
子と負荷抵抗素子14の接続点15にVA程度のパルス電圧を
印加すると、現在の安定点に依存せず接続点15は第５図
に示すＡ点で安定する。同様に、接続点15にVB程度のパ
ルス電圧を印加するとＢ点で安定する。これらの動作は
フリップフロップへのデータの書き込み動作に相当す
る。
次に、データの読み出しはコレクタ電流を用いて行な
われる。安定点のＡ点とＢ点は、第５図に示すようにベ
ース・エミッタ間電圧が異なり、ベース電流はＡ点の方
がＢ点より大きい。これはベース・エミッタ間のp+n+接
合のトンネルダイオードの特性によるものであり、ベー
ス電流の内、pn+接合による成分を比べると、Ｂ点の方
がＡ点より大きい。また、ベース・エミッタ間のp+n+接
合に流れる電流は、トランジスタ動作にほとんど影響を
与えないので、npnトランジスタのコレクタ電流はＢ点
で安定している場合の方が大きい。
われる。安定点のＡ点とＢ点は、第５図に示すようにベ
ース・エミッタ間電圧が異なり、ベース電流はＡ点の方
がＢ点より大きい。これはベース・エミッタ間のp+n+接
合のトンネルダイオードの特性によるものであり、ベー
ス電流の内、pn+接合による成分を比べると、Ｂ点の方
がＡ点より大きい。また、ベース・エミッタ間のp+n+接
合に流れる電流は、トランジスタ動作にほとんど影響を
与えないので、npnトランジスタのコレクタ電流はＢ点
で安定している場合の方が大きい。
一方、npnトランジスタの電流増幅作用により、安定
点におけるコレクタ電流の差（ID−IC）は、ベース電流
の差（IA−IB）より非常に大きい。このため、このコレ
クタ電流の大きな差により、Ａ点かＢ点のどちらで安定
しているかということがわかり、これがデータの読み出
しに相当する。
点におけるコレクタ電流の差（ID−IC）は、ベース電流
の差（IA−IB）より非常に大きい。このため、このコレ
クタ電流の大きな差により、Ａ点かＢ点のどちらで安定
しているかということがわかり、これがデータの読み出
しに相当する。
ここで、コレクタ電流がベースに与える影響は少ない
ので、データ読み出し時に書き込まれていたデータを書
き替えてしまうことはなく、SRAM（Static Random Ac
cess Memory）のメモリセルとして好適である。このよ
うに、通常のトランジスタを用いてフリップフロップを
構成する場合に比べて、少ない数の素子で実現でき、フ
リップフロップの小型化を図ることができる。
ので、データ読み出し時に書き込まれていたデータを書
き替えてしまうことはなく、SRAM（Static Random Ac
cess Memory）のメモリセルとして好適である。このよ
うに、通常のトランジスタを用いてフリップフロップを
構成する場合に比べて、少ない数の素子で実現でき、フ
リップフロップの小型化を図ることができる。
次に、データを外部に読み出すためには、浮遊容量な
どの出力信号線上の容量を充電または放電する必要があ
るが、この充放電はコレクタ電流により行なわれる。コ
レクタ電流はベース電流に比べると極めて大きいため、
単なるトンネルダイオードによりフリップフロップを構
成した場合に比べて高速な読み出し動作が可能となる。
どの出力信号線上の容量を充電または放電する必要があ
るが、この充放電はコレクタ電流により行なわれる。コ
レクタ電流はベース電流に比べると極めて大きいため、
単なるトンネルダイオードによりフリップフロップを構
成した場合に比べて高速な読み出し動作が可能となる。
また、データ保持に必要な消費電力はベース電流IAと
IBで決まり、読み出しに必要な時間はコレクタ電流IDで
決まる。このため、読み出し動作を高速にしたままベー
ス電流IAとIBを小さくすることができるので、低消費電
力を達成することができる。
IBで決まり、読み出しに必要な時間はコレクタ電流IDで
決まる。このため、読み出し動作を高速にしたままベー
ス電流IAとIBを小さくすることができるので、低消費電
力を達成することができる。
ここでは、定電圧電源と定抵抗素子14を負荷として用
いた構成について説明したが、第６図に示すように、定
電圧電源とトンネルダイオード16を用いると、第７図の
ような双安定点を持たせることができる。また、第８図
に示すように定電流電源を用いると、第９図のような双
安定点を持たせることができる。したがって、このよう
な構成を用いてフリップフロップを構成することもでき
る。
いた構成について説明したが、第６図に示すように、定
電圧電源とトンネルダイオード16を用いると、第７図の
ような双安定点を持たせることができる。また、第８図
に示すように定電流電源を用いると、第９図のような双
安定点を持たせることができる。したがって、このよう
な構成を用いてフリップフロップを構成することもでき
る。
第10図は上述したフリップフロップの具体的な回路構
成を示す回路図である。
成を示す回路図である。
第10図において、フリップフロップは、上記実施例で
説明した半導体装置13の負荷素子として、この半導体装
置のベース端子とコレクタ端子を接続してトンネルダイ
オード18として機能させるようにしたものを用いてい
る。このトンネルダイオード18は、定電圧電源とベース
端子19との間に接続されている。
説明した半導体装置13の負荷素子として、この半導体装
置のベース端子とコレクタ端子を接続してトンネルダイ
オード18として機能させるようにしたものを用いてい
る。このトンネルダイオード18は、定電圧電源とベース
端子19との間に接続されている。
半導体装置13は、そのベース端子19が、書込みワード
線20にゲート端子が接続されている書込み用のスイッチ
ング素子21を介して書込み信号線22に接続されている。
また、半導体装置13は、そのコレクタ端子23が、読出し
ワード線24にゲート端子が接続されている読出し用のス
イッチング素子25を介して読出し信号線26に接続されて
いる。ここで、定電圧電源の電源レベルVoを適切に選択
することにより、第７図に示したように、ベース電位は
双安定状態（Ａ、Ｂ）をとることになる。
線20にゲート端子が接続されている書込み用のスイッチ
ング素子21を介して書込み信号線22に接続されている。
また、半導体装置13は、そのコレクタ端子23が、読出し
ワード線24にゲート端子が接続されている読出し用のス
イッチング素子25を介して読出し信号線26に接続されて
いる。ここで、定電圧電源の電源レベルVoを適切に選択
することにより、第７図に示したように、ベース電位は
双安定状態（Ａ、Ｂ）をとることになる。
このような構成において、書き込みワード線20の電位
がロウレベル状態の場合は、書き込み用のスイッチング
素子21はオフ状態であり、ベース端子19は第７図のＡ点
かＢ点に相当するいずれかの安定点にある。このような
状態にあって、書き込みワード線20にパルス信号を印加
すると、書き込み用のスイッチング素子21はオン状態と
なった後オフ状態に戻る。この時に、書き込み信号線22
の電位に応じて、ベース端子19の安定点が決定され、デ
ータの書込みが行なわれる。
がロウレベル状態の場合は、書き込み用のスイッチング
素子21はオフ状態であり、ベース端子19は第７図のＡ点
かＢ点に相当するいずれかの安定点にある。このような
状態にあって、書き込みワード線20にパルス信号を印加
すると、書き込み用のスイッチング素子21はオン状態と
なった後オフ状態に戻る。この時に、書き込み信号線22
の電位に応じて、ベース端子19の安定点が決定され、デ
ータの書込みが行なわれる。
次にデータを読み出す場合は、まず、読み出し信号線
26に所定の電圧を印加して、読み出し信号線26の浮遊容
量27を充電する。この後、読み出しワード線24の電位を
ハイレベル状態にして、読み出し用のスイッチング素子
25をオン状態にする。
26に所定の電圧を印加して、読み出し信号線26の浮遊容
量27を充電する。この後、読み出しワード線24の電位を
ハイレベル状態にして、読み出し用のスイッチング素子
25をオン状態にする。
これにより、コレクタ電流が流れるが、ベース端子19
の安定点に応じてコレクタ電流が異なるので、読み出し
信号線26の電位の時間変化はベース端子19の安定点に応
じて異なる。即ち、読み出し用のスイッチング素子25を
オン状態として、所定時間が経過した後の読み出し信号
線26の電位が所定値以上であれば、ベース端子19は第７
図のＡ点に相当する安定点にあることがわかる。
の安定点に応じてコレクタ電流が異なるので、読み出し
信号線26の電位の時間変化はベース端子19の安定点に応
じて異なる。即ち、読み出し用のスイッチング素子25を
オン状態として、所定時間が経過した後の読み出し信号
線26の電位が所定値以上であれば、ベース端子19は第７
図のＡ点に相当する安定点にあることがわかる。
逆に、所定値以下であれば、ベース端子19はＢ点に相
当する安定点にあることがわかる。読み出しが終了した
後は、読み出しワード線26の電位をロウレベル状態にし
て読み出し用のスイッチング素子25をオフ状態とする。
この読み出しの間、ベース端子19の安定点が変化するこ
とはない。
当する安定点にあることがわかる。読み出しが終了した
後は、読み出しワード線26の電位をロウレベル状態にし
て読み出し用のスイッチング素子25をオフ状態とする。
この読み出しの間、ベース端子19の安定点が変化するこ
とはない。
このように、ベース電位の双安定状態として書込まれ
たデータが、読出し信号線26の電位の違いとして読出さ
れる。
たデータが、読出し信号線26の電位の違いとして読出さ
れる。
このようなフリップフロップを２次元配列することに
より、半導体記憶装置における記憶部を従来に比して少
ない占有面積で構成することが可能となる。
より、半導体記憶装置における記憶部を従来に比して少
ない占有面積で構成することが可能となる。
［発明の効果］ 以上説明したように、この発明の一方によれば、ベー
ス領域の一部とエミッタ領域との接合によりトンネルダ
イオードを形成し、ベース領域の他の領域とエミッタ領
域及びコレクタ領域とでバイポーラトランジスタを形成
するようにしたので、負性抵抗特性と増幅機能を兼備
し、高集積化、量産性に優れた半導体装置を提供するこ
とがでる。
ス領域の一部とエミッタ領域との接合によりトンネルダ
イオードを形成し、ベース領域の他の領域とエミッタ領
域及びコレクタ領域とでバイポーラトランジスタを形成
するようにしたので、負性抵抗特性と増幅機能を兼備
し、高集積化、量産性に優れた半導体装置を提供するこ
とがでる。
一方、この発明の他方によれば、上記した負性抵抗特
性と増幅機能を兼備した半導体装置におけるベース領域
に、外部から双安定状態をとるベース電位を選択的に与
えるようにしたので、ベース電位として与えられた双安
定状態をコレクタ電流の違いとして区別して読出すこと
が可能となり、これにより、高集積化、量産性に優れた
フリップフロップを提供することができる。
性と増幅機能を兼備した半導体装置におけるベース領域
に、外部から双安定状態をとるベース電位を選択的に与
えるようにしたので、ベース電位として与えられた双安
定状態をコレクタ電流の違いとして区別して読出すこと
が可能となり、これにより、高集積化、量産性に優れた
フリップフロップを提供することができる。
また、このフリップフロップをメモリセルとして使用
することによって、半導体記憶装置の小型大容量化を実
現することができるようになる。
することによって、半導体記憶装置の小型大容量化を実
現することができるようになる。
第１図はこの発明の一実施例に係わる半導体装置の構造
を示す断面図、第２図は第１図に示す装置の等価回路を
示す図、第３図は第１図に示す装置の製造方法を示す工
程断面図、第４図は第１図に示す装置を用いたフリップ
フロップの原理を説明するための回路図、第５図はフリ
ップフロップの動作説明図、第６図及び第８図はフリッ
プフロップの他の構成を示す回路図、第７図及び第９図
はそれぞれ第６図及び第８図に対応したフリップフロッ
プの特性図、第10図はフリップフロップの具体的な構成
を示す回路図である。 １……半導体基板、２……コレクタ領域、 ３……埋込みコレクタ領域、 ４……高濃度ベース領域、５……ベース領域、 ６……コンタクコレクタ領域、 ７……エミッタ領域、 ８……トンネルダイオード、 ９……バイポーラトランジスタ、 10、11、12……レジスト、 13……半導体装置、14……定抵抗素子、 16……トンネルダイオード、 17……定電流電源、 20……書込みワード線、 21……書込み用のスイッチング素子、 22……書込み信号線、 24……読出しワード線、 25……読出し用のスイッチング素子、 26……読出し信号線。
を示す断面図、第２図は第１図に示す装置の等価回路を
示す図、第３図は第１図に示す装置の製造方法を示す工
程断面図、第４図は第１図に示す装置を用いたフリップ
フロップの原理を説明するための回路図、第５図はフリ
ップフロップの動作説明図、第６図及び第８図はフリッ
プフロップの他の構成を示す回路図、第７図及び第９図
はそれぞれ第６図及び第８図に対応したフリップフロッ
プの特性図、第10図はフリップフロップの具体的な構成
を示す回路図である。 １……半導体基板、２……コレクタ領域、 ３……埋込みコレクタ領域、 ４……高濃度ベース領域、５……ベース領域、 ６……コンタクコレクタ領域、 ７……エミッタ領域、 ８……トンネルダイオード、 ９……バイポーラトランジスタ、 10、11、12……レジスト、 13……半導体装置、14……定抵抗素子、 16……トンネルダイオード、 17……定電流電源、 20……書込みワード線、 21……書込み用のスイッチング素子、 22……書込み信号線、 24……読出しワード線、 25……読出し用のスイッチング素子、 26……読出し信号線。
フロントページの続き (72)発明者 谷本 弘吉 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝総合研究所内 (56)参考文献 特開 昭62−295454（ＪＰ，Ａ) 特開 平２−71553（ＪＰ，Ａ) 特公 昭40−21661（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/33 - 21/331 H01L 29/68 - 29/73
Claims (2)
- 【請求項１】第１導電型の半導体基板上に形成された第
２導電型のコレクタ領域と、前記コレクタ領域中にイオ
ン注入により形成された第１導電型のベース領域と、 前記ベース領域中にイオン注入により不純物が高濃度に
導入されて形成された第２導電型のエミッタ領域とを備
え、 前記ベース領域は、前記コレクタ領域と前記エミッタ領
域間を流れる電流を制御し、前記ベース領域における前
記エミッタ領域に接する一部ベース領域は、他のベース
領域に比して不純物が高濃度に導入され、前記一部ベー
ス領域と前記エミッタ領域との間で負性抵抗特性を有す
るトンネルダイオードを形成してなる ことを特徴とする半導体装置。 - 【請求項２】前記請求項１記載の第１の半導体装置と、 エミッタ端子が前記請求項１記載の第１の半導体装置の
ベース端子に接続され、前記請求項１記載の第１の半導
体装置のベース電位に双安定状態を設定する負荷素子と
なる前記請求項１記載の第２の半導体装置を備え、 前記請求項１記載の第１の半導体装置のベース電位の双
安定状態としてデータを記憶してなる ことを特徴とする記憶素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25546989A JP2952828B2 (ja) | 1989-09-30 | 1989-09-30 | 半導体装置及び同装置を用いた記憶素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25546989A JP2952828B2 (ja) | 1989-09-30 | 1989-09-30 | 半導体装置及び同装置を用いた記憶素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03119730A JPH03119730A (ja) | 1991-05-22 |
| JP2952828B2 true JP2952828B2 (ja) | 1999-09-27 |
Family
ID=17279201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25546989A Expired - Lifetime JP2952828B2 (ja) | 1989-09-30 | 1989-09-30 | 半導体装置及び同装置を用いた記憶素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2952828B2 (ja) |
-
1989
- 1989-09-30 JP JP25546989A patent/JP2952828B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03119730A (ja) | 1991-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100299344B1 (ko) | 다이나믹랜덤액세스메모리용이득셀과바이씨모스다이나믹랜덤액세스메모리제조방법 | |
| US6404018B1 (en) | Static memory cell and method of manufacturing a static memory cell | |
| US3643235A (en) | Monolithic semiconductor memory | |
| KR100712089B1 (ko) | 반도체메모리장치 및 그 제조방법 | |
| US4290185A (en) | Method of making an extremely low current load device for integrated circuit | |
| JP3156307B2 (ja) | 一電子トンネルトランジスタ及びその集積回路 | |
| JPS6050066B2 (ja) | Ｍｏｓ半導体集積回路装置 | |
| EP0078222B1 (en) | Integrated circuit bipolar memory cell | |
| US4251876A (en) | Extremely low current load device for integrated circuit | |
| JP4336758B2 (ja) | メモリ装置 | |
| JP2952828B2 (ja) | 半導体装置及び同装置を用いた記憶素子 | |
| US4143421A (en) | Tetrode transistor memory logic cell | |
| US4431305A (en) | High density DC stable memory cell | |
| JP3400894B2 (ja) | スタティック型半導体記憶装置 | |
| US4257059A (en) | Inverse transistor coupled memory cell | |
| US4589096A (en) | IIL semiconductor memory including arrangement for preventing information loss during read-out | |
| JP2618898B2 (ja) | 記憶装置 | |
| JP2515033B2 (ja) | 半導体スタティックメモリ装置の製造方法 | |
| JP3143180B2 (ja) | 半導体不揮発性記憶装置とその書き込み方法 | |
| JP3290779B2 (ja) | 半導体記憶装置及びその情報記憶方法 | |
| GB1597725A (en) | Integrated circuit memory | |
| JPH03203095A (ja) | 半導体記憶装置 | |
| US4336604A (en) | Monolithic static memory cell | |
| JP2829088B2 (ja) | 半導体記憶装置 | |
| JPS644348B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |