JPH03119730A - 半導体装置及び同装置を用いた記憶素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、トンネル効果による負性抵抗特性と増幅作
用を兼備する半導体装置及び、同装置を備えたフリップ
フロップに関する。

（従来の技術） 二電極間に負性抵抗特性を有する半導体装置としては、
例えば、トンネルダイオードや共鳴トンネルダイオード
がある。これらの素子を用いれば、通常のＭＯＳＦＥＴ
　（ＭＯ３構造電界効果型トランジスタ）などを用いる
場合よりも、少数の構成素子により、フリップフロップ
を実現できる。

しかしながら、トンネルダイオード、共鳴トンネルダイ
オード共に増幅特性を備えていないので、これらの素子
を用いたフリップフロップを高集積化するためには、次
の問題を解決する必要がある。

まず、フリップフロップにデータを保持するために必要
な保持電流は、トンネルダイオードの電圧電流特性と負
荷抵抗により決定されるので、消費電力を増加させずに
高集積化するためには、この保持電流を小さく抑える必
要がある。また、フリップフロップの保持データを外部
へ出力するためには、出力信号線の浮遊容量等の容量成
分を充電したり、逆に放電したりする必要がある。この
ための電流はトンネルダイオードに流れる電流で規定さ
れるので、保持データを高速に読み出すためには、トン
ネルダイオードの電流は大きい方がよい。

このような問題点を解決するためには、負性抵抗特性を
有し、さらに、増幅特性をも備えた半導体装置が必要と
なる。

このような特性をもつ素子としては、例えば、共鳴トン
ネリングトランジスタが従来から知られている。この素
子はベース・エミッタに超格子層からなる共鳴トンネル
ダイオードが形成されている。しかしながら、このよう
な素子は、ＧａＡｓなどの化合物半導体基板を用いて、
ＭＢＥ（分子線エピタキシー法）などの方法により製造
しなければならない。このため、高集積化、量産化には
不向であった。

（発明が解決しようとする課題） 上述したように、負性抵抗特性と増幅特性をともに備え
、高集積化、量産化に優れているシリコン基板を用いて
製造できる半導体装置は、従来にあっては存在しなかっ
た。

そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、負性抵抗特性と増幅特性を
兼備して、高集積化、量産化に優れた半導体装置及び、
この半導体装置を備えたフリップフロップを提供するこ
とにある。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、第１導電型のコレクタ領域
と、不純物が高濃度に導入された第１導電型のエミッタ
領域と、前記コレクタ領域と前記エミッタ領域に挟まれ
て、前記コレクタ領域と前記エミッタ領域間を流れる電
流を制御する第２導電型のベース領域とからなる半導体
装置において、この発明の一態様は、前記ベース領域に
おける前記エミッタ領域に接する一部ベース領域が、他
のベース領域に比して不純物が高濃度に導入され、前記
一部ベース領域と前記エミッタ領域との間で縮退状態と
なる接合を形成してなる。

一方、この発明の他の態様は、前記半導体装置と、前記
半導体装置におけるベース領域に双安定状態をとるベー
ス電位の何れか一方を選択的に供給する手段とからなる
。

（作用） 上記一方の構成において、この発明の一態様は、一部ベ
ース領域とエミッタ領域との接合においてトンネルダイ
オードを形成し、他のベース領域及びコレクタ領域とエ
ミッタ領域とでバイポーラトランジスタを形成するよう
にしている。

一方、上記他方の構成において、この発明の他の態様は
、上記一方の構成におけるベース領域に双安定状態をと
るベース電位の何れか一方を選択的に与え、安定状態の
ベース電位の違いをコレクタ電流の違いとして外部に読
出すようにしている。

（実施例） 以下、図面を用いてこの発明の詳細な説明する。

第１図はこの発明の一実施例に係わる半導体装置の構造
を示す断面図である。

第１図において、Ｐ型化されたシリコンの半導体基板１
上には、ｎ型の不純物領域からなるコレクタ領域２が形
成されており、このコレクタ領域２と基板１との間には
、ｎ＋型の不純物領域からなる埋込みコレクタ領域３が
、コレクタ領域２と基板１の間に埋込まれるようにして
形成されている。

コレクタ領域２中には、その表層部に例えば１０　”ｃ
ｍ−’以上の高濃度にＰ型の不純物が導入されたＰ＋型
の不純物領域からなる高濃度ベース領域４と、比較的濃
度の低いＰ型の不純物領域からなるベース領域５とが互
いに隣接して形成されている。また、コレクタ領域２に
は、表面から埋込みコレクタ領域３に達するｎ＋型の不
純物領域からなり、埋込みコレクタ領域３とコレクタ電
極（図示せず）を接続するコレクタコンタクト領域６が
形成されている。

高濃度ベース領域４及びベース領域５中には、その表層
部の両頭域に含まれるように、例えば１、０２０ｃｍ−
３以上の高濃度にｎ型の不純物が導入されたｎ１型の不
純物領域からなるエミッタ領域７が形成されている。

このような構造において、高濃度ベース領域４とエミッ
タ領域７とでは、１０２１０２Ｏ’以上の不純物濃度か
らなるＰＮ接合を形成している。これにより、高濃度ベ
ース領域４とエミッタ領域７とで、トンネル特性（負性
抵抗特性）を呈するトンネルダイオードが形成されるこ
とになる。

一方、エミッタ領域７とベース領域５とでＰＮ接合が形
成され、通常のダイオードとして動作するが、同時にエ
ミツタ領域７／高濃度ベース領域４、ベース領域５／コ
レクタ領域２で増幅特性を有するＮＰＮ型のバイポーラ
トランジスタとして動作することになる。

ここで、ベース領域として、高濃度ベース領域４だけで
なく比較的低濃度のベース領域５があるために、上述し
たバイポーラトランジスタを動作させた場合に、十分な
増幅利得を得ることが可能となる。また、エミッタ領域
７をトンネルダイオードの一方の接合とするために、１
０２°Ｃｆｌ＋−３以上の高濃度に不純物を導入してい
るが、通常のバイポーラトランジスタのエミッタ領域で
あってもこの程度の不純物濃度を有しているので、上述
したバイポーラトランジスタの特性に影響を与えること
なく、トンネルダイオードを形成することが可能となる
。

以上述べたように、第１図に示した構造にあっては、通
常のバイポーラトランジスタの構造に比べて、ベース領
域の一部の不純物濃度を高濃度にすることにより、第２
図の等価回路に示すように、負性抵抗特性を有するトン
ネルダイオード８と増幅作用を有するバイポーラトラン
ジスタ９からなる半導体装置を実現することができる。

ここで、通常のトンネルダイオードと通常のバイポーラ
トランジスタを半導体基板上に別々に形成し、ダイオー
ドのアノードとトランジスタのベースおよびダイオード
のカソードとトランジスタのエミッタを電気的に接続す
れば同様の特性を持つ素子を製造することができる。し
かしながら、素子の小形化、微細化の観点からは、上述
した構造から明らかなように、この発明の方が優れてい
る。

次に、上記した構造の半導体装置の一製造方法を、第３
図に示す製造工程断面図を用いて説明する。

まず、通常用いられているバイポーラトランジスタと同
様の工程により、ｐ型シリコン基板１上に、不純物濃度
を１０１６ｃｍ−３程度とするコレクタ領域２、不純物
濃度をＩＱ２０ｃｍ−’程度とする埋込みコレクタ領域
３及び、コレクタコンタクト領域６を形成する（第３図
（ａ））。

次に、第１のレジスト１０を全面に塗布した後パターニ
ングし、パターニングされた第１のレジスト１０をマス
クとして、ｎ型の不純物として例えばひ素をドーズｆｉ
ｔ　Ｉ　Ｘ　１０１６ｃｍ−２程度、注入エネルギ−３
０ｋｅＶ程度でイオン注入する。その後、例えば温度９
００℃で６０分間の熱処理を行なう。これにより、１０
２０ｃｍ−３以上の高濃度のエミッタ領域７を形成する
（第３図（ｂ））。

次に、第１のレジスト１０を除去した後、第２のレジス
ト１１を全面に塗布した後パターニングし、パターニン
グされた第２のレジスト１１をマスクとして、ｐ型の不
純物として例えばボロンをドースｍ５×１０１３ＣＩＴ
ｌ−２程度、注入工＊　／ｌ／　キー　４０ｋｅＶ程度
でイオン注入する（第３図（Ｃ））。

次に、第２のレジスト１１を除去した後、第３のレジス
ト１２を全面に塗布した後パターニングし、パターニン
グされた第３のレジストをマスクとして、ｐ型の不純物
として例えばボロンをドーズｊｌＥｔ　５　Ｘ　１０　
”ｃｒｎ−’程度、注入エネルギー３０にｅＶ程度でイ
オン注入する。その後、例えば温度９００℃で３０分間
の熱処理を行う。これにより、エミッタ領域７の周囲を
囲むように、１０２０ｃｌＴｌ−３以上の濃度の高濃度
ベース領域４と、比較的低濃度のベース領域５を隣接し
てコレクタ領域２中に形成する（第３図（ｄ））。

次に、第３のレジスタ１２を除去して、第１図に示した
構造が得られる。

次に、このようにして得られる半導体装置を用いたフリ
ップフロップについて説明する。

第４図は第１図に示した半導体装置を用いたフリップフ
ロップの原理を説明するための回路図である。

第４図に示すように、このフリップフロップは、半導体
装置１３のベース端子に負荷抵抗素子１４を挟んで定電
圧電源から定電圧ｖＯを供給するように構成されている
。このような構成にあっては、負荷抵抗素子１４を適切
に選択することによって、第５図に示すように二つの安
定点ＡＳＢをベース電位に持たせることができる。ベー
ス端子と負荷抵抗素子１４の接続点１５にｖＡ程度のパ
ルス電圧を印加すると、現在の安定点に依存せず接続点
１５は第５図に示すＡ点で安定する。同様に、接続点１
５にＶＢ程度のパルス電圧を印加するとＢ点で安定する
。これらの動作はフリップフロップへのデータの書き込
み動作に相当する。

次に、データの読み出しはコレクタ電流を用いて行なわ
れる。安定点のＡ点とＢ点は、第５図に示すようにベー
ス・エミッタ間電圧が異なり、ベース電流はＡ点の方が
Ｂ点より大きい。これはベース・エミッタ間のｐゝｎ＋
接合のトンネルダイオードの特性によるものであり、ベ
ース電流の内、ｐｎ＋接合による成分を比べると、Ｂ点
の方がＡ点より大きい。また、ベース・エミッタ間のｐ
＋ｎ＋接合に流れる電流は、トランジスタ動作にほとん
ど影響を与えないので、ｎｐｎ）ランジスタのコレクタ
電流はＢ点で安定している場合の方が大きい。

一方、ｎｐｎ　）ランジスタの電流増幅作用により、安
定点におけるコレクタ電流の差（Ｉ。

Ｉｃ）は、ベース電流の差（■＾−Ｉｓ）より非常に大
きい。このため、このコレクタ電流の大きな差により、
Ａ点かＢ点のどちらで安定しているかということがわか
り、これがデータの読み出しに相当する。

ここで、コレクタ電流がベースに与える影響は少ないの
で、データ読み出し時に書き込まれていたデータを書き
替えてしまうことはなく、ＳＲＡＭ（Ｓｔａｔｉｃ　　
Ｒａｎｄｏｍ　　ＡｃｃｅｓｓＭｅｍｏｒｙ）のメモリ
セルとして好適である。

このように、通常のトランジスタを用いてフリップフロ
ップを構成する場合に比べて、少ない数の素子で実現で
き、フリップフロップの小型化を図ることができる。

次に、データを外部に読み出すためには、浮遊容量など
の出力信号線上の容量を充電または放電する必要がある
が、この充放電はコレクタ電流により行なわれる。コレ
クタ電流はベース電流に比べると極めて大きいため、単
なるトンネルダイオードによりフリップフロップを構成
した場合に比べて高速な読み出し動作が可能となる。

また、データ保持に必要な消費電力はベース電流ＩＡと
ＩＢで決まり、読み出しに必要な時間はコレクタ電流Ｉ
Ｏで決まる。このため、読み出し動作を高速にしたまま
ベース電流■いとＩ８を小さくすることができるので、
低消費電力を達成することができる。

ここでは、定電圧電源と定抵抗素子１４を負荷として用
いた構成について説明したが、第６図に示すように、定
電圧電源とトンネルダイオード１６を用いると、第７図
のような双安定点を持たせることができる。また、第８
図に示すように定電流電源を用いると、第９図のような
双安定点を持たせることができる。したがって、このよ
うな構成を用いてフリップフロップを構成することもて
きる。

第１０図は上述したフリップフロップの具体的な回路構
成を示す回路図である。

第１０図において、フリップフロップは、上記実施例で
説明した半導体装置１３の負荷素子として、この半導体
装置のベース端子とコレクタ端子を接続してトンネルダ
イオード１８として機能させるようにしたものを用いて
いる。このトンネルダイオード１８は、定電圧電源とベ
ース端子１９との間に接続されている。

半導体装置１３は、そのベース端子１９が、書込みワー
ド線２０にゲート端子が接続されている書込み用のスイ
ッチング素子２１を介して書込み信号線２２に接続され
ている。また、半導体装置１３は、そのコレクタ端子２
３が、読出しワード線２４にゲート端子が接続されてい
る読出し用のスイッチング素子２５を介して読出し信号
線２６に接続されている。ここで、定電圧電源の電源レ
ベルＶｏを適切に選択することにより、第７図に示した
ように、ベース電位は双安定状１＠　（ＡＳＢ）をとる
ことになる。

このような構成において、書き込みワード線２０の電位
がロウレベル状態の場合は、書き込み用のスイッチング
素子２１はオフ状態であり、ベース端子１９は第７図の
Ａ点かＢ点に相当するいずれかの安定点にある。このよ
うな状態にあって、書き込みワード線２０にパルス信号
を印加すると、書き込み用のスイッチング素子２１はオ
ン状態となった後オフ状態に戻る。この時に、書き込み
信号線２２の電位に応じて、ベース端子１９の安定点が
決定され、データの書込みが行なわれる。

次にデータを読み出す場合は、まず、読み出し信号線２
６に所定の電圧を印加して、読み出し信号線２６の浮遊
容量２７を充電する。この後、読み出しワード線２４の
電位をハイレベル状態にして、読み出し用のスイッチン
グ素子２５をオン状態にする。

これにより、コレクタ電流が流れるが、ベース端子１９
の安定点に応じてコレクタ電流が異なるので、読み出し
信号線２６の電位の時間変化はベース端子１９の安定点
に応じて異なる。即ち、読み出し用のスイッチング素子
２５をオン状態として、所定時間が経過した後の読み出
し信号線２６の電位が所定値以上であれば、ベース端子
１９は第７図のＡ点に相当する安定点にあることがわか
る。

逆に、所定値以下であれば、ベース端子１９はＢ点に相
当する安定点にあることがわかる。読み出しが終了した
後は、読み出しワード線２６の電位をロウレベル状態に
して読み出し用のスイッチング素子２５をオフ状態とす
る。この読み出しの間、ベース端子１９の安定点が変化
することはない。

このように、ベース電位の双安定状態として書込まれた
データが、読出し信号線２６の電位の違いとして読出さ
れる。

このようなフリップフロップを２次元配列することによ
り、半導体記憶装置における記憶部を従来に比して少な
い占有面積で構成することが可能となる。

［発明の効果］ 以上説明したように、この発明の一方によれば、ベース
領域の一部とエミッタ領域との接合によりトンネルダイ
オードを形成し、ベース領域の他の領域とエミッタ領域
及びコレクタ領域とてバイポーラトランジスタを形成す
るようにしたので、負性抵抗特性と増幅機能を兼備し、
高集積化、量産性に優れた半導体装置を提供することが
できる。

一方、この発明の他方によれば、上記した負性抵抗特性
と増幅機能を兼備した半導体装置におけるベース領域に
、外部から双安定状態をとるベース電位を選択的に与え
るようにしたので、ベース電位として与えられた双安定
状態をコレクタ電流の違いとして区別して読出すことが
可能となり、これにより、高集積化、量産性に優れたフ
リップフロップを提供することができる。

また、このフリップフロップをメモリセルとして使用す
ることによって、半導体記憶装置の小型大容量化を実現
することができるようになる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係わる半導体装置の構造
を示す断面図、第２図は第１図に示す装置の等節回路を
示す図、第３図は第１図に示す装置の製造方法を示す工
程断面図、第４図は第１図に示す装置を用いたフリップ
フロップの原理を説明するための回路図、第５図はフリ
ップフロップの動作説明図、第６図及び第８図はフリッ
プフロップの他の構成を示す回路図、第７図及び第９図
はそれぞれ第６図及び第８図に対応したフリップフロッ
プの特性図、第１０図はフリップフロップの具体的な構
成を示す回路図である。 １・・・半導体基板、　　２・・・コレクタ領域、３・
・・埋込みコレクタ領域、 ４・・・高濃度ベース領域、　　５・・・ベース領域、
６・・・コンタクトコレクタ領域、 ７・・・エミッタ領域、 ８・・・トンネルダイオード、 ９・・・バイポーラトランジスタ、 １０．１１．１２・・・レジスト、 １３・・・半導体装置、　　　１４・・・定抵抗素子、
１６・・・トンネルダイオード、 １７・・・定電流電源、 ２０・・・書込みワード線、 ２１・・・書込み用のスイッチング素子、２２・・・書
込み信号線、 ２４・・・読出しワード線、 ２５・・・読出し用のスイッチング素子、２６・・・読
出し信号線。

Claims (3)

【特許請求の範囲】
1. （１）第１導電型のコレクタ領域と、 不純物が高濃度に導入された第１導電型のエミッタ領域
   と、 前記コレクタ領域と前記エミッタ領域に挟まれて、前記
   コレクタ領域と前記エミッタ領域間を流れる電流を制御
   する第２導電型のベース領域と、からなる半導体装置に
   おいて、 前記ベース領域における前記エミッタ領域に接する一部
   ベース領域は、他のベース領域に比して不純物が高濃度
   に導入され、前記一部ベース領域と前記エミッタ領域と
   の間で縮退状態となる接合を形成してなることを特徴と
   する半導体装置。
2. （２）前記半導体装置と、 前記半導体装置におけるベース領域に双安定状態をとる
   ベース電位の何れか一方を選択的に供給する手段とを有
   することを特徴とするフリップフロップ。
3. （３）前記フリップフロップは、半導体記憶装置におけ
   る記憶セルとして用いることを特徴とする請求項２記載
   のフリップフロップ。