JPH02245930A - 演算命令処理装置 - Google Patents

演算命令処理装置

Info

Publication number
JPH02245930A
JPH02245930A JP1068378A JP6837889A JPH02245930A JP H02245930 A JPH02245930 A JP H02245930A JP 1068378 A JP1068378 A JP 1068378A JP 6837889 A JP6837889 A JP 6837889A JP H02245930 A JPH02245930 A JP H02245930A
Authority
JP
Japan
Prior art keywords
command
parameter
parameters
code
commands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1068378A
Other languages
English (en)
Inventor
Kokichi Taniai
谷合 高吉
Hajime Sato
一 佐藤
Tadashi Saito
正 斎藤
Hidetoshi Shimura
志村 英年
Shinji Oyamada
信次 小山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Microcomputer Systems Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Microcomputer Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Microcomputer Systems Ltd filed Critical Fujitsu Ltd
Priority to JP1068378A priority Critical patent/JPH02245930A/ja
Priority to EP19900302749 priority patent/EP0389175A3/en
Priority to KR1019900003484A priority patent/KR940004742B1/ko
Publication of JPH02245930A publication Critical patent/JPH02245930A/ja
Priority to US08/453,475 priority patent/US5655114A/en
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術(第5図〜第6図) 発明が解決しようとする課題 課題を解決するための手段 作用 実施例(第1図〜第4図) 発明の効果 〔概要〕 コマンドを取込んで処理を行う演算命令処理装置にかか
り、特に、画像処理に好適な演算命令処理装置に関し、 演算命令処理の実行速度を向上させ、プログラム領域の
利用効率を向上させる演算命令処理装置を提供すること
を目的とし、 コマンドを取込むコマンド取込制御部と、前記コマンド
取込制御部により取込まれたコマンドに基づいて処理を
実行するコマンド実行部とを有する演算命令処理装置に
おいて、同一のオペレーションコードを持つコマンドコ
ードと、同数のパラメータとを有するコマンドによる処
理が連続している場合に、第1番目に処理されるべきコ
マンドについてはコマンドコードとパラメータを取込み
、残りのコマンドについては、パラメータのみを取込ん
で順次処理するように構成する。
〔産業上の利用分野〕
本発明は外部から演算命令(以下、コマンドという。)
を取込んで処理する演算命令処理装置に係り、特に、画
像処理に好適な演算命令処理装置に関する。
画像処理等を行う場合、外部からコマンドを取込むこと
が行われる。コマンドは、一般に、演算内容を示すオペ
レーションコードoPとその演算に使用する数値情報と
してのパラメータとで構成される。この場合、1つのコ
マンドではオペレーションコードOPは1つであり、こ
れに0もしくは1〜m個のパラメータが組み合わされる
通常、演算命令処理装置は、処理実行に当たって、各コ
マンド単位でオペレーションコードoPまたはパラメー
タを取込むのであるが、処理効率、データ転送効率の向
上を目的として、ブリフェッチという手法が用いられる
ブリフェッチとは1.実行しようとするコマンドの次の
コマンドを先行的に取込んでレジスタ等に格納しておく
ことである。本発明は主として、このブリフェッチを行
う場合の制御に関するものである。
〔従来の技術〕
演算命令処理装置において、コマンドを実行する場合、
各コマンドの内容は全て異なっているとは限らず、オペ
レーションコードOPが同じでパラメータ数も同一、唯
一パラメータの内容のみが異なるコマンドが繰り返し連
続するような場合が多くある。
その様な場合のコマンドの例を第5図に示す。
すなわち、複数のコマンドC]、C2、・・・ Cnが
連続する場合において、各オペレーションコードOPは
全て同じであり、パラメータPXI〜P4(但し、Xは
1〜n)の数も1〜m個で同じであり、パラメータPx
l〜Pxmの内容のみが異なっている。この様なコマン
ドを処理する場合の従来の例を第6図(a)〜(c)に
示す。
第6図(a)は、コマンドブリフェッチを行いコマンド
の取込みが実行に隠れる場合(実行時間≧取込み時間の
場合)のタイミングチャートである。まず、時刻t1に
おいて、コマンドc1を取込む。次に、時刻t2におい
てコマンドC1のオペレーションコードをコマンド実行
部でデコードする。デコード後、時刻t3においてコマ
ンドC1の実行を行うと同時にコマンドc2を取込み、
以下、同様の処理をコマンドCnまで行う。
第6図(b)は、コマンドプリフェッチを行いコマンド
の取込みが実行に隠れない場合のタイミ〉・グチヤード
である。まず、時刻t】において、コマンドC1を取込
む。次に、時刻t2においてコマンドC1のオペレーシ
ョンコードをコマンド実行部でデコードする。デコード
後、時刻t3においてコマンドC1の実行を行うと同時
にコマンドC2を取込み、さらに時刻t4において、コ
マンドC2のオペレーションコードをコマンド実行部で
デコードする。デコード後、時刻t5においてコマンド
C2の実行を行うと同時にコマンドC3を取込み、以下
、同様の処理をコマンドCnまで行う。
第6図(C)は、コマンドプリフェッチを行わない場合
のタイミングチャートである。まず、時刻11において
、コマンドC1を取込む。次に、時刻t2において、コ
マンドC1のオペレーションコードをコマンド実行部で
デコードする。デコード後、時刻t3においてコマンド
C1の実行を行い、実行終了後、時刻t4においてコマ
ンドC2を取込み、以下、同様の処理をコマンドCnま
で行う。
このように、上記いずれの場合でも、コマンドC1、C
2、・・・ Cnを処理する場合、コマンドC1、C2
、・・・ Cnを取込む際には必ずオペレーションコー
ドop、パラメータPx1〜Px□を一体で取込むため
、同一オペレーションコードを重複して取込むことにな
る。
〔発明が解決しようとする課題〕
上記従来例においては、パラメータのみ異なる同一のオ
ペレーションコードの複数のコマンドを繰り返し実行す
る場合、すでに同一のオペレーションコードが取込まれ
、かつ、デコードされているにも拘らず、何度も同一の
オペレーションコードを取込んでデコードしなければな
らず、実行速度を低下させるという問題点があった。
また、プログラムを格納するプログラム領域においても
、同一のオペレージダンコードを重複して格納しなけれ
ばならないため、プログラム領域の利用効率が低下する
という問題点があった。
上記課題に鑑み、本発明は、演算命令処理の実行速度を
向上させ、プログラム領域の利用効率を向上させ得る演
算命令処理装置を提供することを目的とする。
〔課題を解決するための手段〕
上記課題を解決するため、本発明は、コマンド(C1〜
Cn)を取込むコマンド取込制御部(1)と、前記コマ
ンド取込制御部(1)により叩込まれたコマンド(C1
〜Cn)に基づいて処理を実行するコマンド実行部(2
)とを有する演算命令処理装置において、同一のオペレ
ーションコード(OP)を持つコマンドコード(CC)
と、同数のパラメータ(P  −P  :但し、Xは1
〜n)xi   x++ とを有するコマンド(C1〜Cn)による処理が連続し
ている場合に、第1番目に処理されるべきコマンド(C
1)についてはコマンドコ・・−ド(CC)とパラメー
タ(Pll”” Plm)を取込み、残りのコマンド(
C2〜Cn)については、パラメータ(p  −p  
:但し、yは2〜n)のみをyl   yi 取込んで順次処理するように構成した。
また、より具体的な態様では、前記第1番目のコマンド
(C1)のコマンドコード(CC)は、当該コマンド(
C1)に含まれるパラメータ数を示rパラメータ数情報
(B P)と、前記同一コマンドの連続数を示す繰返し
数情報(NP)とを在して構成した。
また、さらに具体的な態様では、前記コマンド取込制御
部(1)は前記・・2ラメータ数情報(B P)に基づ
いてカウントを行うパラメータ数カウンタ(5)と、前
記繰り返し数情報(B P)に基づいてカウントを行う
処理回数カウンタ(6)とを有して構成した。
〔作用〕
本発明によれば、同一のオペレーションコード(OP)
を持つコマンドコード(CC)と、同数のパラメータ(
P、1〜PYl、)とを有するコマンド(C1〜Cn)
による処理が連続している場合に、第1番目に処理され
るべきコマンド(C1)についてはコマンドコード(C
C)とパラメータ(Pit−pH1[)を取込み、残り
のコマンド(C2〜Cn )については、パラメータ(
P、1〜P )のみを取込んで順次処理を行う。
ll また、より具体的な態様では、前記第18番目のコマン
ド(C1)のコマンドコード(CC)に当該コマンド(
C1)に含まれるパラメータ数を示すパラメータ数情報
(BP)と、前記同一コマンドの連続数を示す繰返し数
情報(N P)とを含めたので、第1番目のコマンド(
C1)を処理することにより後続のコマンドのオペレー
ションコード(OP)の取込み並びにデコードの省略が
可能となる。
また、さらに具体的な態様では、前記コマンド取込制御
部(1)は前記パラメータ数情報(B P)に基づいて
カウントを行うパラメータ数カウンタ(5)と、前記繰
り返し数情報(BP)に基づいてカウントを行う処理回
数カウンタ(6)とを有するので、容易にパラメータの
取込みを行うことができるとともに、次に取込まれたデ
ータがコマンドコード(CC)であるか否かを容易に判
別することができる。
〔実施例〕
次に、第1図乃至第3図を参照して、本発明の実施例に
ついて詳細に説明する。
最初に、本発明において用いられるコマンドのデータ構
成について説明する。
第1図に示すように、コマンドC1はコマンドコードc
cとパラメータP11” Pimよりなり、コマンド0
2〜CnまではパラメータP、、−P、ll(但し、y
は2〜n)のみよりなっている。なお、コマンドコード
CCはオペレーションコードOPとパラメータ数情報B
Pおよび繰り返し数情報NPよりなっている。
第2図に本発明の実施例構成図を示す。
演算命令処理装置は、大別して、コマンドを取込むコマ
ンド取込制御部1と、コマンド取込制御部1により取込
まれたコマンドに基づいて処理を実行するコマンド実行
部2よりなっている。
コマンド取込制御部1はコマンド取込みの制御を行うコ
マンド取込部3と、コマンドを一時的に格納するコマン
ドレジスタ4と、取込んだパラメータ数をカウントする
パラメータ数カウンタ(BC)5と、同一オペレーショ
ンコードopによる処理を連続して行うべき回数をカウ
ントする処理回数カウンタ(RC)6と、コマンドコー
ドCCまたはパラメータPx□〜Pxllの書込み先を
指定するための書込信号7を出力する書込信号出力部8
と、コマンド実行部2に転送するデータがコマンドコー
ドCCかパラメータかを示すC/Pフラグ9を生成する
C / I)フラグ生成部10とを備えている。なお、
書込信号7は後述するコマンドコード書込信号20およ
びパラメータ書込信号25よりなっている。
コマンド実行部2は、ブリフェッチされたコマンドを格
納するブリフェッチレジスタ11と、実行直前のコマン
ドを格納する実行レジスタ12と、コマンドコードCC
内のオペレーションコードOPのデコードを行うデコー
ダ13と、デコードされたオペレーションコードの演算
内容を後述する実行レジスタ12内のパラメータレジス
タ12bのパラメータを用いて演算命令処理する実行ユ
ニット14よりなっている。
ブリフェッチレジスタ11は、オペレーションコードO
Pを格納するオペレーションコードレジスタ」−1aと
、パラメータを格納するパラメータレジスタ1 ]、 
bとを備えている。
実行レジスタ12は、オペレーションコードOPを格納
するオペレーションコードレジスタ12aとパラメータ
を格納するパラメータレジスタ12bを備えている。
コマンド取込制御部1は外部からのコマンドコードまた
はパラメータの取込みをインターフェース部15および
データ転送用の内部データバス】。6を介して行い、コ
マンド取込制御部1およびコマンド実行部2間のデータ
の受は渡しは内部データバス16を介して行っている。
また、コマンドの取込みは、当該コマンド取込制御部1
がデータ転送制御のマスクとして動作する、いわゆるマ
スタモードでも、当該コマンド取込制御部1が外部装置
(コマンド転送元)の転送制御に従う、いわゆるスレー
ブモードでも可能とする。
次に、動作について第3図のフローチャートを膠照して
説明する。
ここで、初期状態ではコマンド実行部2のブリフェッチ
レジスタ11および実行レジスタ12には何も設定され
ていないためコマンドが書込める状態にあることを示す
書込許可信号17がコマンド実行部2からコマンド取込
制御部1に出力されているものとする。
まず、コマンド取込部3はリセット信号18をC/Pフ
ラグ生成部10に出力し、C/Pフラグ生成部10はC
/Pフラグ9をコマンドコード側にセットする(ステッ
プSl)。
次に、コマンド取込部3は書込許可信号17が出力され
ているかを判断しくステップS2)、この場合は書込許
可信号17が出力されているのでインターフェース部1
5を制御して外部からコマンドコードCCまたはパラメ
ータPxL−Pxmの取込みを行う(ステップS3)。
次に、内部データバス16にそのコマンドコードCCま
たはパラメータPx□〜PxIllを出力するとともに
、コマンド書込信号1つを書込信号出力部8に出力し、
この時C/Pフラグ9は、コマンドコード側にセットさ
れているので、書込信号出力部8はコマンドレジスタ4
およびブリフェッチレジスタ11にコマンドコード書込
信号20を出力する(ステップS4)。
コマンドコード書込信号20が出力された場合にはコマ
ンドレジスタ4には当該コマンドコードCCが、また、
ブリフェッチレジスタ1〕、のオペレーションコードレ
ジスタllHにはコマンドコードCC内のオペレーショ
ンコードOPが書込まれる(ステップS5、S6)。
コマンド取込部3はコマンドレジスタ4にコマンドが書
込まれるとコマンドコードCC内のパラメータ数情報B
Pと、繰返し数情報NPを読込み、それぞれパラメータ
数カウンタ(BC)5と処理回数カウンタ(RC)6に
セットする(ステップS7)。
また、コマンド実行部2では書込許可信号17がリセッ
トされる(ステップS8)。
なお、コマンド取込部3ではコマンドの実行単位毎の最
初にC/Pフラグ9の判別を行うため、コマンドコード
CCまたはパラメータPX1〜Pxliが書込まれた時
点で書込許可信号17をリセットすることも可能である
次に、コマンド取込部3はパラメータ数カウンタ(BC
)5が0の場合に出力されるパラメータ零信号21が出
力されたか否かを判断する(ステップS9)。
以下、(a)パラメータ零信号21が出力された場合お
よび(b)パラメータ零信号21が出力されない場合に
ついてそれぞれ説明する。
(a)パラメータ零信号が出力された場合パラメータ零
信号21が出力された場合にはパラメータ無しのコマン
ドコードCCであるので、コマンド取込制御部1からコ
マンド実行部2にはパラメータ終了信号22が出力され
る(ステップ520)。
次に、コマンド取込部3はコマンドセット信号23を出
力してC/Pフラグ9をコマンドコードCC側にセット
した後(ステップ521)、コマンドが終了かを判断し
くステップ522)、コマンドが終了していない場合に
は再びステップS2の処理に戻り、コマンド取込制御部
1では次のコマンドが取込まれることになる。また、コ
マンド終了の場合には処理を終了する。
上記処理(ステップ82〜823)中にコマンド実行部
2ではパラメータ終了信号22が出力されたか否かを常
に判断しくステップ523)、パラメータ終了信号22
が出力された場合にはパラメータ終了信号22をリセッ
トしくステップ524)、実行終了か否かを判別する(
ステップ525)。実行終了でない場合にはそのまま待
機し、実行終了の場合にはブリフェッチレジスタ11の
オペレーションコードレジスタ1]、a内のオペレーシ
ョンコードOPを実行レジスタ12のオペレーションコ
ードレジスタ12aに転送する(ステップ526)。
コマンド実行部2は書込許可信号17をコマンド取込制
御部に出力する(ステップ527)。
コマンド実行部2はオペレーションコードOPがすでに
デコードされているかを判断しくステップ528)、す
でにデコードされている場合には、処理をステップS3
0に移し、まだデコードされていない場合にはオペレー
ションコードOPをデコーダ11に転送し、デコードす
る(ステップ529)。
コマンド実行部2は実行ユニット12により演算命令処
理を実行する(ステップ530)。
その後、コマンド実行部2はコマンドが終了したかを判
断しくステップ531)、コマンドが終了ではない場合
には処理をステップ323に戻す。
また、コマンドが終了した場合には処理を終了する。
(b)パラメータ零信号が出力されなかった場合パラメ
ータ零信号22が出力されなかった場合には、当該オペ
レーションコードOPの実行にはパラメータが必要であ
るので、コマンド取込部3は、C/Pフラグ生成部10
にパラメータセット信号24を出力しくステップ5IO
) 、C/Pフラグ9をパラメータ側にセットする。
次に、コマンド取込部3はインターフェース部15を制
御して外部からパラメータpH−P1m’取込みを行い
(ステップ511) 内部データバス16にそのパラメ
ータpH〜PIJ出力する(ステップ512)とともに
コマンド書込信号19を書込信号出力部8に出力する。
この時C/Pフラグ9はパラメータ側にセットされてい
るので、書込信号出力部8からブリフェッチレジスタ1
1にパラメータ書込信号25が出力される。
パラメータ書込信号25が出力された場合には、ブリフ
ェッチレジスタ11のパラメータレジスタ11bにパラ
メータが書込まれる(ステップ813)。
これと同時にコマンド取込部3は、1つのパラメータを
取込む毎にカウント信号26をパラメータ数カウンタ(
BC)5と処理回数カウンタ(RC)6に出力する。
これによりパラメータ数カウンタ(BC)5は1づつ減
算される(ステップ514)。
次に、コマンド取込部3はパラメータ数カウンタ(BC
)5が0の場合に出力されるパラメータ零信号21が出
力されているか否かを判断しくステップ515)、パラ
メータ零信号21が出力されていない場合には再びステ
ップS12の処理に戻り次のパラメータを取込むことに
なる。
パラメータ零信号21が出力されており、かつ、カウン
ト信号26が出力されている場合には、処理回数カウン
タ(RC)6を1減算しくステップ516)、処理回数
カウンタ(RC)が0の場合、すなわち、同一オペレー
ションコードoPを持つ連続処理の終了時に出力される
処理零信号27が出力されているか否かを判断する(ス
テップ517)。
処理零信号27が出力されていない場合には、再びパラ
メータ数カウンタ(BC)5にコマンドレジスタのパラ
メータ数情報BPをセットしくステップ520)、書込
許可信号があるか否かを判別しくステップ519)、書
込許可信号が無い場合にはそのまま待機し、書込許可信
号がある場合には再びステップSllの処理に戻り次の
パラメータを取込むことになる。
処理零信号27が出力されている場合には、パラメータ
終了信号22を出力しくステップ520)、コマンド取
込部3はコマンドセット信号23を出力してC/Pフラ
グ9をコマンドコード側にセットした後(ステップ52
1)、コマンドが終了したかを判断しくステップ522
)、コマンドが終了していない場合には再びステップS
2の処理に戻り、コマンド取込制御部1では次のコマン
ドが取込まれることになる。また、コマンドが終了の場
合には処理を終了する。
上記処理(ステップ82〜522)中にコマンド実行部
2ではパラメータ終了信号22が出力されたか否かを常
に判断しくステップ523)、パラメータ終了信号22
が出力された場合にはパラメータ終了信号22をリセッ
トしくステップ524)、実行終了か否かを判別する(
ステップ525)。実行終了でない場合にはそのまま待
機し、実行終了の場合にはブリフェッチレジスタ11の
パラメータレジスタ11b内のパラメータを実行レジス
タ12のパラメータレジスタ12 bに転送する(ステ
ップ526)。
コマンド実行部2は書込許可信号17をコマンド取込制
御部に出力する(ステップ527)。
コマンド実行部2はオペレーションコードOPがすでに
デコードされているかを判断しくステップ828)、す
でにデコードされている場合には、処理をステップS3
0に移し、まだデコードされていない場合にはオペレー
ションコードOPをデコーダ11に転送し、デコードす
る(ステップ529)。
コマンド実行部2は実行ユニット12により演算命令処
理を実行する(ステップ530)。
その後、コマンド実行部2はコマンドが終了したかを判
断しくステップ531)、コマンドが終了ではない場合
には処理をステップS24に戻し、次のコマンドコード
CCを取込むことになる。また、コマンドが終了した場
合には処理を終了する。
次に、具体例を挙げて、動作について説明する。
第4図にコマンド実行タイミングチャートを従来の第6
図に対応させて示す。
第4図(a)はコマンドブリフェッチを行い、コマンド
取込みがコマンドの実行に隠れる場合である。まず、時
刻11において、コマンドC1を取込む。次に、時刻t
2においてコマンドC1のオペレーションコードをコマ
ンド実行部2のデコーダ13でデコードする。デコード
後、時刻t8においてコマンドC1の実行を行うと同時
にコマンドC2を取込み、時刻t4においてデコードさ
れたコマンドC1のオペレーションコードを用いて、コ
マンドC2の実行を行う。以下、同様の処理をコマンド
Cnまで行う。
第4図(b)はコマンドブリフェッチを行い、コマンド
取込みがコマンドの実行に隠れない場合である。まず、
時刻tlにおいて、コマンドCIを取込む。次に、時刻
t2においてコマンドc1のオペレーションコードOP
をコマンド実行部2のデコーダ13でデコードする。デ
コード後、時刻t3においてコマンドC1の実行を行う
と同時にコマンドC2を取込み、コマンドc2の取込み
後、時刻t4において、デコードされたコマンドC1の
オペレーションコードをもちいて、コマンドC2の実行
を行い、同時にコマンドC3を取込む。以下、同様の処
理をコマンドCnまで行う。
第4図(C)はコマンドブリフェッチを行わない場合で
ある。まず、時刻11において、コマンドC1を取込む
。次に、時刻t2においてコマンドC1のオペレーショ
ンコードOPをコマンド実行部2のデコーダ13でデコ
ードする。デコード後、時刻t3においてコマンドC1
の実行を行い、実行終了後、時刻t4においてコマンド
C2を取込み、ただちにデコードされたコマンドCIの
オペレーションコードを用いて、コマンドC2の実行を
行う。以下、同様の処理をコマンドCnまで行う。
〔発明の効果〕
本発明は、以上のように構成したので、同一コマンドが
0回連続するようなプログラムにおいて、オペレーショ
ンコードが1ワードで表現されている場合(n−1)ワ
ードのプログラム領域を削減できるという効果を奏する
また、オペレーションコードのデコードおよびデコード
されたオペレーションコードの実行ユニットへの転送が
(n−1)回減り、コマンドの処理実行スピードを高め
ることができるという効果を奏する。
また、コマンドコードにパラメータ数情報および処理回
数情報を持たせているので、複雑なデコード回路無しに
、コマンドのパラメータ数を知ることができるという効
果を奏する。
【図面の簡単な説明】
第1図は本発明のコマンドデータ構成説明図、第2図は
本発明の実施例構成図、 第3図は第2図の実施例の動作説明フローチャート、 第4図は本発明の実施例の動作タイミングチャート、 第5図は従来のコマンドデータ構成説明図、第6図は従
来の動作タイミングチャートである。 1・・・コマンド取込制御部 2・・・コマンド実行部 3・・・コマンド取込部 4・・・コマンドレジスタ 5・・・パラメータ数カウンタ 6・・・処理回数カウンタ 7・・・書込信号 8・・・書込信号出力部 9・・・C/Pフラグ 10・・・C/Pフラグ生成部 11・・・ブリフェッチレジスタ 11a・・・オペレーションコードレジスタ11b・・
・パラメータレジスタ 12・・・実行レジスタ 12a・・・オペレーションコードレジスタ12b・・
・パラメータレジスタ 13・・・デコーダ 14・・・実行ユニット 15・・・インターフェース部 16・・・内部データバス 本発明ノコマントデータ構成説明同 第  1  図 17・・・書込許可信号 18・・・リセット信号 19・・・コマンド書込信号 20・・・コマンドコード書込信号 21・・・パラメータ零信号 22・・・パラメータ終了信号 23・・・コマンドセット信号 24・・・パラメータセット信号 25・・・パラメータ書込信号 26・・・カウント信号 27・・・処理零信号 tz   t3 第  4 図 時間 時間 Pn 0P:オペレーションコード n:コマンド数 m:パラメータ数 〜Pnm:パラメータ 従来のコマンドデータ構成説明図 第  5  図

Claims (1)

  1. 【特許請求の範囲】 1、コマンド(C1〜Cn)を取込むコマンド取込制御
    部(1)と、前記コマンド取込制御部(1)により取込
    まれたコマンド(C1〜Cn)に基づいて処理を実行す
    るコマンド実行部(2)とを有する演算命令処理装置に
    おいて、 同一のオペレーションコード(OP)を持つコマンドコ
    ード(CC)と、同数のパラメータとを有するコマンド
    (C1〜Cn)による処理が連続している場合に、第1
    番目に処理されるべきコマンド(C1)についてはコマ
    ンドコード(CC)とパラメータを取込み、残りのコマ
    ンド(C2〜Cn)については、パラメータのみを取込
    んで順次処理するように構成したことを特徴とする演算
    命令処理装置。 2、請求項1記載の演算命令処理装置において、前記第
    1番目のコマンド(C1)のコマンドコード(CC)は
    、当該コマンド(C1)に含まれるパラメータ数を示す
    パラメータ数情報(BP)と、前記同一コマンドの連続
    数を示す繰返し数情報(NP)とを有することを特徴と
    する演算命令処理装置。 3、請求項2記載の演算命令処理装置において、前記コ
    マンド取込制御部(1)は前記パラメータ数情報(BP
    )に基づいてカウントを行うパラメータ数カウンタ(5
    )と、前記繰り返し数情報(BP)に基づいてカウント
    を行う処理回数カウンタ(6)とを有することを特徴と
    する演算命令処理装置。
JP1068378A 1989-03-15 1989-03-20 演算命令処理装置 Pending JPH02245930A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1068378A JPH02245930A (ja) 1989-03-20 1989-03-20 演算命令処理装置
EP19900302749 EP0389175A3 (en) 1989-03-15 1990-03-15 Data prefetch system
KR1019900003484A KR940004742B1 (ko) 1989-03-15 1990-03-15 처리할 명령 및 매개변수를 프리페칭하며 최소사용 버스액세스를 갖춘 시스템 및 장치
US08/453,475 US5655114A (en) 1989-03-15 1995-05-30 System and device for prefetching command and parameters to be processed with least frequent bus access

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1068378A JPH02245930A (ja) 1989-03-20 1989-03-20 演算命令処理装置

Publications (1)

Publication Number Publication Date
JPH02245930A true JPH02245930A (ja) 1990-10-01

Family

ID=13372019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1068378A Pending JPH02245930A (ja) 1989-03-15 1989-03-20 演算命令処理装置

Country Status (1)

Country Link
JP (1) JPH02245930A (ja)

Similar Documents

Publication Publication Date Title
JPS62245442A (ja) 情報処理装置
KR20050075722A (ko) 프로세서 시스템, dma 제어 회로, dma 제어 방법,dma 제어기의 제어 방법, 화상 처리 방법, 및 화상처리 회로
JP2003263331A (ja) マルチプロセッサシステム
JPH02245930A (ja) 演算命令処理装置
TWI315038B (en) Method and storage medium having instructions for transferring data and multiprocessing system
JPH03201031A (ja) 情報処理装置
JPS601655B2 (ja) デ−タプリフェツチ方式
US5734855A (en) Processor with pipeline processing function having read buffer register and latch for storing register information where the result of external access type instruction is stored
JP2504224B2 (ja) デ―タ処理装置
JP2758624B2 (ja) マイクロプログラムの調速方式
JPH09237186A (ja) ループ制御装置およびプロセッサ
JP2808757B2 (ja) デバッグ用マイクロプロセッサ
JP2006515446A (ja) 関連アプリケーションを相互参照するカルテシアンコントローラを有するデータ処理システム
JPH07244588A (ja) データ処理装置
JP2808558B2 (ja) 情報処理装置
JP3531856B2 (ja) プログラム制御方法及びプログラム制御装置
JP2504263B2 (ja) デ―タ処理装置
JP2556083B2 (ja) 複合演算パイプライン回路
JP2557043B2 (ja) ビツトパタ−ン検出装置
JP2806690B2 (ja) マイクロプロセッサ
JP2768878B2 (ja) データ処理装置、命令実行の同期方法、例外発生時の命令アドレス待避方法及び例外発生時の命令処理無効化方法
JPH0242587A (ja) 画像処理装置
JPH0218732B2 (ja)
JPH027139A (ja) ストアデータレジスタ選択方式
JPH0419575B2 (ja)