JP2808558B2 - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JP2808558B2
JP2808558B2 JP1011849A JP1184989A JP2808558B2 JP 2808558 B2 JP2808558 B2 JP 2808558B2 JP 1011849 A JP1011849 A JP 1011849A JP 1184989 A JP1184989 A JP 1184989A JP 2808558 B2 JP2808558 B2 JP 2808558B2
Authority
JP
Japan
Prior art keywords
task
instruction
execution
internal register
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1011849A
Other languages
English (en)
Other versions
JPH02193228A (ja
Inventor
卓 中村
常明 角沢
邦貴 小澤
英治 古賀
聡 萩原
智明 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1011849A priority Critical patent/JP2808558B2/ja
Publication of JPH02193228A publication Critical patent/JPH02193228A/ja
Priority to US08/161,442 priority patent/US5418919A/en
Application granted granted Critical
Publication of JP2808558B2 publication Critical patent/JP2808558B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、複数のタスクを同時に実行する情報処理装
置に関するものである。
[従来の技術] 従来のコンピユータのプログラミングにおいては、次
の例に示すように実行条件を指定しようとしたなら、そ
の条件をユーザがプログラムとして記述しなければなら
なかつた。
<例> 疑似並列的に複数のタスクを実行するコンピユータ上
で、タスクtask1およびtask2がそれぞれ走行しているも
のとする。そして、前記コンピユータ上には、排他的に
処理すべき入出力ポートPがあり、そこに出力すべき値
が格納される変数をX、ポートPから読み出された値が
格納される変数をYとする。
以上の構成において、上述した2個のタスクが入出力
ポートPに対して、出力および入力を要求する場合に
は、task1とtask2で排他的に入出力ポートPをアクセス
できるように、ユーザ自身が以下に示すようなプログラ
ミングを行わなければならなかつた。
task1 1:if Sp=0 then Sp=1 else goto 1 2:入出力ポートPに変数Xの値を出力 3:Sp=0 4:次の処理 task2 1:if Sp=0 then Sp=1 else goto 1 2:変数Yに入出力ポートPから読んだ値を書込む 3:Sp=0 4:次の処理 なお、2個のタスクtask1およびtask2は疑似並列的に
実行されるが、それぞれのタスクの個々のステップ(1:
〜4:)は中断されることなく実行されるものとする。ま
た、Spは「セマフオ」と呼ばれる補助変数であり、「セ
マフオ」を先に“1"にしたタスクが入出力ポートPをア
クセスする権利を有すると考えられる。
[発明が解決しようとする課題] しかしながら、上記従来例のように、実行条件を満た
すかどうかの判断を、ユーザ自身が記述したプログラム
によつて行うということは、ユーザがコーデイングする
プログラム量が増えるということであり、バグの発生率
も増え、メモリの利用効率の点からも実行速度の点から
も、好ましくないことである。
特に並列処理プログラムにおいては、排他制御に説明
するまでもなく重要な問題で、あるタスクの特定のステ
ツプを実行する際に、他のタスクのあるステツプが実行
中であるか否かを、実行条件にすることがよく行われ
る。これは、各タスク間で共有資源(メモリ、入出力タ
スクなど)を同時にアクセスすることを避けるために行
われる処理である。従つて、実行条件をコンパクトに書
けて実行条件の判断を早く行えることが、並列処理プロ
グラムにおいては特に重要である。
本発明は、上記課題を解決するためになされたもの
で、タスクのステツプに対応する命令と共に記憶されて
いる識別子の組によりステツプ毎に排他制御を可能とす
る情報処理装置を提供することを目的とする。
[課題を解決するための手段] 上記目的を達成するために、本発明は、複数のタスク
を同時に実行する情報処理装置であって、前記複数のタ
スクの各ステップに対応する命令と共に、各ステップと
排他的に実行すべき他のタスクのステップがあれば、該
当するタスク及びステップの識別子の組の全てを記憶す
る記憶手段と、前記記憶手段に記憶された命令の実行に
先立って、当該命令と共にタスク及びステップの識別子
が記憶されていれば、その識別子の組が示すステップの
各々が実行中か否かを判定する判定手段と、前記判定手
段の判定の結果、いずれも実行中でないと判定された場
合に、前記命令を実行する実行手段とを有することを特
徴とする。
[実施例] 以下、添付図面を参照して本発明に係る好適な一実施
例を詳細に説明する。
<命令形式の説明 (第1図)> 第1図は、本発明に基づくコンピユータの命令形式を
示した図である。図において、命令コード13及びオペラ
ンド14は、従来のコンピユータと同じ形式であるが、実
行判定データの個数11と、実行判定データ12−1〜12−
nが特有のものである。そして、実行判定データの個数
11は、実行判定データ12−1〜12−nとして、いくつの
条件が示されているかを表わし、本実施例での実行判定
データはタスク番号Xと、そのXで示されるタスク内の
ステツプ番号Nである。
本実施例で、例えば、タスク番号Xとステツプ番号N
として、次の値が書かれていたとする。
X=2 N=3 これは、「タスク2の第3ステツプが実行中であつた
なら、これが書かれているステツプの実行は禁止する」
という意味に解釈される。
また、本実施例においては、実行判定データの個数11
および実行判定データ12−1〜12−nフイールド全体を
実行条件判断部15と呼び、命令コード13およびオペラン
ド14のフイールドを命令本体部16と呼ぶ。なお、第1図
で示すオペランド14フイールドの長さは、1ワードであ
るが、命令コード13内のコードによつては、オペランド
14フイールドの長さは変化するものとする。
<構成の説明 (第2図)> 第2図は、第1図に示した形式の命令を解釈・実行す
る本実施例におけるコンピユータの構成例である。
図示するように、ユーザプログラムから内容を参照で
きるレジスタ群23、ユーザプログラムから内容を参照で
きない内部レジスタ群30、第3図(a),(b)に示す
手順を記憶するメモリ25a、メモリ25aの命令を解釈する
命令デコーダ25および演算やデータの移動などの命令を
実行する命令実行部24が、それぞれ内部バス27を介して
接続されている。内部レジスタ群30は、内部レジスタR0
〜R7(図示せず)に分割されており、複数個のデータを
記憶することができる。また、内部レジスタ群30は、命
令の解釈の過程で命令デコーダ25によつて用いられるも
のであり、プログラムからは参照できない。そして、プ
ログラムとデータは、メモリ21に記憶されている。
次に、入出力は、I/Oコントローラ22に接続された第
1入出力ポート29aおよび第2入出力ポート29bを通して
行われる。メモリ21とI/Oコントローラ22は、外部デー
タバス28aおよび外部アドレスバス28bを介して、レジス
タ群23および命令実行部24とデータの授受を行なう。な
お、この時、外部データバス28aはデータバスコントロ
ーラ26aにより、また、外部アドレスバス28bは、アドレ
スバスコントローラ26bによつて、それぞれ内部バス27
との間でデータの授受が制御される。
次に、本実施例における命令デコーダ25は、不図示の
プログラムカウンタが示すメモリ21からプログラム中の
フイールドを、1ワード単位で内部レジスタ群30内に取
り込み、その解釈を行つて解釈した結果を命令実行部24
に送出する。そして、命令実行部24では、命令デコーダ
25からの解釈結果に基づいて、各ステツプの処理を実行
する。
本実施例に示すシステムは、マルチタスクオペレーテ
イングシステムの管理のもとで複数の異なるタスクを疑
似並列的に実行されることができるものとする。そし
て、各タスクがどのステツプをどのような状態で実行し
ているかを示すデータをメモリ21上のタスク実行状態デ
ータに保持している。このタスク実行状態データを参照
することによつて、特定のステツプが実行条件判断部15
を実行しているのか、命令本体部16を実行しているの
か、あるいは当該ステツプが実行されていないのかを判
別することができる。
<処理手順の説明 (第3図)> 次に、ひとつのタスクの中のひとつのステツプに注目
したときに、命令デコーダ25と命令実行部24が、どのよ
うな働きをするのかを示した図が第3図(a)および第
3図(b)である。命令デコーダ25と命令実行部24が、
命令を解釈、実行する手順を第3図(a)および第3図
(b)に基づいて、以下に説明する。
なお、上述のように、第3図(a)および第3図
(b)は、ひとつのタスクの中のひとつのステツプに注
目したときの動作である。
また、マルチタスクオペレーテイングシステムの管理
のもとでは、実行されている複数のタスクそれぞれに対
して、第3図(a)および第3図(b)に示した処理が
疑似並列的に行われる、ということに注意する必要があ
る。
本実施例では、命令デコーダ25と命令実行部24以外の
各部分の動作については、従来からのコンピユータの動
作と変わるところがないので、ここでの説明は省略す
る。
まず、ステツプS31において、各命令形式の最初に処
理されるフイールドは、実行判定データの個数領域11お
よびそれに続く実行判定データ領域12−1〜12n、即
ち、実行条件判断部15である。そのために、現在、実行
中のタスク番号に対応するタスク実行状態データ領域に
「実行条件判断部」を処理中であることを示すコードを
書き込む。そして、ステツプS301でメモリ21から1ワー
ドの実行判定データの個数を取り込み、続くステツプS3
02において、ステツプS301で取り込んだ値を内部レジス
タR0にセツトする。
次に、処理をステツプS303に進め、実行条件判断部15
の有無を、R0が“0"かどうかにより判断し、“0"であれ
ば実行条件判断部15無しとして、ステツプS32に処理を
進めるが、“0"でなければ実行条件判断部15の実行判定
データを調べるために、処理をステツプS304に進める。
そして、ステツプS304において、メモリ21残の次のフイ
ールドから、実行判定データを取り込み、ステツプS305
で、取り込んだ1ワードの実行判定データの上位1バイ
トを内部レジスタR1に、下位1バイトを内部レジスタR2
にそれぞれセツトする。次に、ステツプS306では、内部
レジスタR1に示された番号のタスクの中の、内部レジス
タR2に示された番号のステツプが実行中かどうかを判断
する。その結果、内部レジスタR2に示された番号のステ
ツプが実行中の場合には、現在処理中の命令の実行は保
留され、制御はステツプS301に戻る。
一方、内部レジスタR2に示された番号のステツプが実
行中でない場合には、ステツプS307の処理を実行する。
ステツプS307では、内部レジスタR0の値をデイクリメン
トして、制御をステツプS303に戻す。この内部レジスタ
R0には、ステツプS302が実行判定データの個数nを入れ
ており、ステツプS304からステツプS307に至るループは
最大n回繰返される。
ステツプS303において、内部レジスタR0が“0"である
と判断されたなら、もはや実行判定データは存在しない
ので「命令本体部16」の取り込みを開始しなければなら
ない。それに先立ち、ステツプS32で、タスク実行状態
データに「命令本体部16」を処理中であることを示すコ
ードを書き込む。そして、ステツプS309において、先の
ステツプS308で取り込んだ値を内部レジスタR0にセツト
して、続くステツプS310で、その値をデコーダ25に転送
する。
次に、ステツプS311において、命令デコーダ25が、内
部レジスタR0から転送された命令コードを解釈し、必要
なオペランド数Nを求め、ステツプS312で、そのNの値
を内部レジスタR7にセツトする。そして、ステツプS313
において、内部レジスタR7の値が“0"かどうかを判断
し、“0"でなければステツプS314に処理を進め、メモリ
21から命令コード13の次に位置する1ワードのフイール
ド(オペランド)を取り込む。そして、ステツプS315で
取り込んだ値を空いている内部レジスタにセツトして、
ステツプS316において、内部レジスタR7の値をでデイク
リメントし、ステツプS313に戻す。なお、このステツプ
S314からステツプS316に至るループ処理は、内部レジス
タR7をループカウンタとしてオペランドの個数Nと同じ
回数だけ実行される。
一方、ステツプS313で内部レジスタR7の値が“0"であ
ると判断されたなら、ステツプS317において、ステツプ
S311で命令コード13の内容を解釈した結果を、命令実行
部24に転送する。続く、ステツプS318では、命令実行部
24が、ステツプS317で受け取つた命令を実行する。その
ときに、オペランド14としてステツプS315で内部レジス
タ群30の空いているところにセツトされた値を用いる。
そして、このステツプS318の実行終了によつて、実行条
件の判断、命令の解釈および実行の1サイクルが終了し
たことになり、ステツプS33でタスク実行状態データ
に、このステツプが処理中でないことを示すコードを書
き込み終了する。
<排他処理の説明 (第4図、第5図)> 次に、本実施例に示したコンピユータによつて排他処
理を実行する例を以下に説明する。
第4図は、並列処理プログラムの一例であり、破線41
で囲まれた部分は、同時に実行してはならないことを示
している。なお、第4図に示したプログラム中で用いら
てれいる命令の意味を表1に示す。
次に、第4図に示したプログラムの動作を以下に説明
する。
<タスク1> まず、ステツプS11において、第1入出力ポート29aか
らデータを読み込み、その値をメモリ21上の変数Aに格
納する。そして、ステツプS12で、変数Aをパラメータ
としてタスク3を呼び出し、ステツプS13において、変
数Aの値を第1入出力ポート29aから出力する。
<タスク2> まず、ステツプS21において、第2入出力ポート29bか
らデータを読み込み、その値をメモリ21上の変数Bに格
納する。そして、ステツプS22で、変数Bをパラメータ
としてタスク3を呼び出し、ステツプS23において、変
数Bの値を第2入出力ポート29bから出力する。
<タスク3> まず、ステツプS31において、受け取つたパラメータ
の値をメモリ21上の変数Zに格納する。そして、ステツ
プS32で変数Zの値の正弦sinを計算し、結果を変数Zに
入れる。その後、ステツプS33で、出力パラメータに変
数Zの値を入れてリターンする。
以上説明したように、第4図で示すプログラムのタス
ク1とタスク2では、共にタスク3を呼び出している
が、タスク3は、その処理を実行する場合に、メモリ21
上に入力/出力パラメータを記憶させて演算処理を行う
ために、このタスクを実行中に、再度実行を可能とする
リエントラントなタスク構造になつていない。従つて、
第4図の破線41で囲まれた部分は、資源保護の点から排
他処理を必要とする。
第5図(a)および第5図(b)は、第4図に示した
プログラム中、破線41で囲まれた部分がメモリ21の中で
どのように記憶されているかを示したものである。ここ
で、フローチヤートで書かれたプログラムをコンピユー
タが解釈できる命令コードに展開することは、今日、容
易に実現できるものであり、第4図のフローチヤートで
示されたプログラムから第5図(a)および第5図
(b)を生成する過程の説明は省略する。
次に、第4図における排他処理を必要とする部分、即
ち、タスク1のステツプS12とタスク2のステツプS22
が、どのように実行されるかを、第3図および第5図を
参照して、以下に説明する。
まず、第5図(a)は、第4図(a)で示すタスク1
のステツプS12に、第5図(b)は、第4図(b)で示
すタスク2のステツプS22にそれぞれ対応する。また、5
7aおよび57bは実行条件判断部、58aおよび58bは命令本
体部である。51aおよび51bは実行判定データの個数であ
り、52a,52b,53a,53bは実行条件判定データである。そ
して、実行条件判定データの上位バイト52aおよび52bに
はタスク番号が、また、実行条件判定データの下位1バ
イト53aおよび53bには、タスク番号で示されたタスクの
中におけるステツプ番号が書かれている。
なお、本実施例では、タスク2はタスク1よりわずか
に送れて実行を開始し、タスク1のステツプS12の命令
本体部の処理開始後に、タスク2のステツプS22の実行
条件判断部の処理が開始されるものとする。つまり、タ
スク2のステツプS22の実行中に、タスク実行条件デー
タの値を調べれば、タスク1のステツプS12の命令本体
部58が処理されていることがわかる状態になつているも
のとする。
次に、タスク1のステツプS12の実行手順を以下に説
明する。
・フイールド51a まず、最初のフイールドであるフイールド51aをメモ
リ21から取り込む前に、メモリ21上のタスク実行条件デ
ータ(図示せず)を操作する必要がある。ここでは、実
行条件判断部57aを実行中であることを示すコードをタ
スク実行条件データに書き込む。そして、フイールド51
aのデータを取り込み、その値“1"を内部レジスタR0に
セツトする。
・フイールド52a,53a セツトされた内部レジスタR0の値は“1"であり、第3
図で示すステツプS303は、NOの側に分岐する。そして、
メモリ21から次の1ワードのフイールド52aと53aとを取
り込み、上位1バイトの値である“2"を内部レジスタR1
にセツトする。同様に、下位1バイトの値である“22"
を内部レジスタR2にセツトする。次に、内部レジスタR1
にセツトされている番号のタスク、すなわち、タスク2
の実行状態を知るために、メモリ21上のタスク実行状態
データを調べる。そして、内部レジスタR2にセツトされ
ている番号のステツプS22の実行条件判断部が処理中で
あり、命令本体部58bは処理されていないことがわか
る。従つて、第3図のステツプS306はNOの側に分岐す
る。
そして、ステツプS307で内部レジスタR0の値をデイク
リメントして、ステツプS303に戻る。内部レジスタR0の
値は、もともと“1"であつたので、現在の内部レジスタ
R0の値は“0"になつている。従つて、ステツプS303はYE
Sの側に分岐し、命令本体部58aの処理(ステツプS32)
に移行する。そして、タスク実行状態データに命令本体
部を処理中であることを示すコードを書き込み、タスク
2がステツプS22の命令本体部58bの処理を行わないよう
にする。
・フイールド54a メモリ21から実行判定データの次のフイールド54aを
取り込み、その値を内部レジスタR0にセツトする。R0の
値は、命令デコーダ25に転送され、解釈され、必要なオ
ペランド数Nが求められる。フイールド54aには、他の
タスクを呼び出すコール命令のコードが格納されてい
る。本実施例におけるコール命令は、呼ぶべきタスク番
号とパラメータのアドレス、つまり、合計2個のオペラ
ンドを持つ。従つて、N=2である。
・フイールド55a,56a ステツプS312において、オペランド数Nが内部レジス
タR7にセツトされる。本実施例ではN=2であり、ステ
ツプS314からステツプS316に至るループは2回繰り返さ
れる。上述のループにおいては、フイールド55aの値が
内部レジスタR6に、また、フイールド56aの値が内部レ
ジスタR5にそれぞれセツトされる。
次に、命令デコーダ25が命令コード54aを解釈し、そ
の結果をステツプS317において、命令実行部24に転送す
る。内部レジスタR6には呼ぶべきタスクの番号が、内部
レジスタR5にはパラメータのアドレスが、それぞれセツ
トされている。これら2個のオペランドを用い、ステツ
プS318において、コール命令が実行される。なお、特定
のタスクを呼び出して実行するということは、ごく普通
に行われていることであり、その手順についての説明は
省略する。
次に、コール命令の実行が終了したならタスク実行状
態データに、タスク1のステツプS12が実行中でないこ
とを示すコードを書き込み、実行条件判断部57aと、命
令本体部58aの実行の1サイクルを終了する。
同様に、タスク2のステツプS22の実行手順を以下に
説明する。
なお、上述したように、ステツプS22の実行条件判断
部57bが実行されるタイミングでは、ステツプS12の命令
本体部58aが既に実行されている状態である。
・フイールド51b まず、最初のフイールドであるフイールド51bをメモ
リ21から取り込む前に、メモリ21上のタスク実行状態デ
ータ(図示せず)を操作する必要がある。実行条件判断
部57bを処理中であることを示すコードを、ステツプS31
においてタスク実行状態データな書き込む。ステツプS3
01において、フイールド51bを取り込み、その値を内部
レジスタR0にセツトする。
・フイールド52b,53b 内部レジスタR0の値は“1"になつており、ステツプS3
03ではNOの側に分岐し、メモリ21から次の1ワードのフ
イールド52bと53bを取り込みむ。次に、上位1バイトの
値である“1"を内部レジスタR1にセツトし、下位1バイ
トの値である“12"を内部レジスタR2にセツトする。そ
して、内部レジスタR1にセツトされている番号のタス
ク、すなわち、タスク1の実行条件を知るためにメモリ
21上のタスク実行条件データを調べる。内部レジスタR2
にセツトされている番号のステツプ、すなわち、ステツ
プS12の命令本体部58aが処理中であることがわかる。こ
の結果、ステツプS306はYESの側に分岐し、制御がステ
ツプS3401に戻る。
本実施例によれば、タスク1のステツプS12の命令本
体部58が処理中である限り、ステツプS301からステツプ
S306に至るループが繰り返されるために、タスク2のス
テツプS22の命令本体部58bの処理は保留され、排他処理
を実現することができる。
上述した実施例では、各種命令コードの解釈はコンピ
ユータの命令デコーダで行つているが、例えばオペレー
テイングシステムやインタプリタが解釈を行つても良
い。
また、命令デコーダをハードウエアで実現するか、マ
イクロプログラムで実現するかは、本質的な問題ではな
い。
本実施例では、命令形式の最初のフイールドを実行判
定データの個数としている。これは、命令デコーダの処
理を簡単にするために行つていることであり、命令デコ
ーダの処理に先立つて、実行判定データの個数を数える
処理を命令デコーダが行う構成にすれば、実行判定デー
タの個数を命令の中に含める必要はない。
[発明の効果] 以上説明したように、本発明によれば、タスクのステ
ップに対応する命令と共に記憶されている識別子の組に
よりステップ毎に排他制御を可能とし、ユーザがプログ
ラムを記述する際の負担を軽減し、バグの発生率を減ら
すことができる。
【図面の簡単な説明】
第1図は本発明に基づくコンピユータの命令形式であ
る。 第2図は本発明に基づくコンピユータの構成例である。 第3図は本発明に基づくコンピユータが命令を解釈、実
行する手順を示した図である。 第4図(a)〜(c)は排他制御を必要とするプログラ
ムの例を説明する図、 第5図は(a),(b)は第4図に示したプログラムの
中の排他制御が必要なステツプがメモリ中にどのような
形で記憶されているかを示す図である。 図中、1……メモリ、2……I/Oコントローラ、24……
命令実行部、25……命令デコーダ、30……内部レジス
タ、41……排他制御を必要とする部分をしめす破線、51
a……実行判定データの個数、52a……タスク番号、53a
……ステツプ番号、55a……コール命令で呼ばれるタス
クの番号、51b……実行判定データの個数、52b……タス
ク番号、53b……ステツプ番号、55b……コール命令で呼
ばれるタスクの番号である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古賀 英治 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 萩原 聡 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 河合 智明 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (56)参考文献 特開 昭55−134462(JP,A) 特開 昭53−109453(JP,A) 特開 昭59−123944(JP,A) 特開 昭56−168218(JP,A) 特開 昭61−62101(JP,A) 特開 昭63−307537(JP,A) 特開 昭61−60137(JP,A) (58)調査した分野(Int.Cl.6,DB名) G06F 9/46 G05B 19/05

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】複数のタスクを同時に実行する情報処理装
    置であって、 前記複数のタスクの各ステップに対応する命令と共に、
    各ステップと排他的に実行すべき他のタスクのステップ
    があれば、該当するタスク及びステップの識別子の組の
    全てを記憶する記憶手段と、 前記記憶手段に記憶された命令の実行に先立って、当該
    命令と共にタスク及びステップの識別子が記憶されてい
    れば、その識別子の組が示すステップの各々が実行中か
    否かを判定する判定手段と、 前記判定手段の判定の結果、いずれも実行中でないと判
    定された場合に、前記命令を実行する実行手段と、 を有することを特徴とする情報処理装置。
JP1011849A 1989-01-10 1989-01-23 情報処理装置 Expired - Fee Related JP2808558B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1011849A JP2808558B2 (ja) 1989-01-23 1989-01-23 情報処理装置
US08/161,442 US5418919A (en) 1989-01-10 1993-12-06 Apparatus and method for concurrently executing plural tasks in which identifiers specify steps in tasks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1011849A JP2808558B2 (ja) 1989-01-23 1989-01-23 情報処理装置

Publications (2)

Publication Number Publication Date
JPH02193228A JPH02193228A (ja) 1990-07-30
JP2808558B2 true JP2808558B2 (ja) 1998-10-08

Family

ID=11789171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1011849A Expired - Fee Related JP2808558B2 (ja) 1989-01-10 1989-01-23 情報処理装置

Country Status (1)

Country Link
JP (1) JP2808558B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282165A (ja) * 2007-05-09 2008-11-20 Toshiba Mitsubishi-Electric Industrial System Corp バッチ制御装置及びバッチ制御方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53109453A (en) * 1977-03-07 1978-09-25 Nec Corp Instruction control unit
JPS55134462A (en) * 1979-04-06 1980-10-20 Nec Corp Memory control unit
JPS59123944A (ja) * 1982-12-29 1984-07-17 Fujitsu Daiichi Tsushin Softwear Kk プログラム間同期方式

Also Published As

Publication number Publication date
JPH02193228A (ja) 1990-07-30

Similar Documents

Publication Publication Date Title
US4715013A (en) Coprocessor instruction format
US4729094A (en) Method and apparatus for coordinating execution of an instruction by a coprocessor
US4323963A (en) Hardware interpretive mode microprocessor
JPS5911943B2 (ja) デ−タ処理装置の為のトラツプ機構
JP2002149424A (ja) 共有コプロセッサ・リソースに対する複数の論理インタフェース
US4731736A (en) Method and apparatus for coordinating execution of an instruction by a selected coprocessor
US4750110A (en) Method and apparatus for executing an instruction contingent upon a condition present in another data processor
US5021991A (en) Coprocessor instruction format
EP0523758B1 (en) A method and apparatus for coordinating execution of an instruction by a coprocessor
JPH0348537B2 (ja)
US4758950A (en) Method and apparatus for selectively delaying an interrupt of a coprocessor
US4821231A (en) Method and apparatus for selectively evaluating an effective address for a coprocessor
US4914578A (en) Method and apparatus for interrupting a coprocessor
EP0140299A2 (en) Vector mask control system
JP2808558B2 (ja) 情報処理装置
US4994961A (en) Coprocessor instruction format
CA1304823C (en) Apparatus and method for synchronization of arithmetic exceptions in central processing units having pipelined execution units simultaneously executing instructions
US4758978A (en) Method and apparatus for selectively evaluating an effective address for a coprocessor
EP0297895A2 (en) Apparatus and method using lockout for synchronization of access to main memory signal groups in a multiprocessor data processing system
US4811274A (en) Method and apparatus for selectively evaluating an effective address for a coprocessor
JP2590154B2 (ja) 並列プロセッサのプログラムデバッグ支援装置
JPH06324861A (ja) Cpu制御システム及び制御方法
JPH0667896A (ja) シングルチップマイクロコンピュータ
JP3022398B2 (ja) 仮想計算機方式
JP3140028B2 (ja) サブルーチンの引数の受け渡し方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees