KR940004742B1

KR940004742B1 - 처리할 명령 및 매개변수를 프리페칭하며 최소사용 버스액세스를 갖춘 시스템 및 장치

Info

Publication number: KR940004742B1
Application number: KR1019900003484A
Authority: KR
Inventors: 다까요시 다니아이; 하지메 사또오; 히데도시 시무라; 다다시이 사이또오; 신지 오야마다
Original assignee: 후지쓰 가부시끼가이샤; 야마모도 다꾸마; 후지쓰 마이컴 시스템즈 가부시끼가이샤; 시무라 도시유끼
Priority date: 1989-03-15
Filing date: 1990-03-15
Publication date: 1994-05-28
Also published as: KR900014981A

Abstract

내용 없음.

Description

처리할 명령 및 매개변수를 프리페칭하며 최소사용 버스액세스를 갖춘 시스템 및 장치

제1도는 본 발명의 실시예에 적용되는 이미지 데이터처리 및 표시기능을 갖는 데이터 처리시스템부를 도시한 도면.

제2도는 종래의 구성 및 제1도 구성에 있어서 명령 및 매개변수의 페칭동작과 처리 데이터의 출력동작 타이밍도.

제3a 및 3b도는 본 발명의 실시예에 따른 제1도 이미지 처리기(500)의 구성도.

제4도는 각각의 명령을 수반하는 일련의 명령 및 매개변수의 종래 구조예.

제5도는 제4도의 명령 및 매개변수에 대응하는 종래의 명령 및 매개변수의 내용예.

제6도는 제5도에 도시한 일련의 명령 및 매개변수에 의해 지시하는 실행 데이터 처리타이밍.

제7도는 명령과, 명령을 수반하는 일련의 매개변수의 구조예.

제8도는 제7도의 명령 및 매개변수에 대응하는 명령 및 매개변수 메모리(502)의 내용예.

제9도는 제7도에 도시한 일련의 명령 및 매개변수에 의해 지시되는 실행데이터 처리타이밍.

제10도는 본 발명 실시예의 명령어(CW)의 포맷.

제11도는 제3a도에 도시한 이미지 처리기(500)내의 명령해독부(50)의 구성도.

제12도는 제3a도 이미지 처리기(500)내의 어드레스 계산회로(40)의 구성도.

제13도는 분기명령이 프리페칭될 경우 실시예의 동작 타이밍예.

제14도는 제3a도 이미지 처리기(500)내의 매개변수 계수부(60)의 구성도.

제15a와 15b 및 제16도는 이미지 처리기(500)의 실행 유니트 인터페이스(80)와, 프리페이칭된 명령조를 기억하기 위한 명령 및 매개변수 버퍼메모리 및 실행 유니트(200)에 제공된 데이터량 감시회로의 구성도.

제17a, 17b 및 17c도는 본 발명 실시예의 마이크로 ROM(71)에 의한 제어동작의 흐름도.

제18도는 본 발명 실시예의 실행부(224)에 의한 제어동작의 흐름도.

제19도는 제16도에 있어서의 동작 타이밍예.

제20∼23도는 제7도이외의 명령조의 여러가지 모드예.

제24도는 이미지 처리기(500)내의 내부 레지스터를 초기화하기 위한 또다른 구조이다.

본 발명은 데이터 프리페치를 실행하는 데이터 처리시스템 및 상기의 시스템에 이용되며 데이터를 프리페칭하는 기능을 갖으며 프리페칭된 데이터를 일시적으로 기억하는 버퍼메모리를 포함하는 데이터 처리장치에 관한 것이다. 프리페칭된 데이터는 명령 및 각각의 명령을 수반하는 매개변수를 포함한다. 매개변수는 수치정보를 포함하고 대응명령에 따라 각각 처리된다.

본 발명은 공통버스에 연결되며, 공통버스의 사용을 중앙처리기와 같은 다른 버스 마스터에 분배하는 데이터 처리시스템에 이용되는 데이터 처리장치에 특히 유용하다. 또한, 본 발명은 중앙처리기의 능력을 향상시키기 위해 중앙처리기의 작업 일부를 수행하는 코프로세서 및, 그 내부에 코프로세서를 포함하는 코프로세서 시스템에 이용될 수도 있다. 그러한 처리기의 전형적인 예는 이미지 처리기 및 산술 처리기이다. 더욱 이 상기 코프로세서는 마이크로프로세서 유니트(MPU)와 협력하는 주변 LSI로서 LSI 칩내에 구성될 수도 있다.

데이터를 처리하는 데이터 처리장치에 있어서, 처리할 데이터는 중앙처리장치의 제어하에서 소정의 메모리로부터 공급되거나 그 자체의 데이터 처리장치 예컨대 DMA작동에 의해 메모리로부터 페치된다. 데이터를 프리페칭하는 기능을 갖는 데이터 처리장치에 있어서, 프리페치된 데이터는 명령 및 매개변수 버퍼 메모리에 일시적으로 기억되는 바, 이 경우 데이터는 중앙처리장치의 제어하에서 공급되어 데이터 처리장치에 의해 프리페칭된다. 공통버스가 다수의 버스 마스터에 의해 분배되는 데이터 처리시스템에 있어서, 버스중재는 다수의 버스 마스터에 의해 공통버스의 사용을 제어하기 위해 버스중계기에 의해서 수행되는 버스중재의 동작을 실행하는 데 상당한 시간이 걸린다. 버스중재 동작시에 데이터 전송은 버스를 사용하여 실행될 수 없다. 버스중재의 빈도가 증가할 때, 버스사용에 관한 효율 및 결국 시스템의 효율은 저하된다.

따라서 데이터를 프로페칭하는 기능을 갖는 상기의 데이터 처리장치가 다수의 버스 마스터에 의해 공통버스를 분배하는 데이터 처리시스템에 결합될 경우, 시스템 효율의 저하를 방지하기 위해서는 빈번한 프리페칭 동작을 경감시킬 필요가 있다.

그러나, 종래의 기술에 있어서, 데이터 처리장치에서의 데이터 프리페치는 새로운 데이터를 기억하기 위한 빈자리가 명령 및 매개변수 버퍼 메모리에서 발생될 때마다 수행된다. 명령 및 매개변수 버퍼 메모리에서의 빈자리는 소정량의 데이터가 명령 및 매개변수 버퍼 메모리로부터 독출되어 데이터 처리장치의 실행부에서 처리될 때마다 발생된다. 처리할 데이터를 기억하는 메모리가 공통버스를 매개로 연결될 경우, 버스 중재기에 관한 버스를 사용하는 허락을 얻기 위한 동작은 프리페치 동작개시점에 수행된다. 그러므로 통상의 데이터 처리장치의 있어서, 빈공간 버스 중재가 상기의 프리페칭 처리에 의해 증가된다.

뿐만아니라, 종래 기술에 있어서 프리페칭은 처리할 데이터가 처리순서대로 기억되기 때문에 처리할 데이터를 기억시키는 메모리에서의 연속적인 어드레스 순서대로 간단히 실행된다. 그러나, 데이터는 분기명령을 포함할 수도 있다. 분기명령이 대부분의 경우 데이터 처리장치에서 처리될 경우, 다음 단계에서 처리될 데이터는 상기 메모리 어드레스의 분기명령에 인접된 어드레스에 기억되는 데이터가 아니므로 분기명령 다음에 프리페칭되어 명령 및 매개변수 버퍼 메모리에 기억되는 데이터가 아니다. 즉, 분기명령이 처리할 데이터에 나타날 경우, 분기명령 다음에 프리페칭되는 데이터는 대부분 쓸모없게 된다. 이것은 쓸모없는 프리페치동작과 쓸모없는 버스중재가 통상의 데이터 처리장치에서 실행되고, 쓸모없는 버스중재가 시스템의 효율을 저하시킴을 의미한다.

또한 일반적으로 상기의 데이터는 어떤 종류의 처리가 실행되는가를 지시하는 명령과, 명령을 수반하여 처리에 이용되어지는 한 개 이상의 매개변수를 포함한다. 따라서, 종래 기술에 있어서, 데이터 처리장치에서 페칭되는 데이터는 연속된 쌍의 명령과 매개변수조로 구성된다. 그러나, 동일한 명령 및 상이한 매개변수를 포함하는 쌍들은 연속적으로 페칭된다. 페칭된 명령은 동일한 명령을 포함하는 데이터(상기의 쌍들)가 연속적으로 처리될지라도 데이터 처리장치에 있는 각각의 명령처리의 제1단계에서 해독된다. 상기의 버스효율 및 데이터 처리장치의 효율에 있어서 동일한 명령을 반복해서 프리페칭하는 것은 버스가 반복적인 프리페칭에 비효율적으로 사용되기 때문에 바람직하지 않으며 또한 같은 명령을 반복해서 해독하는 것은 처리장치가 반복적은 해독에 비효율적으로 사용되기 때문에 바람직하지 않게 된다.

본 발명의 제1목적은 공통버스의 사용허용을 얻기 위한 빈번한 동작을 경감할 수 있도록 데이터 프리페칭을 수행하는 데이터 처리시스템 및 상기의 시스템에 이용되는 데이터 처리장치를 제공하는 데 있다.

본 발명의 제2목적은 데이터 처리속도 및 효율을 향상시킬 수 있도록 프리페칭된 데이터를 기억하는 명령 및 매개변수 버퍼메모리를 포함하는 데이터 프리페칭 기능을 구비한 데이터 처리시스템 및 그에 이용되는 데이터 처리장치를 제공하는 데 있다.

본 발명의 제3목적은 데이터 프리페치를 수행하는 데이터 처리시스템 및 상기의 시스템에 이용되며, 레지스터를 초기화할 때 중앙처리장치의 능력을 향상시키도록 중앙처리장치의 작업일부를 수행할 수 있는 데이터 처리장치를 제공하는 데 있다.

본 발명의 제4목적은 특정의 상태가 발생되었을 경우 처리할 데이터에 관한 정보를 유지하도록 프리페칭된 데이터를 기억하는 명령 및 매개변수 버퍼 메모리를 포함하며 데이터 프리페칭 기능을 갖는 데이터 처리장치를 제공하는 데 있다.

본 발명에 따르면, 실행부 및 데이터 버퍼회로를 갖는 데이터 처리장치가 제공된다. 상기의 데이터 버퍼 회로는 각각의 명령 및 매개변수가 상기의 실행부에 의해 판독될 때까지 프리페칭된 한 개 이상의 명령 및/또는 한 개 이상의 매개변수를 기억한다. 상기의 실행부는 명령처리의 실행이 완료될 경우 데이터 버퍼회로에 기억된 가장 오래된 명령을 입력하고, 명령입력이 매개변수를 요청할 경우 데이터 버퍼회로에 기억된 한 개 이상의 매개변수를 입력하며, 매개변수가 입력될 때 그 매개변수를 사용하여 입력된 명령을 실행한다. 상기의 데이터 처리장치는 또다른 명령 및/또는 매개변수를 기억할 수 있는 데이터 버퍼회로에 충분한 빈공간이 없음을 표시하는 데이터 버퍼회로의 제1상태를 검출하기 위한 불충분한 공간검출회로와, 상기 실행 회로내에서 다음 동작을 위해 필요하며 데이터 버퍼회로가 명령 및/또는 매개변수를 포함하는 데이터를 기억하지 않음을 표시하는 데이터 버퍼회로의 제2상태를 검출하기 위한 최소 데이터 검출회로를 또한 포함한다. 상기의 장치를 사용하는 시스템은 상기의 명령 및 매개변수를 실행회로에 실행 순서대로 기억시키는 메모리를 포함한다. 프리페치 제어회로는 장치 또는 그 장치의 외부에 제공된다.

본 발명의 제1특징은 상기의 프리페치 제어회로가 프리페칭된 명령중 분기명령을 검출하기 위한 분기 명령검출회로를 포함하고, 프리페치 제어회로는 분기명령실행결과가 실행회로에서 얻어질 때까지 프리페치동작을 정지한다는 것이다.

본 발명의 제2특징은 상기 데이터 처리장치를 포함하는 데이터 처리시스템에 있어서, 한 개 이상의 매개변수로 구성된 매개변수조를 사용하는 데이터 처리장치에 의한 명령의 연속적은 실행이 요구될 경우, 명령이 그 명령의 연속실행시에 각각 이용되는 매개변수조를 수반하여 명령 및 매개변수 메모리에 기억되고, 명령은 매개변수조의 수에 관한 정보와, 각각의 매개변수조의 데이터 길이에 관한 정보를 포함한다는 것이다.

본 발명의 제3특징은 상기의 데이터 처리장치에 있어서, 프리페치 제어회로는 명령 또는 매개변수를 프리페칭하기 위한 어드레스를 계산하는 어드레스 계산회로를 포함하고, 이 어드레스 계산회로는 명령 어드레스 선입선출(FIFO) 메모리 및 실행명령 어드레스 레지스터를 포함한다는 것이다. 상기의 명령 어드레스 FIFO 메모리는 어드레스 계산회로의 출력을 입력받아 그의 가장 오래된 내용을 현재 실행될 명령의 어드레스를 유지하기 위해서 실행명령 어드레스 레지스터에 출력하며 이로인해 실행명령 어드레스 레지스터의 내용은 실행회로에 입력되는 새로운 명령이 응답하여 새로워진다.

본 발명의 제4특징은 상기의 데이터 처리장치에 있어서, 프리페치 제어회로는 프리페치된 명령을 일시적으로 유지하기 위한 명령 레지스터를 포함하는 바 이 명령 레지스터는 명령 FIFO 메모리 및 실행 명령 레지스터를 포함한다는 것이다. 명령 FIFO 메모리는 명령 레지스터의 출력을 입력받아 그의 가장 오래된 내용을 현재 실행될 명령을 유지하기 위해서 실행명령 레지스터에 출력하며 이로 인해 실행명령 레지스터의 내용은 실행회로에 입력되는 새로운 명령에 응답하여 새로워진다.

본 발명의 제5특징은 데이터 처리장치가 초기화될 것이 요구되는 한 개 이상의 내부 레지스터를 또한 포함한다는 것이다. 한 개 이상의 초기화 명령은 명령 및 매개변수 메모리에 기억될 수가 있는바, 여기에서 초기화 명령은 내부 레지스터의 내부 어드레스를 각각 포함하며, 초기화 명령은 명령 및 매개변수 메모리에서 대응내부 레지스터에 기억되어지는 초기와 데이터를 포함하는 매개변수 데이터에 의해 수반될 수가 있다.

프리페치 제어회로는 명령 및 매개변수 메모리로부터 페칭된 명령이 초기화 명령인가의 여부를 결정하기 위한 명령해독회로와; 초기화 데이터를 수신하는 매개변수 레지스터와; 초기화 명령에 포함된 내부어드레스를 유지하기 위한 어드레스계 레지스터와; 그 자신의 입력을 해독하여 입력 제어신호를 내부어드레스에 의해 어드레스된 내부레지스터에 출력하기 위한 어드레스 해독회로와; 데이터 처리장치의 외부로부터 공급된 어드레스 신호와 어드레스계 레지스터의 출력을 출력시키기 위한 스위칭회로 및; 초기화 명령이 결정될 경우 그의 출력으로서 어드레스계 레지스터의 출력을 선택하도록 스위칭회로를 제어하기 위한 초기화 제어회로를 포함한다.

본 발명의 제6특징은 상기의 데이터 처리장치에 있어서, 실행회로는 프리페치 제어회로를 통해 제1버스에 연결되어 명령 및 매개변수를 입력하기 위한 제1포트와, 제2버스에 연결되어 실행결과를 출력시키기 위한 제2포트를 갖는다.

이하, 본 발명을 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.

(1) 전체의 데이터 처리시스템

제1도는 본 발명의 실시예가 응용되는 이미지 데이터 처리 및 표시기능을 갖는 데이터 처리시스템부를 도시하였다.

제1도에 있어서, 참조번호 CPU이고, 502는 명령 및 매개변수 메모리, 500은 이미지 처리기, 503은 그래픽 메모리, 504는 CRT표시장치, 505는 시스템버스, 506은 그래픽버스를 표시한다. 이미지 처리기(500)는 이미지 데이터를 처리하여 이미지를 CPU(501)로부터의 명령에 따라 표시하기 위해, 예컨대 표시장치등에 그림을 그리기 위해 제공된다. 이미지 처리기(500)에서 진행되어 처리되는 각각의 명령을 수반하는 명령 및 매개변수는 처리순서대로 명령 및 매개변수 메모리(502)에 기억된다. 명령 및 매개변수 메모리(502)의 내용은 이미지 처리기(500)의 작동전에 CPU(501)에 의해 기입된다.

CPU(501)와, 명령 및 매개변수 메모리(502) 및 이미지 처리기(500)의 측은 시스템버스(505)에 연결되고, 각각의 명령을 수반하는 명령 및 매개변수는 명령 및 매개변수 메모리(502)에서 시스템버스(505)를 경유하여 이미지 처리기(500)로 진행된다. 그래픽 메모리(503), CRT 표시장치(504) 및 이미지 처리기(500)의 타측은 그래픽버스(506)에 연결되고, 비트-맵형태의 처리된 데이터는 이미지 처리기(500)에서 그래픽버스(506)를 경우하여 그래픽메모리(503)로 출력된다. 비록 도시하지 않았을지라도 통상적으로 CPU(501), 명령 및 매개변수 메모리(502), 이미지 처리기(500), 그래픽메모리(503) 및 CRT 표시장치(504)는 공통버스에 연결되어 있으므로, 명령 및 매개변수의 진행동작과 처리된 데이터의 출력동작은 이들 동작들이 동일한 버스를 사용하기 때문에 이미지 처리기(500)에서 병렬로 수행할 수가 없다. 그러나, 제1도에 있어서, 처리된 데이터를 전송하기 위한 그래픽버스(506)는 명령 및 매개변수를 전송하기 위해서 시스템버스(5050)와는 별도로 제공되고, 명령 및 매개변수의 진행동작과, 처리된 데이터의 출력동작은 이미지 처리기(500)에서 병렬로 수행될 수 있다.

제2도는 통상의 구조 및 제1도에 있어서 명령 및 매개변수의 진행동작 및 처리된 데이터의 출력동작에 관한 타이밍도를 도시하였다.

제2도에 있어서, TO1은 종래 구조에서의 명령 및 매개변수를 페칭하기 위한 동작 타이밍이고, TO2는 종래 구조에서의 처리데이타를 출력하기 위한 동작 타이밍이며, TN1은 제1도에서의 명령 및 매개변수를 페칭하기 위한 동작타이밍도이고, TN2는 제1도에서의 처리데이터를 출력하기 위한 동작타이밍을 표시한다.

제2도에 도시한 바와같이, 명령 및 매개변수의 폐칭동작과 처리데이터의 출력동작은 제1도에서의 병렬로 수행되므로 전체의 처리시간이 경감된다.

(3) 이미지 처리기의 구성

제3a 및 3b도는 본 발명의 실시예에 따른 제1도의 이미지 처리기(500)의 구성을 도시하였다.

제3a 및 3b도에 있어서, 참조번호 100은 프리페치 유니트이고, 200은 실행유니트, 300은 표시제어 유니트, 400은 그래픽버스 인터페이스를 표시한다. 프리페치 유니트(100)의 구성에 있어서, 참조번호 10은 액세스제어회로, 20은 어드레스 데이터 입/출력 인터페이스회로, 30은 인터럽터 제어회로, 40은 어드레스 계산회로, 50은 명령 해독부, 60은 매개변수 계수부, 70은 명령 페치제어부, 80은 실행부, 91은 내부 어드레스버스, 92는 내부데이터버스를 표시한다.

프리페치유니트(100)는 명령 및 매개변수 메모리(502)로부터 명령 및 매개변수의 프리페치동작을 수행한다.

실행유니트(200)는 페치된 명령에 따라 페치된 매개변수를 사용하여 데이터 처리동작을 실행한다.

표시제어유니트(300)는 CRT 표시장치(504)용 제어신호 예컨대 수평 및 수직 동기신호를 발생한다.

그래픽 버스 인터페이스(400)는 그래픽버스(506)와 이미지 처리기(500)의 내부회로간의 인터페이스로서 제공된다.

프리페치유니트(100)의 구성에 있어서, 명령 해독부(50)는 프리페치된 명령을 받아 이를 해독한다. 매개변수 계수부(60)의 구성 및 동작을 설명한다. 명령 페치 제어부(70)는 마이크로 프로그램 ROM을 포함하여 프리페치 유니트(100)의 전체동작을 제어한다. 실행유니트 인터페이스(80)는 이후 기술하는 바와같이 제어 신호를 발생하여 실행유니트(200)를 제어한다. 어드레스 계산회로(40)는 명령페치제어부(70)의 제어하에서, 명령 및 매개변수 메모리(502)로부터의 명령 및 매개변수를 피리페칭하기 위한 어드레스들을 계산한다. 인터럽트 제어회로(30)는 예컨대 이미지 처리기(500)에 있는 내부레지스터의 내용을 독출하기 위해 CPU(501)로부터 인터럽트를 받거나, 특별한 상태의 발생을 알려주기 위해 실행유니트(200)로부터의 인터럽트를 받는다. 이러한 인터럽트들은 명령 페치제어부(70)에 전송되고, 명령 페치제어부(70)는 각각의 인터럽트에 해당하는 제어신호를 출력한다.

어드레스 데이터 입/출력 인터페이스회로(20)는 시스템버스(505)와 내부 어드레스 및 데이터버스(91, 92)간의 인터페이스로서 제공된다. 어드레스 계산회로(40)에서 계산된 어드레스는 우선, 내부데이터버스(92)로 출력되고 내부데이터버스(92)상의 어드레스 신호는 시스템버스(505)내의 어드레스 버스로 절환되어 어드레스 신호를 인가하게 된다.

엑세스 제어회로(10)는 DMA 제어기를 포함하여 명령 페치제어부(70)의 제어하에서 명령 및 매개변수 메모리(502)로부터 명령 및 매개변수를 프리페칭하기 위한 DMA 전송동작을 제어한다. 예컨대 이미지 처리기(500)에서 액세스 제어회로(10)는 시스템버스(505)를 사용하겠다는 요청을 버스 중계기(도시안됨)로 출력하고, 버스 중계기로부터 시스템버스(505)를 사용하라는 신호를 받아서 명령 및 매개변수 메모리(502)에 출력되는 어드레스 신호를 제어하고, 명령 및 매개변수 메모리(502)로부터 프리페치된 프리페치워드를 받아서 간직하기 위해 타이밍 신호(VR)를 기입한다.

(4) 명령 및 매개변수의 통상적인 구조

제4도는 각각의 명령을 수반하는 일련의 명령 및 매개변수의 통상적인 구조예를 도시하였다.

제4도에 있어서, C1, C2, …Cn은 명령조이고, CW는 명령어이고, P11…, P1m, P21, …, P2m, Pn1…, Pnm은 매개변수어인바, 여기에서 "n"은 명령조의 수이고, "m"은 각 명령조에서의 매개변수어의 수이다. 각 명령조의 명령어(CW)를 포함하여 다수의 매개변수어에 대해 영으로 셋트되며, 각 명령어 어떤 명령지시인가를 표시하는 동작코드를 포함한다. 각각의 명령어(CW) 다음에 있는 m 매개변수어 Pi1…Pim(i=1…m)에 포함된 한조의 매개변수는 명령어(CW)에 따라 실행유니트(200)에서의 한동작을 실행할시에 이용된다.

제5도는 제4도의 명령 및 매개변수 구조에 대응하는 통상의 명령 및 매개변수 메모리의 내용예를 도시하였다. 제5도는 선분 발생명령용 일련의 명령조가 도시되었다. 어드레스(0000)에서는 선분 발생명령을 표시하는 명령어가 기억되고, 어드레스(0001)에서는 시작점((XSO, YSO)의 X, Y좌표가 기억되며, 어드레스(0002)에서는 끝점(XEO, YEO)의 X, Y좌표가 기억된다. 그후의 어드레스(0011, 0100, …)에서는 상이한 시작점 및 끝점 좌표로 선분을 도시하기 위한 유사한 명령 및 그에 따른 매개변수가 기억된다.

제6도는 제5도에 도시한 바와 같은 일련의 명령 및 매개변수에 의해 지시되는 실행데이터 처리 타이밍을 도시하였다.

제6도에 도시한 바와같이, 이미지 처리기에 공급되는 명령 및 매개변수가 제5도에 도시한 구조를 갖는 종래의 데이터 처리시스템에 있어서, 동일한 명령(선분발생명령)이 연속적으로 수행될지라도 명령어가 선분의 각각의 시작점과 끝점 좌표를 위해 페치되기 때문에 명령해독동작은 실행유니트(200)에서 선분의 시작점과 끝점좌표의 각 데이터 처리동작을 실행하기 전의 타이밍간격을 위해 필요하다. 즉, 명령 및 매개변수가 제4도에 도시한 구조를 갖는 종래의 데이터 처리시스템에 있어서, 동일한 명령이 연속적으로 실행될지라도 명령해독 동작은 실행유니트(200)에서 매개변수조를 사용하여 각 데이터 처리동작을 실행하기전의 타이밍간격을 위해 필요하다.

(5) 본 발명 실시예에서의 명령 및 매개변수 구조 제7도는 명령 및 그 명령을 수반하는 일련의 매개변수 구조예를 도시하였다. 제7도에서 명령 및 매개변수는 제4도의 일련의 명령 및 해당하고, 제7도에서 명령 및 매개변수는 명령어(C1, C2, …Cn)의 내용이 제4도의 것과 동일한 경우 제4의 일련의 명령 및 매개변수와 동일한 정보를 갖는다.

제7도에서 CW는 명령어이고, BP1, BP2, …BPn은 기본매개변수를 표시하며, OP는 동작코드, P11…, P1m, P21, …, P2m, Pn1…, Pnm은 제4도에 도시한 것과 같이 매개변수어인바, 여기에서 "n"은 기본 매개변수조의 수이고, "m"은 각 기본 매개변수조내의 매개변수어의 수이다. 일반적으로 각각어 명령어(CW)는 다수의 기본 매개변수조에 대해 영으로 수반되고, 각각의 명령어(CW)는 어떤 명령이 지시되는가를 표시하는 동작코드(OP)와, 각 기본매개변수조내의 매개변수어조(BP), 및 기본매개변수조수(NP)를 포함한다. 제7도의 예에 있어서, BP=m, NP=n이다. 각각의 기본 매개변수조(BPi)에서의 m 매개변수어 Pil…Pim(i=1…m)에 포함된 한조의 매개변수는 명령어(OP)에 따라 실행유니트(200)에서 한동작을 수행하기 위해 동일한 시간에 이용된다. 제8도는 제7도의 명령 및 매개변수에 대응하는 명령 및 매개변수 메모리(502)의 내용예를 도시하였다. 제8도의 예에는 선분 발생명령어의 명령조가 도시되었다. 어드레스(0000)에서는 선분발생명령을 표시하는 명령어가 기억되고, 어드레스(0001)에서는 시작점 (XSO, YSL)의 X, Y좌표가 기억되며, 어드레스(0010)에서는 끝점(XEO, YEO)의 X, Y좌표가 기억된다. 그후의 어드레스쌍(0011, 0100)(0101, 0111)(…)에서는 상이한 시작 및 끝점좌표로 선분을 도시하기 위해 시작점과 끝점의 좌표쌍을 갖는 유사한 조의 매개변수들이 기억된다.

제9도는 제7도에 도시한 바와같은 일련의 명령 및 매개변수에 의해 지시되는 실행데이터 처리타이밍을 도시하였다. 제9도에 도시한 바와같이, 이미지 처리기(500)에 공급되는 명령 및 매개변수가 제8도에 도시한 구조를 갖는 데이터 처리시스템에 있어서, 명령어(CW)가 실행유니트(200)에 입력된 직후에 한번의 명령해독 동작이 필요하다. 즉, 동일한 동작(선분 발생명령)이 상이한 조의 매개변수에 대해 반복적으로 수행될 경우 명령어가 명령조의 상부에만 페치되기 때문에 명령해독동작은 실행유니트(200)에 선분의 시작점과 끝점 좌표의 각 데이터 처리동작을 실행하기 전의 타이밍간격을 위해 필요하지 않다.

따라서, 동일한 동작이 상이한 조의 매개변수에 대해 반복적으로 실행될 경우 전체조의 명령 및 매개변수를 페치하여 명령을 해독하는데 필요한 시간은 제7도에 도시한 바와같은 명령 및 매개변수조를 사용함으로써 경감될뿐만아니라, 명령 및 매개변수 메모리(502)의 크기와 상기의 조를 페칭하기 위한 시스템버스(505)를 경유하는 시간을 줄일 수 있다.

제10도는 본 발명 실시예에서의명령어(CW)의 포맷을 도시하였다.

제10도에 있어서, OP CODE는 동작코드, BP는 각 기본 매개변수조내의 매개변수어의 수이고, NP는 기본 매개변수의 수를 표시한다. MODE과 REGISTERS ADDRESS는 이후 설명한다.

(6) 명령 해독부(50)

제11도는 제3도 이미지 처리기(500)내의 명령해독부(50)의 구성을 도시하였다.

제11도에 있어서 참조번호 51은 명령 레지스터, 52는 매개변수 레지스터, 53은 명령해독기, 55는 FIFO 메모리, 56은 실행명령레지스터를 표시한다. 제11도에 도시한 마이크로 ROM(71)은 명령페치제어부(70)의 주요부품이다.

명령 레지스터(51)와 매개변수 레지스터(52)는 내부데이터버스(92)에 연결되고, 제10도에 도시한 명령어(CW)는 페치될 때 명령 레지스터(51)에 기입된다. 명령 레지스터(51)의 출력은 명령 해독기(53)에서 해독되는바, 명령해독기(53)의 출력중에서 동작코드(OP CODE)의 해독결과는 마이크로 ROM(71)의 입력단자에 인가되고, BP, NP 및 MODE의 해독결과는 매개변수 계수부(60)로 입력된다. 명령어(CW)의 레지스터 어드레스부의 내용은 제24도를 참조하여 이후 상술한 어드레스계 레지스터(521)에 인가된다.

명령 레지스터(51)의 출력은 FIFO 메모리(55)에도 입력되는 바, FIFO 메모리(55)와 실행명령 레지스터(56)는 특별한 상태가 발생될 경우 명령코드를 유지하기 위해 제공된다. 이후 상술하는 바와같이, 프리페칭된 모든 명령 및 매개변수(명령조)는 명령이나 매개변수에 관한 데이터처리가 실행유니트(200)에서 실행될때까지 실행유니트(200)내의 명령 및 매개변수 버퍼메모리에 저장된다. 실행유니트(200)내의 명령 및 매개 변수 버퍼메모리에 기억된 명령코드는 FIFO메모리(55)에 동시에 유지되고, 실행유니트(200)에 데이터가 처리되는 것에 관한 명령어는 실행명령 레지스터(56)에 유지된다. 이를 위해서는 실행유니트(200)가 실행할 새로운 명령은 입력할 때 실행 유니트(200)로부터 출력되어 신호(CEXE)가 FIFO 메모리(55)와 실행 명령 레지스터(56)에 인가되어 FIFO 메모리(55)의 출력과, 실행 명령레지스터(56)의 입력을 각각 제어하게 된다. 특별한 처리에 관해서는 이후 좀더 상술한다.

(7) 어드레스 계산회로(40)

제12도는 제3도의 이미지 처리기(500)내에 있는 어드레스 계산회로(40)의 구성을 도시한 것이다.

제12도에 있어서, 참조한 41과 43은 선택기이고, 42는 가산회로, 44는 프리페치 어드레스포인터, 45는 FIFO 메모리, 46은 실행명령 어드레스 레지스터이다.

선택기(41)는 내부데이터버스(92)에서 출력되는 값과, 상수값 +1, 및 상수값(-1)을 입력받아 마이크로 ROM(71)(제11도)의 제어하에서 입력중 어느하나를 선택하여 출력한다. 선택기(41)의 출력은 가산기(42)의 입력단자중 어느하나에 인가된다. 프로페치 어드레스 포인터(44)는 프리페치동작에 이용되는 어드레스를 유지하는 바, 이 프리페치 어드레스 포인터(44)의 출력은 내부데이터버스(92)로 출력되어 가산기(42)의 타측 입력단자에 인가된다. 이때 가산기(42)는 두 개의 입력을 가산한다.

선택기(42)는 내부 제이터버스(92)부터의 값과 가산기(42)의 출력을 입력받아 마이크로 ROM(71)의 제어하에서 한 개의 입력을 출력으로서 발생하게 된다. 선택기(42)의 출력은 프리페치 어드레스 포인터(44)에 인가된다. 통상적으로 선택기(41)는 +1을 선택하고 선택기(43)는 가산기(42)의 출력을 각각 선택하게 된다.

명령해독기(53)에서 결정되는 명령은 상대 어드레스값만큼 어드레스를 점프하는 지시인 분기 명령이고, 마이크로 ROM(71)은 선택기(41)를 제어하여 내부데이터버스(92)로부터의 입력을 선택하도록 하고 선택기(43)는 가산기(42)이 출력을 선택하도록 제어된다. 명령 해독기(53)에서 해독된 명령이 절대 어드레스로 어드레스를 점프하도록 한 지시인 분기 명령일 경우, 마이크로 ROM(71)은 선택기(43)를 제어하여 내부데이터버스(92)로부터 입력을 선택한다.

분기 명령에 포함된(상대 또는 절대, 직접 또는 간접)어드레스 정보는 분명령이 프리페칭될 경우 명령 레지스터(51)(제11도) 및/또는 매개변수 레지스터(52)(제11도)에 일단 기입된다. 비록 도시하지 않았으나, 분기 명령은 본 실시예에서는 명령어로만 또는 명령어와 매개변수로 구성된다.

분기명령이 명령어로만 구성될 경우 명령어는 명령 레지스터(51)에 기입되거나, 분기 명령이 명령어와 매개변수어로 구성될 경우 명령어는 명령 레지스터(51)에 기입되고, 매개변수어는 매개변수 레지스터(52)에 기입된다. 직접 어드레싱시의 정보가 명령에 포함될 경우, 그 명령에서의 어드레스 정보는 내부데이터버스(92)를 매개로 어드레스 계산회로(40)에 공급되고, 또는 간접 어드레싱시의 경보가 명령에 포함될 경우 상대 또는 절대 어드레스값은 명령에서의 어드레스 정보를 사용하여 메모리 또는 레지스터로부터의 값을 페칭함으로써 얻어지는 바, 이렇게 얻어진 어드레스 값은 내부데이터버스(92)를 매개로 어드레스 계산회로(40)에 공급된다. 또한, 분기 명령이 프리페칭될때의 동작에 관한 본 발명의 특징은 이후 기술된다.

프리페치 어드레스 포인터(44)의 출력은 FIFO 메로리(45)에 입력되는 바, FIFO 메로리(45)와 실행명령레지스터(46)은 특이한 상태가 발생되었을 경우 명령코드의 어드레스를 유지하기 위해 제공된다.

전술한 바와 같이, 프리페칭된 모든 명령 및 매개변수(명령조)는 명령이나 매개변수에 관한 데이터처리가 실행유니트(200)에서 수행될때까지 실행유니트(200)내의 명령 및 매개변수 버퍼 메모리에 기억된다. 실행유니트(200)내의 명령 및 매개변수 버퍼메모리에 기억된 명령코드의 어드레스는 FIFO 메로리(45)에 동시에 유지되고, 데이터가 실행유니트(200)에서 실행되는 것에 관한 명령어의 어드레스는 실행 명령 레지스터(46)에 유지된다.

이를 위해 실행유니트(200)가 실행하고자 하는 새로운 명령을 입력할 때 실행유니트(200)로부터 출력되는 신호(CEXE)가 FIFO 메로리(45)와 실행명령레지스터(46)에 인가되어 FIFO 메로리(45)의 출력과 실행명령 레지스터(46)의 입력을 각각 제어토록한다. 특이한 처리에 관해서는 좀더 상세히 설명한다.

(8) 분기 명령이 프리페치될 경우의 동작

전술한 바와같이 종래 기술에서는 처리한 데이터가 처리순서대로 기억되기 때문에 (제5,8도 참조)처리될 데이터(명령 및 매개변수)를 기억하는 메모리(명령 및 매개변수 메모리(502))내에 연속적인 어드레스 순서대로 페칭이 수행된다.

종래 기술에 있어서, 분기 명령이 데이터 처리장치에서 처리될 경우 대부분 다음단계에서 처리되어지는 명령은 상기 메모리내의 분기명령 다음의 어드레스에 기억되는 명령이 아니므로 분기명령 다음에 프리페칭되어 명령 및 매개변수 버퍼 메모리에 기억되는 아니다.

즉, 분기명령이 명령 해독기(53)의 출력으로서 검출될 경우, 분기명령 다음에 프리페칭된 데이터는 주로 쓸모없는 것이다. 이것은 쓸모없는 프리페치동작 및 쓸모없는 한 버스 중계가 통상의 데이터 처리장치에서 실행되고 이러한 쓸모없는 한 버스 중계가 시스템의 효율을 저하시킨다는 것을 의미한다. 분기명령은 간단한 점프 명령(절대어드레스 또는 상대어드레스에서의 정보를 포함함); 서브루틴점프(절대 어드레스는 상대어드레스에서의 정보를 포함함); 및 리턴 서브루틴 점프 명령등을 포함한다.

일반적으로 분기명령의 실행이 실행유니트(200)에서 완료될 때까지 분기명령에 의해 점프되는 곳은 모른다.

본 발명에 따르면, 마이크로 ROM(71)은 분기명령이 명령해독기(53)의 출력으로서 검출할 경우 분기명령 다음의 명령을 위한 프리페치동작을 일시적으로 정지시키는바, 이러한 일시정지는 분기명령의 실행이 실행유니트(200)에서 완료될때까지 계속된다.

분기명령이 프리페치될 때의 조건하에서 동작타이밍의 한예가 제13도에 도시되었다. 시간(t₇)에서는 점프명령어(JMP)가 프리페치되어 해독된다. 해독결과, 이예에서는 상기의 어드레스 정보를 포함하는 매개 변수어(P31)기 점프명령어(JMP) 다음에 오게 된다.

따라서 마이크로 ROM(71)은 점프명령어(JMP)가 명령 및 매개변수 메모리(502)에 기억된 어드레스 다음의 어드레스에 기억되는 후속의 한단어의 프리페칭을 제어한다. 그런 다음, 시간(t₈)에서 마이크로 ROM(71)은 분기명령의 실행이 실행유니트(200)에서 완료될때까지 분기명령다음의 명령을 위한 프리페칭 동작을 정지시킨다. 시간(t₁₁)에서, 분기명령의 실행은 실행유니트(200)에서 완료된다. 분기명령의 실행결과, 후속의 프리페칭동작을 위한 어드레스에서의 정보는 내부데이터버스(92)를 통해 어드레스 계산회로(40)에 인가되고, 마이크로 ROM(71)은 후속의 프리페칭동작을 시작한다.

따라서, 본 발명에 따라 무용의 프리페치 동작 및 무용의 버스중계가 최소화되므로 시스템의 효율을 향상시킬 수가 있다.

(9) 매개변수 계수부(60)

제14도는 제3도의 이미지 처리기(500)에 있는 매개변수 계수부(60)의 구성을 도시하였다.

제14도에 있어서, 62는 기본 매개변수 계수기, 63은 선택기, 64는 반복 번호 계수기, 65는 반복 번호 레지스터, 66은 시프터, 67은 OR회로, 68은 실행매개변수번호 레지스터, 69는 FIFO 메모리, 70은 조화검출회로를 표시한다. CNT는 한 개의 매개변수어가 명령 및 매개변수 메모리(502)로부터 프리페치되어 마이크로 ROM(71)에 의해 발생될 때마다 출력되는 계수신호이다.

게이트(61)는 계수신호(CNT)에 의해 하향 계수신호로서 기본매개변수 계수기(62)에 제공된다. 선택기(63)는 계수신호(CNT)와 기본 매개변수 계수기(62)의 출력을 입력받아 이들 입력 중 어느하나를 선택하여 상향 계수신호로서 반복번호 계수기(64)에 출력한다. 시프터(66)는 상기 명령 해독기(53)로부터 공급되는 명령조내의 기본매개변수조의 번호(NP)에 의해 제공된다.

새로운 명령어가 프리페치되어 명령해독력(50)에서 해독될 경우, 상기의 명령 해독기(53)로부터 공급되며 각각의 기본 매개변수조내에 있는 매개변수어의 번호(BP)는 프리세트값으로서 기본매개변수 계수기(62)에 부하되고, 상기의 번호(NP)는 시프터(66)를 통해 프리세트값으로서 반복번호 레지스터(65)에 부하된 게이트회로(61), 선택기(63), 및 시프터(66)는 제10도에 도시한 바와 같이 명령어의 내용에 있는 MODE에 의해 제어된다.

명령조가 제7도에 도시한 구조를 갖을 겨우, 게이트(61)는 개방되고, 선택기(63)는 출력으로서 기본 매개변수 계수기(62)의 출력을 선택하고, 시프터는 상기 번호(NP)를 시프트시키지 않는다. 기본매개변수 계수기(62)의 계수는 각각의 기본 매개변수조에 프리페칭되지 않은 매개변수어 번호를 표시한다. 각각의 기본 매개변수조에 있는 모든 매개변수어가 프리페칭되었을 경우 기본 매개변수계수기(62)는 능동 매개변수 영신호를 출력하는 바, 이 매개변수 영신호는 매개변수어에 수반되지 않는 명령어가 프리페치되어 명령어의 BP부가 영을 표시할 때 능동상태가 된다.

반복번호 계수기(64)의 계수는 각각의 명령조에 이미 프리페칭된 기본 매개변수조 번호를 표시한다. 조화검출회로(79)는 반복번호계수기(64)의 계수와 반복번호 레지스터(65)의 출력을 비교한다. 각각의 명령조내의 모든 기본 매개변수조가 프리페칭되었을 경우, 조화 검출회로(79)는 명령중 프리페치 완료신호(NPEND)를 출력한다. 기본 매개변수 계수기(62)의 출력과, 조화 검출회로(79)출력의 논리합은 OR회로(67)에서 얻어진 다음, 신호(BPEND)로서 명령 페치제어부(70)내의 마이크로 ROM(71)과 실행유니트 인터페이스(80)로 출력된다. 따라서 BPEND 신호는 기본 매개변수조가 프리페치되거나(기본 매개변수조의 프리페치의 완성)매개 변수어에 수반되지 않는 명령어가 프리페치될 때마다 능동상태로 된다.

반복번호 계수기(64)의 출력은 FIFO 메모리(69)에도 입력된다. FIFO 메모리(69)와 실행 매개변수 번호레지스터(68)는 특이한 상태가 발생된 경우 각각의 명령조내에 프리페칭된 기본 매개변수조수의 번호를 유지하기 위해 제공된다. 전술한 바와같이 프리페칭된 모든 명령 및 매개변수(명령조)는 명령 및 매개변수에 관한 데이터 처리가 실행유니트(200) 내에서 실행될 때까지 실행유니트(200)의 명령 및 매개변수버퍼메모리에 저장된다. 실행유니트(200)내의 명령 및 매개변수 버퍼메모리에 저장된 기본 매개변수조의 개수는 FIFO 메모리(69)에 동시에 유지되고 실행유니트(200)내에서 실행되는 데이터처리에 관한 기본 매개변수의 조의 개수는 실행 매개변수번호 레지스터(68)에 유지된다. 이를 위해, 실행유니트(200)가 실행되어질 새로운 기본 매개변수조를 입력할 경우 실행유니트(200)에서 출력되는 신호(PEXE) 가 FIFO 메모리(69)와 실행 매개변수번호 레지스터(68)에 인가 되어 FIFO 메모리(69)의 출력과, 실행 명령 레지스터(68)의 입력을 각각 제어하도록 한다. 특정의 처리에 관해 좀더 상술한다.

또한 명령조가 제7도에 도시된 것과 상이한 구조를 갖을 경우의 매개변수 계수부(60)의 동작을 설명하기로 한다.

(10) 실행유니트 인터페이스(80) 및 실행유니트(200)에서의 데이터버퍼 제15a 및 15b도는 이미지처리기(500)내의 실행유니트 인터페이스(80)와 프리페치된 명령조를 기억하기 위한 명령 및 매개변수 버퍼메모리 및 실행유니트(200)에 제공된 데이터량 감시회로의 구성을 도시하였다.

제15a 및 15b도에 있어서, 점선(80)으로 도시한 것은 제3도의 실행유니트 인터페이스(80)이고, 점선(210)으로 도시한 것은 프리페치된 명령조를 기억하기 위한 명령 및 매개변수버퍼메모리이고, 220은 데이터를 처리하는 실행유니트(200)에 관한 명령조가 유지되는 실행 명령조 유지부, 230은 실행유니트 인터페이스(80)와 협동하는 데이터량 감시회로, 224는 실행명령조 유지부(220)에 유지된 명령에 따라 실행명령조 유지부(220)에 유지되는 기본 매개변수조를 사용함으로써 데이터를 처리하는 실행부를 표시한다.

명령 및 매개변수버퍼메모리(21)는 프리페칭된 명령어를 기억하기 위한 명령 FIFO 메모리(211)와, 프리페칭된 기본 매개변수를 기역하기 위한 매개변수 FIFO 메모리(212)를 포함한다.

실행 명령조 유지부(220)는 실행시 명령어를 유지하기 위한 실행 명령레지스터(211)와, 실행명령 레지스터(21)의 내용을 해독하는 실행명령해독기(222) 및, 실행시 기본 매개변수조를 유지하는 실행기본 매개변수를 레지스터(223)를 포함한다.

데이터량 감시회로(230)는 명령 FIFO 메모리(211)에 기억된 프리페치 명령어의 량과, 매개변수 FIFO 메모리(212)에 기억된 프리페치 기본 매개변수조의 량을 감시하여 명령페치제어부(70)내의 마이크로 ROM(71)에 공급되는 프리페치 허용신호(WRRDY)를 출력한다.

실행유니트 인터페이스(80)는 명령 및 매개변수버퍼 메모리(210)용 기입 제어신호를 발생하고 명령어 및 매개변수어의 프리페치에 관한 정보를 데이터량 감시회로(230)로 출력한다.

실행유니트 인터페이스(80)는 AND회로(81,83,85,86 및 87) 인버터(82), 및 C/P 플래그 레지스터(84)를 포함한다.

C/P 플래그 레지스터(84)는 프리페칭된 단어가 명령어인지 매개변수어인지를 표시하여 플립플롭회로에 의해 실현되는가를 표시한다.

C/P 플래그 레지스터(84)는 CSET 신호와, 그의 리셋단자를 통해 마이크로 ROM(71)로부터 리셋신호(RESET) 및, 그의 셋트단자를 통해 마이크로 ROM(71)으로부터의 PSET 신호를 입력받는다.

C/P 플래그 레지스터(84)가 셋트상태가 있은 경우에는 "1"이고, C/P 플래그 레지스터(84)가 리셋상태에 있을 경우에는 "0"인 C/P 플래그레지스터(84)의

출력(C/P)은 AND회로(81)의 일측 입력단자에 직접인가되고, 인버터(82)를 매개로 AND 회로(83)의 일측 입력단자에 인가됨과 동시에 명령페치제어부(70)의 마이크로 ROM(71)에도 인가된다.

이미지 처리기(500)에서 프리페치된 단어를 유지하는 액세스 제어회로(10)에서 출력된 기입 타이밍 신호(WR)는 AND 회로(81, 83)의 타측 입력단자에 인가되므로, AND 회로(81)는 명령어가 프리페칭될 경우 능동신호를 출력하고, AND 회로(83)는 매개변수가 프리페칭될 때 능동 신호를 출력한다.

AND 회로(81)의 출력은 입력(기입) 제어신호로서 명령 레지스터(51)에 인가되고 AND 회로(83)의 출력은 입력(기입) 제어신호로서 매개변수레지스터(52)에 인가된다. AND 회로(81)의 출력은 AND 회로(85)의 일측 입력단자에도 인가되고, AND 회로(83)의 출력은 AND 회로(86)의 일측 입력단자에도 인가된다. 프리페칭된 명령코드가 실행유니트(200)에서 실행되어지는 명령인지 아닌지를 표시하는 명령해독부(50)내의 명령해독기(53)의 일부출력은 AND 회로(85)와 (86)의 타측 입력단자에 각각 인가된다.

따라서, AND 회로(85)는 실행유니트(200)에서 처리되는 명령어가 프리페칭될 경우 능동신호(CMWR)를 출력하고 AND 회로(86)는 실행유니트(200)에서 처리되는 매개변수어가 프리페칭될 경우 능동신호(PRWR)를 출력한다.

AND 회로(85)의 출력(CMWR)은 입력제어신호로 명령 FIFO 메모리(211)에 인가되고 AND 회로(86)의 출력(PRWR)은 입력제어신호로서 매개변수 FIFO 메모리(212)에 공급된다. 명령 FIFO 메모리(211)는 능동 CMWR 신호가 그곳에 인가될 경우 내부데이터버스(92)를 매개로 명령 및 매개변수 메모리(502)로부터 전송되는 명령어를 입력받고, 매개변수 FIFO 메모리(212)는 능동 PRWR 신호가 그곳에 인가될 경우 내부데이터버스(92)를 경유하여 명령 및 매개변수메모리(502)로부터 전송되는 매개변수어를 입력받는다.

프리페칭된 명령코드가 실행유니트(200)에서 실행되어지는 명령인지 아닌지를 표시하는 명령해독부(50)내의 명령해독기의 일부출력은 AND 회로(87)의 일측입력단자에도 인가된다. 매개변수계수부(60)에서 출력된 BPEND 신호는 AND 회로(87)의 타측입력단자에 인가된다.

따라서 BPEND 신호는 기본 매개변수 조가 프리페치되거나(기본 매개변수조의 프리페치의 완성), 매개변수어에 수반되지 않는 명령어가 프리페치될 때마다 능동상태로 된다. 따라서 AND 회로(87)는 실행유니트(200)내에서 실행되어지는 기본 매개변수조가 프리페치되거나(기본 매개변수조의 프리페치완료), 실행유니트(200)내에서 실행되어지고, 매개변수어를 수반하지 않는 명령어가 프리페치될 때마다 능동신호를 출력한다.

AND 회로(87)의 출력은 데이터량 감시회로(230)로 공급되어지는바, 이 데이터량 감시회로(230)는 업/다운 카운터(231, 233, 235)와 매개변수 빈자리 검출회로(232), 명령빈자리검출회로(234), 최종동작량 검출회로(236), OR 회로(237) 및 RS-플립플롭회로(238)로 구성된다.

업/다운 카운터(231)는 UP 입력단자를 통해서는 AND 회로(86)에서 출력된 PRWR 신호를 수신하고, DOWN 입력단자에 의해서는 실행부(224)에서 출력된 PEXE 신호를 수신한다. 실행부(224)는 매개변수 FIFO 메모리(212)와, 실행기본 매개변수설정 레지스터(223)를 제어하여 새로운 기본 매개변수조를 매개변수 FIFO 메모리(212)로부터 실행기본 매개변수 설정 레지스터(233)에 페치시켜 매개변수 FIFO 메모리(212)로부터 실행 기본 매개변수설정 레지스터(223)로의 매개변수어의 페칭이 수행될때마다 능동 PEXE 신호를 출력한다. 따라서, 업/다운 카운터(231)의 계수(PVC)는 매개변수 FIFO 메모리(212)에 기억된 매개변수어의 번호를 표시한다.

이와 유사하게 업/다운 카운터(233)는 그의 UP 입력단자에서는 AND 회로(85)로부터의 CMWR 신호를 입력받고, DOWN 입력단자를 통해서 실행부(224)로부터의 CEXE 신호를 받는다. 실행부(224)는 명령 FIFO 메모리(211)와 실행 명령레지스터(221)를 제어하여 새로운 명령을 명령 FIFO 메모리(211)로부터 실행 명령레지스터(221)에 페치시켜 명령 FIFO 메모리(211)로부터 실행명령 레지스터(221)로의 명령어의 페칭이 수행될 때마다 능동 CEXE 신호를 출력한다.

따라서, 업/다운 카운터(233)의 계수(CVC)는 명령 FIFO 메모리(211)에 기억된 명령어의 번호를 표시한다. 또한 업/다운 카운터(235)는 UP 입력단자를 통해 AND 회로(87)로부터의 출력을 입력받고, DOWN 입력단자를 통해서는 실행부(224)로부터의 EAEXE 신호를 공급받는다.

실행부(224)는 기본 매개변수조가 명령 및 매개변수 버퍼 메모리(210)로부터 실행명령 설정유지부(220)로 페칭되거나(기본 매개변수조의 페칭완료), 매개변수어를 수반하지 않는 명령코드가 명령 및 매개변수 버퍼메모리(210)로부터 실행명령 설정유지부(220)로 페칭될때마다 능동 EAEXE 신호를 출력한다. 명령 및 매개변수버퍼 메모리(210)로부터 실행 명령설정유지부(220)로의 기본매개변수조의 페칭은 실행부(224)에서의 각각의 데이터처리 동작을 위해 실행한다.

따라서 업/다운 카운터(235)의 계수(EAC)는 명령 및 매개변수 버퍼 메모리(210)의 내용을 실행하는데 필요한 동작수만큼 명령 및 매개변수메모리(210)에 기억된 명령 데이터량을 표시한다.

업/다운 카운터(231)의 계수는 매개변수빈자리검출회로(232)에 입력되는바, 매개변수빈자리검출회로(232)는 계수가 첫 번째의 숫자 이상일 경우에 능동신호를 출력한다. 첫 번째의 예정된 수는 상이하게 즉, 매개변수 FIFO 메모리(212)에 기억될 수 있는 매개변수어의 최대수, 기본 매개변수조의 매개변수어의 최대수로 결정된다.

이와 마찬가지로, 업/다운 카운터(233)의 계수는 명령 부위 검출회로(234)에 입력되는 바, 명령빈자리 검출회로(234)는 계수가 두 번째 숫자이상일 경우에 능동신호를 출력한다. 두 번째의 예정된 수는 상이하게 즉, 명령 FIFO 메모리(211)에 기억될 수 있는 명령의 최대수로서 결정된다.

매개변수 빈자리 검출회로(232)의 출력과 명령빈자리검출회로(234)의 출력은 OR회로(237)에 입력되는바, OR회로(237)의 출력(VC)은 RS-플립플롭회로(238)의 리셋단자(R)에 인가된다.

업/다운 카운터(235)의 계수는 최종 동작량 검출회로(236)에 입력되는바, 이 회로(236)는 계수가 제3예정수보다 작을 경우에 능동신호를 출력한다. 제3수는 예컨대 1 또는 2이다.

최종실행량 검출회로(236)의 출력은 R-S 플립플롭회로(238)의 셋트단자(S)에 인가되는바, RS-플립플롭회로(238)의 Q출력은 마이크로 ROM(71)에 공급되는 프리페치 허용신호(WRRDY)이다.

따라서 프리페치 허용신호(WRRDY)는 카운트(EAC)가 상기 제3의 내정된 수보다 작게 될 때 능동이되며, 카운트(PVC)가 상기 제1의 내정된 수 보다 크거나 또는 카운트(CVC)가 상기 제2내정된 수보다 클 때는 수동이 된다.

프리페치 허용신호(WRRDY)를 입력받게 되면, 마이크로 ROM(71)은 프리페치 유니트를 제어하여 프리페치 허용신호(WRRDY)가 "0"에서 "1"으로 변화될 때 일련의 프리페치 동작을 시작하여 프리페치 허용신호(WRRDY)가 다시 "0"으로 복귀될 때까지 프리페치 동작을 계속하게 된다.

제15a 및 15b도의 변형으로서 명령 FIFO 메모리(211)는 레지스터로 대치될 수 있고, 매개변수 FIFO 메모리(212)는 기본 매개변수조내의 매개변수어수와 동일한 수의 단계를 갖는 시프트레지스터를 교체될 수도 있는바, 여기에서는 한 개의 명령어와 한 개의 기본 매개변수조만이 명령 및 매개변수버퍼 메모리(210)에 유지된다. 상기의 변형에 있어서, 업/다운 카운터(231, 233)는 명령 및 매개변수버퍼 메모리(210)에 있는 대응 레지스터가 우위인지 아닌지를 표시하는 플래그 레지스터를 각각 교체될 수 있으며 업/다운 카운터(235)는 필요없다.

(11) 실행유니트 인터페이스(80) 및 실행유니트(200)내의 명령 및 매개변수 버퍼메모리의 다른 구성 제16도는 이미지 처리기(50)의 실행유니트 인터페이스(80)와, 프리페치된 명령조를 기억하기 위한 명령 및 매개변수 버퍼메모리 및 실행유니트(200)에 제공된 데이터량 감시회로의 다른 구성을 도시하였다.

제16도에 있어서, 점선 80'은 제3a도의 실행유니트 인터페이스(80)에 대응하는 것이고, 실선 213은 프리페치된 명령조를 기억하기 위한 명령 및 매개변수 버퍼 메모리에 대응하는 것이다.

220'는 데이터를 처리하는 실행유니트(200)에 관한 명령조는 유지되는 실행 명령조 유지부를 표시하고, 230'는 실행유니트 인터페이스(80)와 연동하는 데이터량 감시회로, 224'는 실행명령조유지부(200)에 유지된 명령에 따라 실행 명령조 유지부(220)에 유지하는 기본 매개변수조를 이용하여 데이터를 처리하는 실행부를 표시한다.

명령 및 매개변수 버퍼메모리(213)는 프리페치된 명령어와 프리페치된 기본 매개수조를 기억하기 위한 FIFO 메모리(211)에 구성된다.

실행명령조 유지부(220')는 실행시 명령어를 유지하는 실행명령 레지스터(221)와, 실행명령 레지스터(221)의 내용을 해독하는 실행명령 해독기(222)와, 실행시 기본 매개변수조를 유지하는 실행기본 매개변수조 레지스터(223), 및 선택기(225)로 구성된다.)

데이터량 감시회로(235')는 FIFO 메모리(213)에 기억된 프리페칭데이터(명령 및 매개변수어)의 량을 감시하여 명령 페치제어부(70) 내의 마이크로 ROM(71)에 공급되는 프리페치 허용신호(WRRDY)를 출력한다.

실행유니트 인터페이스(80')는 명령 및 매개변수 버퍼메모리(213)용 기입 제어신호를 발생하여 명령어나 매개변수어의 프리페치에 관한 정보를 데이터량 감기회로(230)로 출력한다.

실행유니트 인터페이스(80)는 AND 회로(85', 87')를 포함한다. 이미지 처리기(500)에다 프리페치된 단어를 유지하기 위해 엑세스 제어회로(10)로부터 출력되는 기입타이밍신호(WR)는 AND 회로(85')의 일측 입력단자에 인가된다. 프리페치된 명령코드가 실행유니트(200)에서 수행되어지는 명령인지의 여부를 표시하기 위해 명령 해독부(50)의 명령 해독기(53)입력의 일부는 AND 회로(85')의 타측입력단자에 인가되므로, AND 회로(85')는 실행유니트(200)에서 데이터 처리를 실행하는 데 이용되어지는 명령이나 매개변수가 프리페칭될 때 능동신호를 출력한다. AND회로(85')의 상기 출력은 입력제어신호로서 FIFO 메모리(213)에 인가되고, AND회로(86)의 출력(PRWR)은 매개변수 FIFO 메모리(213)에 입력제어신호로서 인가된다. FIFO 메모리(213)는 능동입력제어신호가 그곳에 인가될 경우 내부데이터버스(92)를 매개로 명령 및 매개변수메모리(502)에서 전송된 명령어 또는 매개변수어를 입력받는다.

AND 회로(87')는 제15a도의 AND회로(87)와 동일한 기능을 한다. 즉, AND회로(87')는 실행유니트(200)내에서 실행되어지는 기본 매개변수조가 프리페치되거나(기본 매개변수조의 프리페치 완료), 실행유니트내에서 실행되어지고, 매개변수어를 수반하지 않는 명령어가 프리페치될 때마다 능동신호를 출력한다.

AND회로(87')의 출력은 데이터감시회로(230)로 공급된다. 이 데이터량 감시회로(230')는 업/다운 카운터(235, 239), 버퍼부위검출회로(240), 최종동작량 검출회로(236) 및 RS-플립플롭회로(238)로 구성된다.

업/다운 카운터(239)는 UP입력단자를 통해 AND회로(85')의 출력을 받고, DOWN 입력단자를 통해서 실행부(224')는 CPEXE 신호를 입력받는다. 명령조용 데이터처리실행이 시작되거나 완료되었을 경우, 실행부(224')는 FIFO 메모리(213), 선택기(225) 및 실행명령 레지스터(221)를 제어하여 새로운 명령어를 매개변수 FIFO 메모리(212)로부터 실행 명령레지스터(221)에 페치시키도록 한다.

또한 명령어가 실행명령 레지스터(221)에 페치된 후에는 한 개 이상의 매개변수가 명령해독기(222)의 출력으로부터 명령어를 수반하고 실행부(224')는 FIFO 메모리(213)와, 선택기(225) 및 실행기본 매개변수조 레지스터(223)를 제어하여 새로운 기본 매개변수조를 FIFO 메모리(212)로부터 실행 기본 매개변수조 레지스터(223)에 페치하도록 한다. 실행부(224')는 FIFO 메모리(213)로부터 수정의 단어가 실행 기본 매개변수조 레지스터(223)에 페치될 때마다 능동 CPEXE 신호를 출력하므로, 업/다운 카운터(239)의 계수(CPVE)는 FIFO 메모리(213)에 기억된 명령이나 매개변수어의 갯수를 실시한다.

또한 업/다운 카운터(235)는 UP 입력단자를 통해 AND 회로(87')의 출력을 입력받고, DOWN 입력단자를 통해서는 실행부(224')는 EAEXE 신호를 받는다. 실행부(224')는 기본매개변수조가 명령 및 매개변수버퍼메모리(213)로부터 실행명령조 유지부(220')로 페칭되거나 (기본 매개변수조의 페치완료), 매개변수어를 수반하지 않는 명령어가 명령 및 매개변수 버퍼와 버퍼 메모리(213)로부터 실행 명령조 유지부(220')로 페칭될때마다 EAEXE 신호를 출력한다.

명령 및 매개변수버퍼 메모리(213)로부터 실행명령조 유지부(220')로의 기본 매개변수조의 페칭은 실행부(224')에서 데이터처리동작을 위해 실행된다. 따라서, 업/다운 카운터(235)의 계수(EAC)는 명령 및 매개변수 버퍼메모리(213)의 내용을 실행 완료하는데 필요한 동작수로서 명령 및 매개변수 버퍼메모리(213)에 기억된 명령 및 매개변수어의 량을 표시한다.

업/다운 카운터(239)의 계수(CPVC)는 버퍼 빈자리검출회로(240)에 입력되는바, 이 검출회로(240)는 계수가 예정수보다 클 경우 능동신호를 출력한다. 여기에서 예정된 수는 상이한 방식 즉 FIFO 메모리(213)에 기억 가능한 최대수의 명령 및 매개변수어와 기본매개변수조의 매개변수어의 최대수로서 결정된다.

버퍼빈자리검출회로(240)의 출력은 RS-플립플롭회로(238)의 리셋단자(R)에 인가된다. 업/다운 카운터(235)의 계수는 최종 동작량 검출회로(236)에 입력되는바, 이 회로(236)는 계수가 제3예정수보다 적을 경우에 능동신호를 출력한다. 예컨대 제3예정수는 1 또는 2이다.

최종 실형량의 검출회로(236)의 출력은 RS-플립플롭회로(238)의 셋트단자(S)에 인가되는바, RS-플립플롭회로(238)의 Q출력은 마이크로 ROM(71)에 공급되는 프리페치 허용신호(WRRDY)이다. 따라서 프리페치 허용신호(WRRDY)는 FIFO 메모리(213)에 있는 빈자리 단어 공간수가 기본 매개변수조의 가능한 최대단어수보다 많을 경우에 능동상태 "1"로 되고, 상기의 적어도 제4예정수에 대응하는 데이터(명령 및/또는 매개변수)의 량은 명령 및 매개변수 버퍼메모리(213)에 기억된다.

프리페치 허용신호(WRRDY)를 입력받으면, 마이크로 ROM(71)은 프리페치 유니트를 제어하며 프리페치 허용신호(WRRDY)가 "1"에서 "0"으로 변화될 때 일련의 프리페치 동작을 시작하여 프리페치 허용신호(WRRDY)가 "0"으로 다시 복귀될때까지 프리페치동작을 계속하게 된다.

(12) 실시예 (Ⅰ)에서의 제어동작

제17a, 17b 및 17c도는 본 발명의 실시예에서의 마이크로 ROM(71)에 의한 제어동작을 도시하였다. 제17a, 17b 및 17c도의 동작은 제15a도에 도시한 실행 유니트 인터페이스(80)의 구성을 기본으로 하였으나 제17a, 17b 및 17c도의 동작은 몇 개의 부분이 하기와 같이 변경될 경우에는 제16도의 구성에도 적용될 수가 있다.

우선, 스텝(600)에서, CIP 플래그 레지스터(84)가 리셋되어 그의

출력(C/P)이 마이크로 ROM(71)에 의해 "1"이 된다.

스텝(601)에서는 프리페치 허용신호(WRRDY)가 온("1")되었는가를 판단하는바, 온되었을 경우에는 명령 및 매개변수 메모리(502)에 있는 다음(명령) 단어의 프리페치 동작을 시행한다. 스텝(603)에서는 명령어가 내부데이터버스(92)에 출력(전송)될 경우 엑세스 제어회로(10)는 기입제어신호(WR)로 출력한다. 따라서 전달된 명령어는 스텝(604)에서 명령 레지스터(51)에 기입된다. 스텝(605)에서는 명령이 실행 유니트(200)에서 실행되어질 명령인가를 결정한다. 그곳에서 실행될 명령일 경우(스텝605), 명령어는 실행유니트(200)내의 명령 및 매개 변수버퍼메모리(210)에 기입되고, 업/다운 카운터(233)의 계수(CVC)는 스텝(606)에서 AND 회로(85)의 출력(CWWR)에 의해 한 개씩 증분된다. 명령어가 매개변수에 수반되지 않을 경우, 업/다운 카운터(235)의 계수 EAC는 AND 회로(87)의 출력에 의해 한 개씩 또다시 증분된다. 스텝(605)에서 아니오 결정되면 스텝(606)은 뛰어넘고, 스텝(607)에서는 각각의 기본 매개변수조내에 있는 매개변수어의 수(BP)와, 명령어에 포함되어 명령 해독기(53)를 통해 공급되는 기본 매개변수조의 수(NP)가 기본매개변수 카운터(62) 및 반복 수 카운터(64)내의 프리셋트 계수값으로서 각각 부하된다.

스텝(609)에서는 매개변수계수부(60)의 출력 BPEND가 "1"인가를 결정하는바, "1"이 아닐 경우, C/P 플래그 레지스터(84)는 스텝(610)에서 마이크로 ROM(71)에 의해

출력 C/P으로 "0"으로 셋트시킨다. 스텝(611)에서는 명령 및 매개변수 메모리(502) 내의 이미 프리페치된 단어 다음의 매개변수어의 프리페치동작이 실시된다. 스텝(612)에서는 매개변수가 내부데이터버스(92)로 출력(전송)된다. 스텝(613)에서는 내부데이터버스(92)에 있는 매개변수어가 매개변수 레지스터(52)에 기입된다. 스텝(614)에서는 매개변수가 실행유니트(200)에서 실행되어질 명령을 수반하는 매개변수인가를 결정하는 바, 실행되어질 매개변수일 경우, 스텝(615)으로 진행되어 실행유니트(200) 내의 명령 및 매개변수 버퍼메모리(210)에 기입되고, 업/다운 카운터(231)의 계수 PVC는 AND 회로(86)의 출력(PRWR)에 의해 한 개씩 증분된다. 스텝(61a)에서 판단한 결과 매개변수가 아닐 경우, 스텝(615)는 생략되고 스텝(618)에서 기본 매개 변수카운터(62)의 계수가 한 개씩 감소된다. BPEND가 "1"일 경우(스텝 609), 동작은 스텝(624)으로 진행된다. 스텝(619)에서는 매개변수 계수부(60)의 출력(BPEND)가 온("1")되었는가를 결정하는바 "1"이 아닐 경우, 동작은 스텝(611)는 진행되고, 동일한 기본매개변수조내의 다음 매개변수조가 프리페칭된다. 스텝(619)에서 판별한 결과 "1"일 경우 반복수카운터(64)의 계수는 스텝(620)에서 증분된다. 스텝(621)에서는 매개변수계수부(60)의 다른 출력(NREND)이 온("1") 되었나를 판별하는 바, 온 되지 않았을 경우, 명령 해독기(53)의 출력에 있는 BP부위는 스탭(622)에서 다시 기본매개변수 카운터(62)에 실리게 된다. 스텝(621)에서 출력이 온 되었을 경우, 동작은 스텝(624)으로 진행되고, 스텝(623)에서는 프리페치 허용신호(WRRDY)가 온("1")되었나를 판단하여 만약에 온되었을 경우 동작은 스텝(611)으로 진행되어 다음의 기본 매개변수조가 프리페칭된다. 스텝(623)에서 판단할 결과 온되지 않았을 경우에는 프리페치동작은 프리페치 허용신호(WRRDY)가 본발명의 특징에 따라 "1"이 될 때까지 정지된다.

스텝(624)에서는 매개변수가 실행 유니트(200)에서 수행되어질 명령을 수반하는 매개변수인가를 판별하는바, 아닐 경우 예컨대 명령이 분기 명령일 경우, 그 명령은 스텝(625)에서 실행된다. 명령을 수반하는 매개 변수일 경우 동작은 스텝(626)으로 진행된다. 스텝(627)에서, C/P 플래그 레지스터(84)는 리셋되어 그의

출력(C/P)이 마이크로 ROM(71)에 의해 "1"이 되도록 한다. 스텝(628)에서는 일련의 명령조의 프리페치가 종료되었나를 판단한다. 일련의 각각의 명령조의 최종단어는 명령조의 종기를 표시하는 신호를 포함하고, 마이크로 ROM(71)은 신호에 따른 상기의 결정을 실행한다. 종료되지 않았을 경우, 동작은 스텝(601)으로 복귀되고, 후속 명령조의 프리페치동작이 수행된다. 프리페치가 종료되었을 경우 동작은 끝나게 된다.

(13) 실시예 Ⅱ에서의제어동작

제18도는 본 발명 실시예에서의 실행부(224)에 의한 제어동작을 도시하였다. 제18도의 동작은 제15도에 도시한 실행 유니트 인터페이스(80)의 구성에 근거한 것이지만 제18도의 동작은 몇몇 부위를 하기와 같이 변경할 경우 제16도의 구성에 적용할수도 있다.

우선적으로 스텝(701)에서는 업/다운 카운터(235)의 계수가 1이상인가, 즉 명령 및 매개변수 버퍼메모리(210)가 실행되어질 명령어 또는 기본 매개변수조를 유지하는가를 결정하는 바, 그럴 경우, 스텝(702)에서는 실행 명령조유지부(220)에 유지되는 명령 및 기본 매개변수조를 위한 데이터 처리의 실행이 완료되었으나의 여부를 결정하게 된다. 실행이 완료되었을 경우 실행부(224) 내의 후속 데이터 처리동작에 이용되는 명령이나 매개 변수어는 명령 및 매개변수 버퍼메모리(210)로부터 실행명령조유지부(22)로 전송되는 바, 이때 명령어가 스텝(703)으로 전송되면, 업/다운 카운터(233)의 계수(CVC)가 감소되고, 매개변수어가 스텝(703)에 전송되면 업/다운 카운터(231)의 계수(PVC)는 감소된다. 또한 제16도의 구성에 있어서 업/다운 카운터(239)의 계수(CPVC)는 명령어 및 매개변수의 중 어느하나가 스텝(703)으로 전송될 경우에 감소하게 된다. 스텝(704)에서는 실행부(224)의 후속 데이터처리동작에 이용되는 데이터(명령 및/또는 매개변수)의 량이 전송되는지의 여부를 판단한다. 전송되지 않았을 경우, 동작은 스텝(703)으로 진행되고, 다음 단어가 전송된다. 스텝(703)에서 판별한 결과 데이타량이 업/다운카운터(235)의 계수(EAC)는 스텝(705)에서 감소된다. 그다음, 스텝(708-710)에서는 명령 코드 레지스터(221)에 유지된 명령어가 해독되고 해독되지 않았을 경우에는 실행기본 매개변수조 레지스터(223)에 유지된 기본 매개변수조를 사용하여 그 명령에 대해 데이터 처리동작을 실행한다. 스텝(71)에서는 명령조에 대한 데이터 처리실행이 완료되었는가를 판단한다. 완료되지 않았으면, 동작은 스텝(701)으로 진행되고 완료되었을 경우에는 실행부(224)의 동작이 끝나게 된다.

(14) 제16도의 동작타이밍예

제19도는 제16도의 동작 타이밍예를 도시하였다.

제19도에 있어서 명령을 간략화하기 위해 각각의 기본 매개변수조는 매개변수어로 구성된다고 가정한다.

제19도에 있어서, C1, C2, C3, …는 명령어이고, 명령어와 함께 시작하는 명령조를 위한 대응 실행주기인 Pij(i=1,2,3,…, j는 1,2,3,…)는 명령어 Ci(i=1,2,3,…)를 수반하는 기본 매개변수조내의 매개변수어를 표시한다.

최초의 시간(t0)에서 명령어(C1)는 명령 및 매개변수 버퍼메모리(FIFO 메모리)(213)에 프리페칭된다.

계수(CPVC)는 "1"로 증가되고, 명령어(C1)가 매개변수어에 수반되지 않을 경우 계수(EAC)는 "1"로 증가된다.

시간(t1)에서 명령어(C1)는 실행부(224)에 페치되고 명령어(C1)의 실행이 시작된다. 명령어(C1)의 페칭에 따라 계수(CPCV, EAC)는 "0"으로 감소된다.

시작(t2)에서는 매개변수어(P21)로만 구성된 기본 매개변수를 수반하는 명령어(C2)가 프리페칭된다. 이 프리페칭에 따라 계수(CPVC)는 "1"로 증가되고, 명령어(C1)가 매개변수어를 수반하기 때문에 계수(EAC)는 변화되지 않는다. 시간(t3)에서는 상기 명령어(C2)를 수반하는 매개변수어(P21)가 프리페칭된다.

이 프리페칭에 따라 계수(CPVC, EAC)는 "1"로 증가된다.

이와 유사하게 명령어(C3)는 시간(t4)에서 프리페칭되고, 첫 번째 기본 매개변수조(P31)가 시간(t5)에서 프리페칭된다.

시간(t6)에서는 명령어(C1)에 대한 실행완료에 따라 명령어(C2)와 이 명령어(C2)를 수반하는 기본 매개변수조(P21)가 실행부(224)에서 페칭되며, 명령 및 매개변수(C2, P21)에 대한 실행이 시작된다. 두 번째의 기본 매개변수조(P32)는 시간(t7)에서 프리페칭되고, 매개변수어(C4)는 시간(t8)에서 프리페칭되며, 명령어(C4)를 수반하는 첫 번째 기본매개변수조(P41)는 시간(t9)에서 프리페칭된다.

명령어(C4)를 수반하는 두 번째 기본 매개변수조(P42)가 시간(t8)에서 프리페칭되면, 계수(CPVC)는 FIFO 메모리(213) 내에 기억가능한 단어의 최대수 "6"이 되므로 버퍼빈자리 검출회로(240)의 출력은 능동상태가 되고, RS-플립플롭회로(238)의 Q출력과 프리페치 허용신호(WRRDY)는 "0"이 된다. 따라서 프리페치 동작은 정지된다. (t11)에서는 명령어(C2)에 대한 실행완료에 따라 명령어(C3) 및 이를 수반하는 기본매개변수조(P31)가 실행부(224)에 페칭되고, 명령 및 매개변수(C3)(P31)에 대한 실행이 시작된다. 시간(t13)에서는 명령어(C3)를 수반하는 기본 매개변수조(P31)가 실행부(224)에 페칭되고, 명령 및 매개변수(C3)(P32)에 대한 실행이 시작되나.

시간(t15)에서는 명령어(C3)를 위한 실행의 완료에 따라 명령어(C4) 및 이를 수반하는 기본 매개변수조(P41)가 실행부(224)에 페칭되며, 명령 및 매개변수(C4)(P41)에 대한 실행이 시작된다. 이와동시에 계수(EAC)는 "1"이 되고, 최종 동작량 검출회로(216)의 출력은 능동상태가 되며, RS-플립플롭회로(238)는 그의출력을 능동상태로하고 즉, 프리페치 허용신호(WRRDY)를 능동상태로 한다. 따라서 후속단어를 위한 프리페칭동작이 다시 시작된다.

시간(t17)에서는 명령어(C4)를 수반하는 기본 매개변수조(^p42)가 실행부(224)에서 페치되고, 명령 및 매개변수(C4)(P42)의 실행이 시작된다. 시간(t18)에서는 후속 명령(C5)가 프리페칭 동작의 재시작에 의해 FIFO 메모리(213)에서 프리페칭된다. 시간(t18) 이후에서는 전술한 것과 유사한 동작이 제19도에 도시한 바와같이 수행된다.

제19도에서 알수 있는 바와같이 본 발명에 따르면, 프리페칭동작은 명령 및 매개변수 버퍼 메모리(213)의 용량이 증가될 경우 오랫동안 계속되며, 실행부(224)가 실행되어질 데이터를 결여하지 않는 한 오랫동안 정지된다.

따라서, 시스텝버스(505)를 세로 사용해야 하는 허용을 요구하기 위한 빈번한 동작과, 빈번한 버스중재가 최소화된다.

(15) 명령조의 여러가지 모드 동작

제20도 내지 제23도는 제7도에 도시한 구조이외에 명령조의 여러 가지 모드예를 도시하였는바, 여기에서 제7도에 도시한 구조을 갖는 명령조에 대한 매개변수 계수부(60)의동작은 (9)항에서 이미 설명하였다. 제10도에 도시한 바와같이 각각의 명령어에서의 MODE 부분은 명령조의 모드를 표시한다.

전술한 바와같이 제14도의 매개변수계수부(60)의 동작은 MODE 경보에 따라 변경된다. 이하, 명령조의 여러 가지 모드를 위해 제14도에 도시한 매개변수 계수부(60)의 동작을 설명한다.

제20도에 도시한 구조를 갖는 명령조 모드는 MODE Ⅱ라 하고, 제7도에 도시한 구조인 명령조 모드는 MODE Ⅰ라 한다.

제20도의 명령조는 이미지 처리기(500)를 매개로 그래픽 메모리(503)에 이미지 데이터를 전송하기 위한 이미지 데이터 전송 명령에 이용되는 바, 제20도에 도시한 바와같이 BP=t, NP=n이다. 이미지 데이터 전송동작에 있어서, 이미지 데이터는 매개변수어에 전송되고, 명령 및 매개변수 버퍼메모리(210)에 단번에 기억될수 있는 데이터의 최대량은 실행 유니트(200)의 한동작에 따라 전송된다. 본실예에 있어서, 최대량은 5단어로 가정한다. 명령 및 매개변수 버퍼메모리(210)에 단번에 기억될 수 있는 데이터의 최대량을 포함하는 매개변수에는 기본 매개변수조로서 취급하므로 r=5는 프리셋값으로서 기본 매개변수카운터(62)에 실린다. 상기의 수 NP=n은 프리셋값으로서 시프터(66)를 통해 반복번호 레지스터(65)에 실린다.

게이트회로(61), 선택기(63) 및 시프터(66)는 제10도에 도시한 바와같이 명령어의 내용에서 MODE에 의해 제어된다.

명령조가 제20도에 도시한 바와같은 구조를 갖으면, 게이트회로(61)는 개방되고, 선택기(63)는 그의 출력으로서 계수신호(CNT)를 선택하고, 시프터는 상기의 번호(NP)의 시프트 시키지 않는다.

상기의 설정에 따라 매개변수 카운터(62)의 계수는 전송되어질 5개의 매개변수어중에서 프리페칭되지 않는 매개변수어의 수를 표시한다. 모든 매개변수어가 프리페칭되었을 경우 기본 매개변수카운터(62)는 능동매개변수 영신호를 출력한다. 반복번호 카운터(64)의 계수는 전송되어질 모든 매개변수어중 이미 프리페칭된 매개변수어의 수를 표시한다. 조화검출회로(79)는 반복번호 카운터(64)의 계수와, 반복번호 레지스터(65)의 출력을 비교하는바, 모든 매개변수조중에서 모든 매개변수어가 프리페칭되었을 경우 조화검출회로(79)는 명령조 프리페치완료신호(NPEND)를 출력한다. 기본 매개변수카운터(62)의 출력과, 조화검출회로(79) 출력의 논리합은 OR회로(67)에서 얻어진 후 신호(BPEND)로서 명령 페치제어부(70)의 마이크로 ROM(71)과 실행유니트 인터페이스(80)로 출력된다. 따라서, BPEND 신호는 한조의 5개 매개변수어가 프리페칭되거나(즉, 기본 매개변수조의 프리페칭완료), 전송될 모든 매개변수어가 프리페칭될 때마다 능동상태로 된다. 반복번호 카운터(64)의 출력은 FIFO 메모리(69)에도 입력되는 바, FIFO 메모리(69)와 실행 매개변수번호 레지스터(68)는 특정의 상태가 발생될 때 전송되어지는 모든 매개변수어가 프리페칭된 매개변수어의 수를 유지한다. 프리페칭된 모든 조의 매개변수어는 그조의 매개변수어에서의 이미지 데이터가 실행유니트(200)에서 처리될 때까지 실행유니트(200) 내의 명령 및 매개변수 버퍼메모리에 기억된다. 실행유니트(200) 내의 명령 및 매개변수 버퍼메모리에 기억된 매개변수 어조는 FIFO 메모리(69)에 동시에 유지되고, 실행유니트(200)에서 처리되는 데이터에 관한 매개변수어조를 표시하는 수는 실행매개변수번호 레지스터(68)에 유지된다. 이를 위해, 실행유니트(200)가 실행하고자 하는 새로운 조의 매개변수어를 입력할 때 실행 유니트(200)로부터 출력되는 신호(PEXE)는 FIFO 메모리(69)와 실행 매개변수번호 레지스터(68)에 인가되어 FIFO 메모리(69)의 출력과 실행명령레지스터(68)의 압력을 각각 제어하도록 한다. 특정의 처리에 관해 좀더 상세히 설명한다.

제21도에 도시한 구조를 갖는 명령조의 모드는 MODEⅢ이라고 한다.

제21도에 도시한 구조를 갖는 명령조는 폴리-라인(poli-line)(각각의 선분의 끝점이 인접선분의 시작점에 연결되는 일련의 선분)을 그리기 위한 명령이나, 사다리꼴을 그리기 위한 명령에 이용된다.

MODEⅢ의 구조는 상측에 있는 기본 매개변수조를 포함하는 바, 기본매개변수조를 수반하는 다른 매개변수의 구조는 MODEⅡ와 동일하다. 예컨대, 폴리-라인을 그리기 위한 명령에 있어서, 제1선분을 그리기 위한 두 개의 매개변수어를 포함하지만, 제1기본 매개변수조를 수반하는 각각의 다른 매개변수어는 후속 선분의 끝점좌표를 포함한다. 그러므로 BP의 설정은 제1기본 매개변수조의 프리페칭완료 후 변경된다.

제22도에 도시한 구조를 갖는 명령조의 모드는 MODEⅣ라 한다.

제22도의 구조를 갖는 명령조는 매개변수어의 예정수를 전달하는 명령에 이용되어 예컨대 내부 레지스터에 대응하는 매개변수어에 포함된 값을 기입토록 한다.

MODEⅣ의 구조를 갖는 명령조에 의해 페칭된 데이터는 실행유니트(200)로 전송되지 않는다.

MODEⅣ의 동작에 대해서는 기본매개변수 카운터(62)의 계수가 이용되지 않는다. 선택기(63)는 출력으로서 계수신호(CNT)를 선택하고, 시프터는 상기 번호(NP)를 시프트하지 않으므로, 상기의 번호(NP=n)는 반복번호 레지스터(65)에 실리게 된다.

반복번호카운터(6A)의 계수는 전송되어지는 모든 매개변수어중에서 이미 전송된 매개변수어의 수를 표시한다. 조화검출회로(79)는 반복번호카운터(64)의 계수와 반복번호 레지스터(65)의 출력을 비교하는데, 모든 매개변수어중에서 모든 매개변수어가 전송되었을 경우, 조화검출회로(79)는 명령설정 프리페치완료신호(NPEND)를 출력한다.

제23도에 도시한 구조를 갖는 명령조의모드는 MODEⅤ라고 한다. MODEⅤ의 구조에서는, 다수의 매개변수가 각각의 매개변수어에 포함되어 있는바, 제23도의 예에서 각각의 매개변수어는 8조의 4비트매개변수를 포함한다. 4비트 매개변수는 X-방향에서 +1, 0 또는 -1의 상대변위 및 Y-방향에서 +1, 0 또는 -1의 상대변위를 표시하는 콜드(called)스텝명령을 위해 쓰이는데, 여기에서 2비트는 각각의 X, Y-방향에서 +1, 0 또는 -1의 변위값을 표시하는 데 이용된다.

명령조가 제20도에 도시한 구조를 갖을 경우, 게이트(61)는 개방되고, 선택기(63)는 그의출력으로서 기본매개변수 카운터(62)의 출력을 선택하고, 시프터는 각각의 매개변수어에 포함된 매개변수조의 수에 의해 상기의 번호(NP)를 하향 시프트시키지 않는다.

MODEⅤ의 동작시 매개변수어는 MODEⅡ의 동작과 동일하게 실행유니트(200)에 전달된다. 즉, 상기의 4비트 매개변수조는 32비트 매개변수어로 전송되고, 명령 및 매개변수 버퍼메모리(210)에 한번에 기억될 수 있는 최대량의 데이터는 실행유니트(200)에 전달된다. 본 실예에서, 최량은 5단어로 가정하였다. 명령 및 매개변수 버퍼메모리(210)에 한번에 기억가능한 최대량의 데이터를 포함한 매개변수어는 기본 매개변수조로 취급되므로 r=5는 프리셋값으로서 기본매개변수 카운터(62)에 실리게 된다. 각각의 명령어에 포함된 번호(NP=n)는 매개변수의 4비트조의 전체수를 표시한다. 번호(NP)는 시프터(66)를 매개로 시프트 8비트이고, 프리셋값으로서 반복번호 레지스터(65)에 실리게 된다.

게이트회로(61), 선택기(63), 및 시프터(66)는 제10도에 도시한 바와같이 명령어의 내용에 있는 MODE에 의해 제어된다.

상기의 결정에 따라, 기본매개변수카운터(62)의 계수는 전송될 모든 5개의 매개변수어중에서 프리페칭되지 않은 매개변수어의 수를 표시한다. 모든 매개변수어가 프리페칭되면, 기본매개변수 카운터(62)는 능동 매개변수 영신호를 출력한다.

반복번호 카운터(64)의 계수는 전송될 모든 매개젼수어 중에서 이미 프리페칭된 매개 변수어의 수를 표시한다. 조화검출회로(79)는 반복번호카운터(64)의 계수와 반복 번호레지스터(65)의 출력을 비교하는 바, 모든 매개변수어중에서 모든 매개변수어가 프리페칭되면, 조화검출회로(79)는 명령설정 프리페칭 완료신호(NPEND)를 출력한다. 기본 매개변수카운터(62)의출력과, 조화검출회로(79)의출력의 논리합은 OR회로(67)에 의해 얻어진 다음, 명령페치제어부(70)의 마이크로 ROM(71)과 실행유니트 인터페이스(80)에 신호(BREND)로서 출력된다. 따라서, BPEND 신호는 5개의 매개변수어의 조가 프리페칭되거나(기본매개변수의 프리페칭완료), 전송하고자 하는 모든 매개변수어가 프리페칭될 때마다 능동상태로 된다.

반복번호 카운터(64)의 출력은 FIFO 메모리(69)에도 입력된다. FIFO 메모리(69)와 실행매개변수번호 레지스터(68)는 특정의 상태가 발생될 경우 전송될 모든 매개변수어중에서 이미 프리페칭된 매개변수어의 갯수를 유지하도록 제공된다. 실행유니트(200) 내의 명령 및 매개변수버퍼메모리에 기억된 매개변수어는 FIFO 메모리(69)에 동시에 유지되고, 실행유니트(200)에서 처리되는 데이터에 관한 매개변수어를 표시하는 변호를 실행매개변수번호 레지스터(68)에 유지된다. 이를 위해 실행 유니트(200)가 실행하고자 하는 새로운 조의 매개변수어를 입력할 경우 실행유니트(200)로부터 출력된 신호(PEXE)는 FIFO 메모리(69)와 실행매개변수번호 레지스터(68)에 인가되어 FIFO 메모리(69)의 출력과, 실행명령레지스터(68)의 입력을 각각 제어한다.

(16) 내부 레지스터의 초기화 구성

이미지 처리기 또는 산출처리기와 같은 중앙처리기의 능력을 향상시키기 위해 중앙처리기의 작업일부를 취하도록 한 코프로세서는 데이터처리 실행전에 초기화를 요하는 내부레지스터를 포함한다. 예컨대, 이미지 처리기에 있어서, 인터럽트에 대한 마스크를 CPU에 설정하기 위한 인터럽트 마스크 레지스터와, 이미지 데이터가 기억되는 리프레쉬메모리의 리프레쉬 주기를 한정하기 위한 리프레쉬주기 레지스터와, 스브루틴이 실행될 때 복귀되도록 어드레스를 기억하기 위한 스텍포인터와, CRT 표시장치에 이용되는 수평 및 수직동기신호의 펄스폭을 기억하기 위한 동기신호 펄스폭 레지스터와, 백포치폭을 기억하기 위한 백포치레지스터와, 수평 및 수직 동기신호의 주기를 기억하기 위한 주기레지스터와, 실제공간의 폭을 표시면에 기억하기 위한 현표시폭 레지스터와, 처리될 데이터가 기억되는 메모리 공간을 기억하기 위한 상호공간 레지스터와, 분할스크린을 표시하는 위치를 기억하기 위한 분할 스크린레지스터 및 분할스크린의 어드레스를 기억하기 위한 분할 스크린어드레스 레지스터와 같은 것을은 데이터처리 실행전에 초기화를 요하는 내부레지스터이다.

종래의 이미지 처리기에 있어서 내부 레지스터의 초기화는 이미지 처리기에 장착된 시스템 제어처리기의 제어하에서 실행된다. 그러므로, 시스템의 초기화시에 CPU에 대한 부하는 가중되고, 시스템의 총 초기화 시간이 길어지게 된다.

제24도는 본 발명의 실시예인 이미지 처리기(500)의 또다른 구성을 도시하였다.

제24도에 있어서, 전술한 것과 동일한 참조번호는 동일 부품을 표시한다. 참조번호 11은 DMA(Direct Memory Access) 제어기, 530은 어드레스 레지스터, 521은 어드레스계 레지스터, 522는 선택기, 523은 해독기, IR1, IR2, …IRn은 내부 레지스터를 표시한다.

내부레지스터(IR1, IR2, …IRn)는 실행유니트(200)와 이미지 처리기(500) 내의 표시제어장치(300)에 각각 위치된다.

제24도에 있어서, 점선(520)으로 표시된 구성은 제24도의 구조에 부가적으로 제공되었다. DMA제어기(11)는 엑세스 제어회로(10)(제3a도)에 포함된다. 어드레스레지스터(530)는 내부어드레스버스(91)에 제공되고, CPU(501)(제1도)가 내부레지스터(IR1, IR2, …IRn) 중 어느 하나를 액세스하면, CPU(501)로부터 공급되는 내부레지스터의 어드레스신호는 어드레스 레지스터(530)에 래치되고, 어드레스레지스터(530)의 출력은 선택기(522)를 통해 해독기(523)에 인가된다. 해독기(523)는 인가된 어드레스를 해독하여 능동입력제어신호를 대응 내부레지스터로 출력한다.

초기화시에 CPU(501)는 개시제어신호를 DMA제어기(11)에 전송하는 바, 이 신호에 응답하여 명령페치제어부(70)의 마이크로 ROM(71)은 DMA 제어기(11)를 제어함으써 명령 및 매개변수메로리(502)(제1도)의 예정된 어드레스를 페치하도록 제어한다. 명령 및 매개변수메모리(502)에서 전송된 명령어는 우선적으로 명령레지스터(51)에 래치되어 명령해독기(53)에서 해독된다. 명령이 내부레지스터 초기화 명령이 아닐 경우, 전술한 페칭동작이 실행된다. 명령이 내부레지스터 초기화 명령일 경우 마이크로 ROM(71)은 어드레스계 레지스터(521)를 제어하여 내부데이터버스(92)를 매개로 제10도에 도시한 바와 같은 명령어의 레지스터 어드레스를 입력토록 한다음, 선택기(522)를 제어하여 어드레스계 레지스터(521)의 출력을 선택토록한다. 레지스터 어드레스는 초기값이 기입될 내부레지스터의 어드레스를 표시한다.

선택기(522)를 통해 해독기(523)에 인가되는 어드레스는 해독기(523)에서 해독되고, 입력제어신호는 해독기(523)에서 어드레스된 내부레지스터로 출력된다. 초기값은 CPU(501)에 의해서 명령 및 매개변수 메모리(502)의 후속 어드레스에 먼저 기입된다. 그러므로, 초기값은 후속 페칭동작에 의해 매개변수 레지스터(52)에 페칭되어 내부데이터버스(92)에 공급된다. 따라서, 초기값은 어드레스된 내부레지스터에 기입된다. 상기와 같은 유사한 동작을 반복함으로써 모든 내부레지스터(IR1, IR2, …IRn)가 초기화된다.

(17) 예외 처리

예외상황이 중앙처리기에서 야기되었을 경우, 중앙처리기는 스스로 예외처리를 수행한다. 그러나, 예외상황이 중앙처리기 이외의 다른 장치에서 발생되었을 경우 그 사항은 인터럽트처리에 의해 중앙처리기에 통지된다. 예외상황에 관한 정보에 응답하여 중앙처리기는 그 장치에 관계된 예외처리를 수행한다. 예외 처리에 있어서, 중앙처리기는 그러한 상황이 발생될 때 명령이 실행중에 있고, 매개변수가 실행중에 있음을 알아야 한다. 더욱이 장치가 정상으로 복귀되면 실행중인 명령 및 매개변수는 알려져야만 한다.

본 발명의 실시예에서 제11도를 참조하여 설명한 바와같이 예외상황이 발생될 때 실행유니트(200)에서 실행되는 명령어는 실행명령레지스터(52)에 유지된다. 제12도를 참조하여 설명한 바와같이 예외상황이 발생될 경우 실행유니트(200)에서 실행되는 명령어의 어드레스는 실행명령레지스터(46)에 유지된다. 또한, 제14도를 참조하여 설명한 바와같이 예외 상황이 발생될 경우 실행유니트(200)에서 실행되는 기본매개변수조의 수는 실행 매개변수번호 레지스터(68)에 유지된다.

(18) 마스터모드 및 슬레이브모드에서의 페치

제3a 및 3b도에 있어서 프리페치동작은 마이크로 ROM(71)의 제어하에서 엑세스제어회로(10)의 DMA기능을 사용하여 수행되었다. 마이크로 ROM(71)의 제어하에서의 프리페치동작은 마스터모드라 부른다. 또한 슬레이브모드에 있어서 프리페치동작 특히, 실행유니트(200)와 프리페치유니트(100)에 제공된 제어회로에서 발생되는 제어신호에 근거한 시작 및 정지페치를 위한 동작은 CPU(501)의제어하에서 전술한 것과 유사한 구성을 사용하여 수행될 수 있으며, 마스터모드에서 프리페치 동작은 전술한 바와 같이 마이크로 ROM(71)에 의해 제어된다. 즉, 슬레이브모드에서 CPU(501)는 프리페치동작의 제어에 관한 마이크로 ROM(71)을 대신한다.

(19) 다른 데이터처리 시스템에의 작용

상기한 설명은 이미지 처리기를 구성하는 이미지 처리시스템에 대하여 이루어졌으나 용이하게 이해할 수 있는 바와 같이 본 발명의 모든 특징은 명령 및 매개변수의 판독(페치)를 제외하고 제15a 및 15b도, 또는 제16도의 실행부(224)에서 명령어 실행에 직접적으로 관련되는 것이 아니며, 따라서, 본 발명은 이미지 데이터처리로 제한되지 않는 데이터 처리를 실행하기 위한 데이터 처리장치를 구성하는 모든 데이터 처리시스템에 적용 가능하다.

Claims

외부원으로부터 입력되는 데이터, 각각의 명령과 연관된 1개 이상의 매개변수 및 1개 이상의 명령으로 구성된 데이터에 따라 데이터 처리장치(500)에 있어서, 각각의 상기 기억된 명령 및 매개변수가 판독될 때까지 1개 이상의 상기 명령 및/또는 1개 이상의 상기 연관된 매개변수를 기억하는 데이터 버퍼수단(210, 213); 외부원으로부터의 명령 및/또는 1개이상의 매개변수를 포함하는 데이터를 프리페칭하는 프리페칭동작을 제어하며 판독될때까지 상기 각각의 프리페칭된 명령 및 매개변수를 기억하는 상기 데이터 버퍼수단에 같은 것을 제공하는 프리페치 제어수단; 이전의 명령실행이 완료될 때 상기 데이터 버퍼수단(210,213)에현재기억된 프리페칭된 명령중 가장 오래된 명령을 입력으로서의 수신하고 상기 데이터 버퍼수단으로부터 판독하며, 입력으로서의 명령이 연관된 1개 이상의 매개변수를 요청할 때 상기 데이터 버퍼수단(210,213)에 현재 기억되고 프리페칭된 명령중 가장 오래된 것과 연관된 각각의 1개 이상의 매개변수를 수신하며 상기 데이터버퍼 수단으로부터 판독하고, 연관된 매개변수가 각각의 명령 및 입력에 의해 요청될 때 연관된 매개변수를 사용하여 입력으로서 명령을 실행하는 실행수단(200); 다른 프리페칭된 명령 및/또는 매개변수가 기억될 수 있는 데이터 버퍼수단(210,213)에서 충분한 빈공간이 없는 데이터 버퍼수단(210,213)의 제1상태를 검출하기 위한 불충분한 공간검출수단(60,80,231,∼235,237,238,239); 및 명령 및/또는 매개변수를 포함하는 상기 데이터를 데이터 버퍼수단(210,213)이 기억하지 않으며 상기 실행수단(200)의 후속동작에 필요한 상기 데이터 버퍼수단(210,213)의 제2상태를 검출하기 위한 최소 데이터검출수단(60,80,235,236,238)으로 구성되며, 상기 프리페치 제어수단은 상기 제2상태 검출수단에 의해 상기 제2상태의 검출에 응답해서 상기 프리페치동작을 개시하며, 상기 제1검출수단이 상기 제1상태를 검출할 때까지 상기 연속적은 프리페치동작을 계속하고 더욱이 상기 제2상태 검출에 응답하여 상기 프리페치 동작을 정지시키는 것을 특징으로 하는 데이터 처리장치.
제1항에 있어서, 연관된 매개변수가 실행수단(200)에서 각각의 명령의 실행시 사용되고 명령이 실행되는 순서대로 상기의 명령과 연관된 매개변수를 기억하기 위한 명령 및 매개변수메모리(502)로 더욱이 구성되는 것을 특징으로 하는 데이터 처리장치.
외부원으로부터 입력되는 데이터, 각각의 상기 명령과 연관된 1개 이상의 명령 및 매개변수와 분기명령으로 더욱이 구성되는 데이터에 따라 데이터를 처리하는 데이터처리장치(500)에 있어서, 각각의 상기 명령 및 매개변수가 판독될 때까지 1개 이상의 상기 명령 및 1개 이상의 상기 연관된 매개변수를 기억하는 데이터 버퍼수단; 상기 외부원으로부터 명령 및/또는 1개이상의 매개변수를 포함하는 데이터를 프리페칭하는 프리페치동작을 제어하며, 판독될때까지 공급되는 것으로서 상기 각각의 프리페칭된 명령 및 매개변수를 기억하는 상기 데이터 버퍼수단에 같은 것을 제공하는 프리페치 제어수단(100); 이전의 명령실행이 완료될 때 상기 데이터 버퍼수단(210,213)에 기억된 프리페칭된 명령중 가장 오래된 명령을 입력하고 상기 데이터 버퍼수단으로부터 판독하며 입력으로서의명령이 연관된 1개 이상의 매개변수를 요청할 때 상기 데이터 버퍼수단(210,213)에 기억되고 프리페치된 명령중 가장 오래된 것과 연관된 1개 이상의 프리페치된 매개변수를 입력하며상기 데이터 버퍼수단으로부터 판독하며, 연관된 매개변수가 각각의 명령 및 입력에 의해 요청될 때 연관된 매개변수를 사용하여 입력으로서 명령을 실행하는 실행수단; 또다른 명령 및/또는 매개변수가 기억될 수 있는 데이터 버퍼수단(210,213)에서 충분한 빈공간이 없는 데이터 버퍼수단(210,213)의 제1상태를 검출하기 위한 불충분한 공간검출수단(60,80,231∼235,237,238,239); 및 데이터 버퍼수단(210,213)이 명령 및/또는 매개변수를 포함하는 데이터를 기억하지 않고 상기 실행수단(200)의 후속동작에 필요한 데이터 버퍼수단(210,213)의 제2상태를 검출하기 위한 최소데이터 검출수단(60,80,235,236,238)으로 구성되며, 상기 프리페치 제어수단(100)은 상기 제2상태 검출수단에 의해 상기 제2상태 검출에 응답하여 제1검출수단이 상기 제1상태를 검출할때까지 상기 프리페치 동작을 개시하고 연속적은 상기 프리페치 동작을 계속하며 더욱이 상기 제2상태 검출에 응답하여 프리페치 동작을 정지시키며, 상기의 프리페치 제어수단(100)은 프리페칭된 명령중 하나로서 분기명령을 검출하기 위한 분기명령 검출수단(51,53)으로 더욱이 구성되며, 상기의 프리페치 제어수단(100)은 상기 실행수단에 의해서 분기명령의 실행이 완료될때까지 상기 프리페치 동작을 정지시키는 프리페치 분기명령의 검출에 응답하는 것을 특징으로 하는 데이터 처리장치.
제3항에 있어서, 연관된 매개변수가 실행수단(200)에 의해서 각각의 명령실행에 사용되며 명령이 실행하는 순서대로 상기의 명령 및 연관된 매개변수를 기억하기 위한 명령 및 매개변수메모리(502)로 더욱이 구성되는 것을 특징으로 하는 데이터 처리장치.
제3항에 있어서, 연관된 매개변수가 데이터 처리장치(500)에 의해서 각각의 명령의 실행에 사용되며 명령이 실행되는 순서대로 상기의 명령 및 연관된 매개변수를 기억하고 있는 명령 및 매개변수메모리(502) 및 명령의 연속적인 실행요구에 응답하여 연관된 명령의 연속적인 실행에 사용되는 각각의 매개변수조를 수반하는 상기 명령 및 매개변수 메모리에 명령을 기억하는 수단으로 더욱 구성되며, 각각의 연속적인 명령실행은 1개 이상의 매개변수로 구성된 매개변수조를 각각 사용하며, 상기 각각의 연관된 매개변수조의 수에 관한 정보와, 각각의 데이터길이에 관한 정보를 포함함을 특징으로 하는 데이터 처리장치.
제5항에 있어서, 각각의 매개변수조의 수와, 프리페칭된 명령으로부터 각각의 매개변수조의 데이터 길이를 검출하며 실행수단으로 입력된 각각의 프리페칭된 명령을 해독하는 명령해독수단; 프리페칭된 데이터의 길이를 계수하여 각각의 상기 프리페칭된 매개변수조의 끝을 검출하기 위한 데이터길이 계수수단(62,68); 및 상기 데이터버퍼(210,213)에 프리페칭된 매개변수조의 수를 계수하여 명령이 프리페칭되거나 매개변수조라 프리페칭되었는가를 결정하고, 명령을 수반하며 연관된 각각의 매개변수조가 프리페치되었나를 결정하기 위한 매개변수조 번호 계수수단(63,64,65,79)으로 더욱 구성되는 것을 특징으로 하는 데이터 처리장치(500).
제6항에 있어서, 상기의 매개변수조번호 계수수단(63,64,65,79)의 번호 계수를 입력받고 그의 가장 오래된 번호계수의 내용을 상기의 실행매개변수 번호 레지스터수단(68)에 출력시켜서 현재 실행중인 매개변수조를 나타내는 번호 계수를 유지하는 매개변수 FIFO 수단; 및 새로워지기 위해 상기의 실행수단(220)에 새로운 매개변수조의 입력에 응답하여 매개변수 FIFO 수단에 의해 출력된 번호 계수를 수신하며 유지하는 실행매개변수 레지스터 수단으로 더욱이 구성되는 것을 특징으로 하는 데이터 처리장치.
제6항에 있어서, 상기 데이터 버퍼(210,213)는 상기 프리페칭된 명령 및 연관된 매개변수가 프리페칭되는 순서대로 입력되는 FIFO 메모리(213)로 더욱이 구성되는 것을 특징으로 하는 데이터 처리장치(500).
제8항에 있어서, 상기의 불충분한 공간검출수단(60,80,231∼235,237,238,239)은 데이터 버퍼수단에 유지된 데이터양을 검출하기 위해서 명령 및 매개변수의 단위 길이의 프리페치에 응답하여 카운트를 증가시키고, 상기 실행수단(220)에 있는 명령 및 매개변수의 단위길이의 입력시에 응답하여 카운트를 감소시키는 수단으로 구성되며, 상기의 최소 데이터 검출수단(60,80,235,236,238)은 연관된 매개변수를 수반하지 않는 명령이 프리페칭될 때와, 매개변수조가 프리페칭될 카운트를 증가시키고, 연관된 매개변수를 수반하지 않는 명령이 상기의 실행수단(220)에 입력될 때, 및 매개변수조가 상기 실행수단(220)에 입력될 때에는 카운트를 감소시키며, 각각의 상기 프리페칭된 명령 및 매개변수조를 상기 실행수단에 입력하기 위해 각 매개변수가 입력될 때 카운트를 감소시키는 수단으로 구성되는 것을 특징으로 하는 데이터 처리장치.
제6항에 있어서, 상기 데이터버퍼(210,213)는 프리페칭된 명령을 일시적으로 기억하기 위한 명령버퍼수단(211)과, 프리페칭된 매개변수를 일시적으로 기억하기 위한 매개변수 버퍼수단(212)으로 더욱이 구성되며, 상기의 데이터 처리장치(500)는 상기 매개변수조번호 계수수단(63,64,65,79)의 출력에 따라 상기 명령버퍼수단(211)에 프리페칭된 명령의 입력을 제어하기 위한 명령버퍼입력 제어수단(71,84,81,85)과, 상기 데이터길이 계수수단(62,68)과 상기 매개변수번호 계수수단(63,64,65,79)의 출력에 따라 상기 매개변수 버퍼수단(212)에 프리페칭된 매개변수조의 입력을 제어하기 위한 매개변수 버퍼입력제어수단(71,84,82,83,86)으로 더욱이 구성되는 것을 특징으로 하는 데이터 처리장치(500).
제10항에 있어서, 상기의 불충분한 공간 검출수단(60,80,231∼235,237,238,239)은 명령의 프리페치에 응답하여 카운트를 증가시키고, 상기 실행수단(220)내의 명령의 입력에 응답하여 카운트를 감소시키며, 또다른 명령이 기억될 수 있는 명령버퍼수단(211)에 불충분한 빈공간이 존재함을 나타내는 제3상태를 검출하기 위한 명령버퍼량 카운터수단(233); 매개변수의 단위길이의 프리페치에 응답하여 카운트를 증가시키고, 상기 실행수단(220)내의 매개변수의 단위길이의 입력에 응답하여 카운트를 감소시키며, 또다른 명령이 기억될 수 있는 매개변수 버퍼수단(212)에 불충분한 빈공간이 존재함을 나타내는 제4상태를 검출하기 위한 매개변수 버퍼량 카운터수단(232); 및 상기의 제3 및 제4상태를 검출하는 논리 OR 수단으로 더욱이 구성되며 상기 최소 데이터 검출수단(60,80,235,236,238)은 매개변수를 수반하지 않는 명령이 프리페칭되고, 매개변수조가 프리페칭될 때 카운트를 증가시키며, 매개변수를 수반하지 않는 명령이 실행수단(220)에 입력되고, 매개변수조가 실행수단(220)에 입력될 때와 각 매개변수조가 상기 실행수단에 입력될 때 카운트를 감소시키는 수단으로 구성되는 것을 특징으로 하는 데이터 처리장치(500).
제6항에 있어서, 상기의 프리페치 제어수단(100)은 명령이나 매개변수를 프리페칭하는 어드레스를 얻기 위한 어드레스 발생수단으로 구성되며, 어드레스 계수수단은 상기 어드레스 발생수단, 명령어드레스 FIFO 수단(45) 및 실행명령 어드레스 레지스터수단(46)으로 구성되며, 상기의 명령 어드레스 FIFO 수단(45)은 상기 어드레스발생수단(40)의 출력을 입력받아 그 자신의 가장 오래된 내용을 상기 실행명령 어드레스 레지스터수단(64)에 출력하여 상기 실행명령 어드레스 레지스터수단(46)의 내용이 상기 실행수단(220)에 입력되는 새로운 명령에 응답하여 새로워질 때 실행되는 명령의 어드레스를 유지토록함을 특징으로 하는 데이터 처리장치(500).
제6항에 있어서, 상기의 프리페치 제어수단(100)은 프리페칭된 명령을 일시적으로 유지하기 위한 명령 레지스터수단(51), 명령 FIFO 수단 및 실행 명령 레지스터수단으로 구성되며, 상기의 명령 FIFO 수단(55)은 상기 명령레지스터수단(51)의 출력을 입력받아 그 자신의 가장 오래된 내용을 상기 실행명령레지스터(56)에 출력하며, 상기 실행명령레지스터 수단은 실행중인 명령과 상기 실행수단(220)에 입력되는 새로운 명령에 응답하여 새로워지는 상기 실행명령 레지스터 수단의 내용을 유지하는 것을 특징으로 하는 데이터 처리장치(500).
제2항에 있어서, 상기의 명령은 명령을 수반하는 상기 매개변수조의 포맷, 상기 매개변수조의 수 및 각각의 매개변수조의 데이터 길이에 관한 정보를 포함함을 특징으로 하는 데이터 처리장치.
제14항에 있어서 상기 매개변수조의 포맷을 검출하는 명령해독수단(51,53) 및 매개변수조를 프리페칭하는 동작수를 계수하는 데이터길이 계수수단(62,68)으로 더욱이 구성되는 것을 특징으로 하는 데이터 처리장치.
제2항에 있어서, 초기화되도록 요구되는 1개 이상의 내부레지스터, 상기 명령 및 매개변수 메모리에 기억될 수 있는 1개 이상의 초기화 명령으로 더욱이 구성되며, 상기의 초기화 명령은 상기 1개 이상의 내부 레지스터의 내부어드레스를 각각 포함하여, 상기 명령 및 매개변수 메모리(502)내에서 대응하는 내부레지스터에 기입되어지는 초기화 데이터를 포함하는 매개변수 데이터를 수반할 수 있음을 특징으로 하는 데이터 처리장치.
제16항에 있어서, 상기의 프리페치 제어수단(100)은 상기 명령 및 매개변수메모리(502)로부터 페칭된 명령이 초기화 명령인가의 여부를 결정하기 위한 명령 해독수단(51,53)과, 초기화 데이터를 수신하기 위한 매개변수 레지스터수단(52)과, 각각의 초기화 명령에 포함된 내부어드레스를 유지하기 위한 어드레스계 레지스터수단(521)과, 내부어드레스를 수신하여 내부어드레스에 의해 어드레스된 내부레지스터에 내부어드레스 제어신호를 출력하기 위해 수신된 입력을 해독하는 어드레스 해독수단(523)과, 외부원으로부터 공급된 어드레스 신호중 선택된 하나와 상기 어드레스계 레지스터수단(521)의 출력을 출력시키기 위한 스위칭수단(522), 및 명령해독 수단이 페칭된 명령을 초기화 명령으로 결정할 때 그 자신의 출력으로서 어드레스계 레지스터수단(521)의 출력을 선택하기 위해 상기 스위칭 수단을 제어하는 초기화 제어수단으로 구성되는 것을특징으로 하는 데이터 처리장치(500).
제1항에 있어서, 상기 실행수단(200)은 프리페치 제어수단(100)을 통해 제1버스(505)에 연결되어 명령 및 매개변수를 출력하기 위한 제1포트와, 제2버스(506)에 연결되어 실행 결과를 출력하기 위한 제2포트로 더욱이 구성되는 것을 특징으로 하는 데이터 처리장치.
외부원으로부터, 입력되는 데이터, 분기명령으로 더욱 구성되는 상기 각각의 명령과 연관된 1개 이상의 매개변수 및 명령으로 구성된 데이터에 따라 데이터를 처리하는 데이터처리장치(500)에 있어서, 각각의 상기 기억된 명령 및 매개변수가 판독될 때까지 1개 이상의 상기 명령 및/또는 1개 이상의 상기 연관된 매개변수를 기억하는 데이터 버퍼수단; 상기 외부원으로부터의 명령 및/또는 1개 이상의 매개변수를 포함하는 데이터의 프리페치 동작을 제어하며, 판독될 때까지 공급되는 것으로서 상기 각각의 프리페칭된 명령 및 매개변수를 기억하는 상기 데이터 버퍼수단에 같은 것을 제공하는 프리페치 제어수단; 이전의 명령실행 완료시에 상기 데이터 버퍼수단(210,213)에 기억된 것으로서 프리페칭된 명령중 가장 오래된 명령을 입력받고 상기 데이터 버퍼수단으로부터 판독하며, 입력으로서 명령이 연관된 1개 이상의 매개변수를 요청할시에 상기 데이터 버퍼수단(210,213)에 기억되고 프리페칭된 명령 중 가장 오래된 것과 연관된 1개 이상의 프리페칭된 매개변수를 입력받고 상기 데이터 버퍼수단으로부터 판독하며 매개변수가 각각의 명령 및 입력에 의해 요청될 때 연관된 매개변수를 사용하여 입력으로서 명령을 실행하는 실행수단; 상기의 데이터 처리장치(500)는, 또다른 프리페칭된 명령 및/또는 매개변수가 기억될 수 있는 데이터 버퍼수단(210,213)에 충분한 빈공간이 없을 표시하는 데이터버퍼수단(210,213)의 제1상태를 검출하기 위한 불충분한 공간검출수단(60,80,231∼235,237,238,239); 및 상기 실행수단(200)의 후속동작에 필요한 명령 및/또는 매개변수를 포함하는 데이터를 기억하지 않음을 나타내는 데이터 버퍼수단(210,213)의 제2상태를 검출하기 위한 최소데이터 검출수단(60,80,235,236,238)으로 구성되며, 상기 프리페치 제어수단은 상기 제2상태 검출수단에 의해 상기 제2상태의 검출에 응답해서 상기 제1검출수단이 상기 제1상태를 검출할 때까지 상기 연속적인 프리페칭동작을 계속하며 상기 프리페칭 동작을 개시하고, 더욱이 상기 제2상태 검출에 응답해서 상기 프리페칭 동작을 정지시키며, 또한 상기 프리페치 제어수단은 프리페칭된 명령 중 하나로서 분기명령을 검출하는 분기명령검출수단으로 더욱 구성되고, 상기 실행수단에 의해 상기 분기명령의 실행이 완료될때까지 프리페치 동작을 정지시키는 프리페칭된 분기명령의 검출에 응답하는 것을 특징으로 하는 데이터 처리장치.
제19항에 있어서, 명령이 실행되고 연관된 매개변수가 실행수단에 의해서 각 명령실행에 이용되는 순서대로 상기 명령 및 매개변수를 기억하기 위한 명령 및 매개변수메모리(502)로 더욱이 구성되는 것을 특징으로 하는 데이터 처리장치.
제1개 이상의 명령과 외부원으로부터의 입력으로서 상기 각 명령을 수반하는 1개 이상의 매개변수에 따라 데이터를 처리하기 위한 데이터처리 시스템에 있어서; 상기 외부원으로부터 명령 및 매개변수를 입력받아 각각의 수반하는 매개변수를 사용하여 입력되는 명령에 따라 데이터를 실행하는 데이터처리 장치로 구성되며 상기 데이터 처리장치는 각각의 명령 및 매개변수가 판독될 때까지 1개 이상의 명령 및/또는 1개 이상의 수반하는 매개변수를 기억하는 데이터 버퍼수단; 상기 외부원으로부터 명령 및 1개 이상의 매개변수를 포함하는 데이터 프리페칭 동작을 제어하며, 판독될 때 상기 프리페치 제어수단에 의해 공급된 상기 각각의 명령 및 매개변수를 기억하는 상기 데이터 버퍼수단에 같은 것을 제공하는 프리페치 제어수단; 및 이전의 명령실행이 완료될 대, 데이터 버퍼수단(210,213)에 기억된 명령 중 가장 오래된 명령을 입력하고, 입력으로서의 각각의 명령이 수반하는 1개 이상의 매개변수를 요구할 때 상기 데이터 버퍼수단(210,213)에 기억된 한 개 이상의 수반하는 매개변수 각각을 입력하며 판독하고, 1개 이상의 매개변수로 구성된 연속적인 매개변수조가 실행수단의 각 명령의 연속적인 실행에 사용될 때 수반하는 1개 이상의 매개변수를 사용하여 입력으로서 명령을 실행하는 실행수단으로 구성되며, 상기 명령은 상기 매개변수조의 수에 관한 경보와, 각각의 매개변수조의 제이터 길이에 관한 정보를 포함함을 특징으로 하는 데이터 처리시스템.
제21항에 있어서, 각각의 매개변수조의 수와 각각의 데이터길이를 검출하고 실행수단으로의 명령입력을 해독하기 위한 명령검출수단(51,53)과; 각각의 프리페치된 매개변수조의 끝을 검출하고 데이터의 길이를 계수하기 위한 데이터길이 계수수단(62,68) 및; 명령이 프리페칭되거나 매개변수조가 프리페칭되는가를 판단하고, 명령을 수반하는 모든 매개변수조가 프리페칭되었나의 여부를 결정하도록 상기 데이터 버퍼(210,213)에 프리페칭된 매개변수조의 수를 계수하기 위한 매개변수조 갯수 계수수단(63,64,65,79)으로 더욱 구성되는 것을 특징으로 하는 데이터 처리시스템.
제22항에 있어서, 상기의 데이터처리장치(500)는 매개변수 객수 FIFO 수단(69)과 실행매개변수 갯수 레지스터수단(68)을 또한 포함하고; 매개변수조 개수 계수수단(63,64,65,79)의 번호계수를 입력하고, 가장 오래된 번호계수 내용을 출력하며 실행되는 매개변수조를 나타내는 번호계수를 유지하는 매개변수 FIFO 수단; 및 새로워지기 위해 상기 실행수단으로의 새로운 매개변수 입력에 응답하여 매개변수 FIFO 수단에 의해 번호계수 출력을 수신하며 유지하는 실행매개변수 개수 레지스터 수단으로 더욱이 구성되는 것을 특징으로 하는 데이터 처리시스템.
제22항에 있어서, 상기 데이터 버퍼수단을 프리페칭된 명령 및 매개변수가 상기 프리페칭된 명령 및 매개변수를 프리페칭하는 순서대로 입력되는 FIFO 메모리(213)로 더욱이 구성되는 것을 특징으로 하는 데이터 처리시스템.
제22항에 있어서, 상기 데이터 버퍼(210,213)는 프리페칭된 명령을 일시적으로 기억하기 위한 명령 버퍼수단(210,213)과, 상기 프리페칭된 매개변수를 일시적으로 기억하기 위한 매개변수 (212)으로 더욱이 구성되며, 상기 데이터처리시스템은 매개변수조 갯수 계수수단(63,64,65,79)의 출력을 기준으로하여 명령 버퍼수단(211)내에 프리페칭된 명령의 입력을 제어하기 위한 명령 버퍼입력제어수단(71,84,81,85)과, 데이터 길이 계수수단(62,68)와 매개변수조 갯수 계수수단(63,64,65,79)의 출력을 기준으로 하여 매개변수 버퍼수단(212) 내에 프리페칭된 매개변수조의 입력을 제어하기 위한 매개변수 입력제어수단(71,84,82,83,86)으로 더욱 구성되는 것을 특징으로 하는 데이터 처리시스템.
제21항에 있어서, 상기 프리페치 제어수단(100)은 명령이나 매개변수를 프리페칭하는 어드레스를 얻기 위한 어드레스 발생수단(40)으로 구성되고, 어드레스 계산수단은 상기 어드레스 발생수단, 명령 어드레스 FIFO 수단(45) 및 실행명령 어드레스 레지스터수단(46)으로 구성되며, 상기 명령 어드레스 FIFO 수단(46)은 어드레스 계산수단(40)의 출력을 입력하여, 실행명령어드레스 레지스터수단(46)의 내용이 실행수단(220)에 입력되는 새로운 명령에 따라 새로워질 경우 실행되는 명령의 어드레스를 유지하기 위해 그 자신의 가장 오래된 내용을 실행 명령 어드레스 레지스터수단(45)으로 출력함을 특징으로 하는 데이터처리시스템.
제21항에 있어서, 상기의 프리페치 제어수단(100)은 프리페치된 명령을 일시적으로 유지하기 위한 명령 레지스터수단(51), 명령 FIFO 수단 및 실행 명령 레지스터수단으로 구성되며, 상기 명령 FIFO 수단(55)은 명령 레지스터수단(51)의 출력을 입력하여 상기 실행 명령 레지스터 수단(56)에 가장 오래된 내용을 출력하며, 상기 실행 명령 레지스터수단은 실행되는 명령을 유지하며, 상기 실행 명령 레지스터수단의 내용은 상기 실행수단으로 새로운 명령의 입력에 응답해서 새로워지는 것을 특징으로 하는 데이터처리시스템.
제21항에 있어서, 상기 명령 및 매개변수 메모리는 명령이 실행되고 매개변수가 데이터처리장치에서 사용되는 순서에 따라 상기 명령과 매개변수를 기억하며, 상기의 명령은 매개변수조의 포맷에 관한 정보와, 명령을 수반하는 데이터에 관한 정보를 또한 포함함을 특징으로 하는 데이터처리시스템.
제28항에 있어서, 상기 매개변조의 포맷을 검출하는 명령해독수단; 매개변수조의 프리페칭 동작수를 계수하는 데이터 길이 계수수단으로 더욱이 구성되는 것을 특징으로 하는 데이터처리시스템.
1개 이상의 명령에 따라 데이터를 처리하며 외부원으로부터 입력으로서 상기 각각의 명령을 수반하는 1개 이상의 매개변수를 사용하는 데이터처리시스템에 있어서, 명령 및 매개변수 메모리; 및 상기 외부원으로부터 상기 명령 및 매개변수를 입력하며 상기의 수반하는 매개변수를 이용하여 입력되는 명령에 따라 데이터를 처리하는 데이터처리 장치로 구성되며, 상기 데이터처리장치는 각각의 상기 명령 및 매개변수가 판독될때까지 1개 이상의 명령 및/또는 1개 이상의 수반하는 매개변수를 기억하는 데이터 버퍼수단; 상기 외부원으로부터 명령 및/또는 1개 이상의 매개변수를 포함하는 데이터의 프리페칭동작을 제어하고 판독될때까지 공급되는 상기 각각의 명령 및 매개변수를 기억하는 상기 데이터 버퍼수단에 같은 것을 제공하는 프리페치 제어수단; 및 이전의 명령 실행이 완료될 때 데이터 버퍼수단(210,213)에 기억된 명령중 가장 오래된 명령을 입력하고, 입력된 각각의 명령이 1개 이상의 매개변수를 요구할 때 상기 데이터 버퍼수단(210,213)에 기억된 1개 이상의 매개변수를 입력하며 판독하고, 각각의 명령에 의해 요청되고 입력될 때 수반하는 1개 이상의 매개변수를 사용하여 입력된 명령을 실행하는 실행수단으로 구성되며, 상기 명령 및 매개변수 메모리(502)는 데이터처리장치(500)에서 명령이 실행되고 매개변수가 이용되는 순서대로 명령 및 매개변수를 기억하고, 상기의 데이터처리장치(500)는 초기화 되도록 요구되는 1개 이상의 내부레지스터와 상기 명령 및 매개변수 메모리에 기억될 수 있는 1개 이상의 초기화 명령으로 구성되며, 상기의 초기화 명령은 내부 레지스터의 내부 어드레스를 각각 포함하며, 각각은 상기 명령 및 매개변수 메모리(502) 내에서 대응 내부 레지스터에 기입되어지는 초기화 데이터를 포함하는 매개변수 데이터를 수반할 수 있음을 특징으로 하는 데이터처리시스템.
제30항에 있어서, 상기 프리페치 제어수단(100)은 명령 및 매개변수 메모리(502)로부터 페치된 명령이 초기화 명령인가를 판단하기 위한 명령 해독수단(51,53)과, 초기화 데이터를 수신하기 위한 매개변수 레지수터수단(52)과, 초기화 명령에 포함된 내부어드레스를 유지하기 위한 어드레스계 레지스터수단(521)과, 그 자신의 입력을 해독하여 입력제어신호를 내부어드레스에 의해 어드레스된 내부레지스터로 출력하기 위한 어드레스 해독수단(523)과, 데이터처리장치(500)의 외부로부터 공급된 어드레스신호와 어드레스계 수단(521)의 출력을 출력시키기 위한 스위칭수단(522), 및 스위칭수단(522)을 제어하여 초기와명령이 결정될 경우 그 자신의 출력으로서 어드레스계 레지스터수단(521)의 출력을 선택하기 위한 초기화 제어수단으로 구성되는 것을 특징으로 하는 데이터처리시스템.
1개 이상의 명령에 따라 데이터를 처리하고 각각의 상기 명령을 수반하는 1개 이상의 매개변수를 사용하는 데이터처리시스템에 있어서, 명령 및 매개변수 메모리; 및 상기 명령 및 수반하는 매개변수를 입력하고 상기 매개변수를 사용하여 외부원으로부터 입력된 명령에 따라 데이터를 처리하고, 상기 각각의 수반하는 매개변수를 사용하는 데이터처리장치로 구성되고, 상기 데이터처리장치는 1개 이상의 명령 및/또는 1개 이상의 매개변수를 기억하는 데이터 버퍼수단; 장치(500)의 외부원으로부터 명령 및 1개 이상의 매개변수를 포함하는 데이터의 프리페치 동작을 제어하고, 판독될때까지 공급되는 상기 각각의 명령 및 매개변수를 기억하는 상기 데이터 버퍼수단에 같은 것을 제공하는 프리페치 제어수단; 이전의 명령 실행이 완료될 때 데이터 버퍼수단(210,213)에 기억된 명령 중 가장 오래된 명령을 입력하고, 입력된 각각의 명령이 매개변수를 요구할 때 상기 데이터 버퍼수단(210,213)에 기억된 1개 이상의 매개변수를 입력하고 판독하며, 각각의 명령에 의해 요청되고 입력될 때 연관된 매개변수를 사용하여 입력된 명령을 실행하는 실행수단으로 구성되며, 상기 실행수단은 프리페치 제어수단(100)을 통해 제1버스(505)에 연결되며 명령 및 매개변수를 입력하기 위한 제1포트와, 제2버스(506)에 연결되어 실행결과를 출력시키기 위하여 제2포트를 포함함을 특징으로 하는 데이터처리시스템.
외부원으로부터 입력되는 1개 이상의 명령에 따라 데이터를 처리하며 각각의 상기 명령과 함께 입력되고 수반되며 연관된 1개 이상의 매개변수를 사용하는 데이터처리장치(500)에 있어서, 1개 이상의 명령 및/또는 1개 이상의 매개변수를 기억하는 데이터버퍼수단; 이전의 명령실행이 완료될 때 상기 데이터 버퍼수단(210,213)에 기억된 명령 중 가장 오래된 명령을 입력하고, 입력된 명령이 매개변수를 요구할 때 상기 데이터 버퍼수단(210,213)에 기억된 1개 이상의 매개변수를 입력하고, 각각의 명령에 의해 요청되고 입력될 때 연관된 매개변수를 이용하여 입력된 명령을 실행하는 실행수단; 또다른 명령 및/또는 매개변수가 기억될수 있도록 데이터 버퍼수단(210,213)에 충분한 빈공간이 없음을 표시하는 데이터 버퍼수단(210,213)의 제1상태를 검출하기 위한 불충분한 공간 검출수단(60,80,231∼235,237,238,239); 및 데이터 버퍼수단(210,213)이 명령 및/또는 매개변수를 포함하는 데이터를 기억하지 않고 상기 실행수단(200)에서의 후속동작에 사용되는 데이터 버퍼수단(210,213)의 제2상태를 검출하기 위한 최소데이터 검출수단(60,80,235,236,238)으로 구성되는 것을 특징으로 하는 데이터처리장치(500).
제33항에 있어서, 실행수단(200)에서 명령이 실행되고, 매개변수가 이용되는 순서대로 명령 및 매개변수를 기억하기 위한 명령 및 매개변수 메모리(502)와, 외부원으로부터 상기 데이터 버퍼수단(210,213)으로의 명령 및/또는 매개변수를 포함하는 데이터의 프리페치 동작을 제어하며, 제2상태가 검출될 때 프리페치동작을 개시하여 연속적인 프리페치 동작을 계속하며, 제1상태가 검출될 때에는 프리페치 동작을 정지시키는 프리페치 제어수단으로 더욱이 구성되는 것을 특징으로 하는 데이터처리장치.
제34항에 있어서 상기 프리페치 제어수단(501)은 프리페치된 명령중에서 분기명령을 검출하기 위한 분기 명령 검출수단(51,53)으로 구성되며, 더욱이 프리페치 제어수단(501)은 분기명령의 실행결과가 실행수단(200)에서 얻어질때까지 프리페치 동작을 또한 정지시킴을 특징으로 하는 데이터처리장치.
제33항에 있어서, 명령이 실행되고 연관된 매개변수가 데이터처리장치(500)에 의해서 각각의 명령실행에 사용되는 순서대로 상기 프리페칭된 명령 및 연관된 매개변수를 기억하는 명령 및 매개변수 메모리; 데이터처리장치(500)의 외부에 제공되어 외부원으로부터 상기 데이터 버퍼수단(210,213)으로의 명령 및/또는 매개변수를 포함하는 데이터의 프리페치 동작을 제어하고, 제2상태가 검출될때에는 프리페치 동작을 시작하여 연속적인 프리페치 동작을 계속하고 제1상태가 검출되었을 때에는 프리페치 동작을 정지시키는 프리페치 제어수단; 및 명령의 연속적인 실행요구에 응답하여 각각 연속적인 명령 실행이 1개 이상의 매개 변수조를 사용할 경우 각각의 명형의 연속적인 실행에 사용되는 연관된 매개변수조를 수반하는 상기 명령 및 매개변수메모리에 명령을 기억하는 수단으로 더욱이 구성되며, 여기서 상기 명령은 각각의 연관된 매개변수조의 갯수에 대한 정보와 각각의 데이터 길이를 제한하는 정보를 포함하는 것을 특징으로 하는 데이터처리장치.
제33항에 있어서, 명령에 포함된 것으로서 상기 매개변수조의 갯수와 각각의 매개변수조의 데이터길이를 검출하며 실행수단으로 입력된 명령을 해독하기 위한 명령 검출수단(51,53); 프리페칭된 데이터길이를 계수하여 각각 상기 프리페치된 매개변수조의 끝을 검출하기 위한 데이터길이 계수수단(62,68); 및 데이터 버퍼(210,213)에 프리페칭된 매개변수조의 갯수를 계수하여 명령이 프리페칭되거나 매개변수조가 프리페칭되었나를 결정하고, 각각의 명령을 수반하는 각각의 매개변수조가 프리페칭되었나를 결정하기 위한 매개변수조 개수 계수수단(63,64,65,79)으로 더욱이 구성되는 것을 특징으로 하는 데이터처리장치(500).
제37항에 있어서, 매개변수조 갯수 계수수단(63,64,65,79)의 계수를 입력하고 가장 오래된 계수 내용을 출력시켜 실행되는 매개변수조를 나타내는 계수를 유지하는 매개변수 갯수 FIFO 수단; 및 새로워지기 위해 상기 실행수단으로의 새로운 매개변수조의 입력에 응답하여 매개변수 갯수 FIFO 수단에 의해 출력된 계수를 수신하며 유지하는 실행 매개변수 레지스터수단으로 더욱이 구성되는 것을 특징으로 하는 데이터처리장치(500).
제37항에 있어서, 데이터 버퍼(210,213)는 상기 프리페치된 명령 및 매개변수가 프리페칭되는 순서대로 입력되는 FIFO 메모리(213)로 더욱이 구성되는 것을 특징으로 하는 데이터처리장치.
제39항에 있어서, 상기불충분 공간검출수단(60,80,231∼235,237,238,239)은 데이터 버퍼수단에 유지된 데이터의 양을 검출하기 위해 명령 및 연관된 매개변수의 단위길이 마다의 프리페치에 응답하여 카운트를 증가시키고 상기 실행수단(220)으로의 명령 및 연관된 매개변수의 단위길이의 입력에 응답하여 카운트를 감소시키는 수단으로 구성되며, 상기 최소 데이터 검출수단(60,80,235,238)은 연관된 매개변수를 수반하지 않는 명령이 프리페칭될 경우, 및 각각의 매개변수조가 프리페칭될 때 카운트를 증가시키며, 연관된 매개변수를 수반하지 않는 명령이 상기 실행수단(220)에 입력될 경우, 및 각각의 매개변수조가 상기 실행수단(220)에 입력될 때 카운트를 감소시키는 수단으로 구성되는 것을 특징으로 하는 데이터처리장치(500).
제37항에 있어서, 상기 데이터 버퍼(210,213)는 상기 프리페칭된 명령을 일시적으로 기억하기 위한 명령버퍼수단(211)과, 프리페칭되고 연관된 매개변수를 일시적으로 기억하기 위한 매개변수 버퍼수단(212)으로 더욱이 구성되며, 상기 데이터처리장치(500)는 매개변수조 갯수 계수수단(63,64,65,79)의 출력에 기초로 하여 상기 명령버퍼수단(211)으로의 프리페칭된 명령의 입력을 제어하기 위한 명령 버퍼 입력제어수단(71,84,81,.85)과, 데이터길이 계수수단(62,68) 및 매개변수조 갯수 계수수단(63,64,65,79)의 출력에 기초로하여 상기 매개변수 버퍼수단으로의 프리페칭된 매개변수의 입력을 제어하기 위한 매개변수 버퍼 입력제어수단(71,84,82,83,86)으로 더욱이 구성되는 것을 특징으로 하는 데이터처리장치.
제41항에 있어서, 상기 불충분한 공간검출수단(60,80,231∼235,237,238,239)은 명령의 매 프리페치에 응답하여 카운트를 증가시키고, 상기 실행수단(220)에 입력되는 명령의 입력에 응답하여 카운트를 감소시키며, 또다른 명령이 기억될 수 있는 명령버퍼수단(211)에 충분한 빈공간이 존재하지 않음을 표시하는 제3상태를 검출하기 위한 명령 버퍼량 계수수단(233), 단위길이의 매개변수의 매개프리페치에 응답하여 카운트를 증가시키고, 상기 실행수단(220)에 입력되는 단위길이 매개변수의 입력에 응답하여 카운트를 감소시키며, 또다른 매개변수가 기억될 수 있는 매개변수 명령버퍼수단(212)에 충분한 빈공간이 존재하지 않음을 표시하는 제4상태를 검출하기 위한 매개변수 버퍼량 계수수단(231), 상기 제3 및 제4상태중의 어느 하나를 검출하기 위한 논리 OR 수단으로 구성되며; 그리고 상기 최소데이터 검출수단(60,80,235,236,238)은 연관된 매개변수를 수반하지 않는 명령이 프리페칭되고, 각각의 매개변수조가 프리페칭될때마다 카운트를 증가시키며, 연관된 매개변수를 수반하지 않는 명령이 상기 실행수단(220)에 입력되고, 각각의 매개변수조가 상기 실행수단(220)에 입력될 때 카운트를 감소시킴을 특징으로 하는 데이터처리장치(500).
제34항에 있어서, 상기 프리페치 제어수단(501)은 명령이나 매개변수를 프리페칭하는 어드레스를 얻기 위한 어드레스 발생수단을 포함하고, 어드레스 계산수단은 상기 어드레스 발생수단, 명령 어드레스 FIFO 수단(45) 및 실행 명령 어드레스 레지스터수단(46)으로 구성되며, 상기 명령 어드레스 FIFO 수단(46)은 상기 어드레스 발생수단(40)의 출력을 입력하여 가장 오래된 내용을 상기 실행 명령 어드레스 레지스터 수단(45)에 출력시켜 실행중인 명령의 어드레스를 유지하고, 상기 실행명령 어드레스 레지스터수단(46)의 내용이 상기 실행수단(220)으로의 새로운 명령의 입력에 응답하여 새로워지는 것을 특징으로 하는 데이터처리장치.
제33항에 있어서, 상기 프리페치 제어수단(501)은 프리페칭된 명령을 일시적으로 유지하기 위한 명령 레지스터수단(51), 명령 FIFO 수단 및 실행 명령 레지스터수단으로 구성되며, 상기 명령 FIFO 수단(55)은 명령 레지스터 수단(51)의 출력을 입력받아 가장 오래된 내용을 상기 실행 명령 레지스터수단(56)에 출력하고, 상기 실행 명령 레지스터수단은 실행중인 명령을 유지하고, 상기 실행 명령 레지스터수단(56)의 내용이 상기 실행수단(220)으로의 새로운 명령입력에 응답하여 새로워지는 것을 특징으로 하는 데이터처리장치.
제34항에 있어서, 각각의 연속적인 명령실행이 1개 이상의 매개변수로 구성된 매개변수조 각각을 이용하는 경우 명령의 연속실행 요구에 응답해서 연관된 명령의 연속적 실행에 사용되는 각각의 매개변수조를 수반해서 명령을 상기 명령 및 매개변수 메모리에 기억하는 수단으로 더욱이 구성되며, 상기의 명령은 매개변수조의 포맷, 상기 매개변수조의 갯수 및 각각의 매개변수조의 데이터 길이에 관한 정보를 포함함을 특징으로 하는 데이터처리장치.
제45항에 있어서, 상기 매개변수조의 포맷을 검출하는 명령해독수단과 매개변수조의 프리페칭 동작수를 계수하는 데이터길이 계수수단으로 더욱이 구성되는 것을 특징으로 하는 데이터처리장치(500).
제33항에 있어서, 상기 실행수단(200)은 프리페치 제어수단(501)을 통해 제1버스(505)에 연결되어 명령 및 매개변수를 입력시키기 위한 제1포트와, 제2버스(506)에 연결되어 실행결과를 제2버스에 출력시키기 위한 제2포트로 더욱이 구성되는 것을 특징으로 하는 데이터처리장치.
제33항에 있어서, 연관된 매개변수가 실행수단(200)에서 각각의 명령실행에 이용되고 명령이 실행되는 순서대로 상기 명령 및 연관된 매개변수를 기억시키기 위한 명령 및 매개변수 메모리(502)로 더욱이 구성되며, 상기 프리페치 제어수단(501)은 상기 장치(500)의 외부로부터 데이터 버퍼수단(210,213)에 입력되는 명령 및/또는 매개변수를 포함하는 데이터의 프리페치 동작을 제어하며, 상기 프리페치 제어수단(501)은 프리페치된 명령 중 하나로서 분기명령을 검출하기 위한 분기명령 검출수단(51,53)으로 더욱이 구성되며, 상기의 프리페치 제어수단(501)은 분기명령의 실행이 상기 실행수단(200)에서 완료될 때까지 상기 프리페치 동작을 더욱이 정지시키는 프리페칭된 분기 명령의 검출에 응답하는 것을 특징으로 하는 데이터처리장치.
1개 이상의 명령에 따라 데이터처리를 수행하며 외부원으로부터의 입력원으로서 각각의 명령을 수반하는 1개 이상의 매개변수를 사용하는 데이터 처리시스템에 있어서; 명령 및 매개변수 메모리; 및 상기 외부원으로부터 상기 명령 및 매개변수를 입력하고 상기 각각의 수반하는 매개변수를 사용하여 입력된 명령에 따라 데이터처리를 수행하는 데이터처리장치로 구성되며, 상기 데이터처리장치는 각각의 명령 및 매개변수가 판독될 때까지 하나 이상의 명령 및 하나 이상의 수반하는 매개변수를 기억하는 데이터 버퍼수단; 상기 외부원으로부터명령 및/또는 1개 이상의매개변수를 포함하는 데이터의 프리페치 동작을 제어하며, 판독될때까지 제공되는 것으로서 상기 각각의 명령 및 매개변수를 기억하는 상기 데이터 버퍼수단에 같은 것을 제공하는 프리페치 제어수단; 이전의 명령실행이 완료되었을 경우 상기 데이터 버퍼수단(210,213)에 기억된 명령 중 가장 오래된 명령을 입력하고, 입력된 각각의 명령이 수반하는 1개 이상의 매개변수를 요구할 경우 상기 데이터 버퍼수단(210,213)에 기억된 각각의 수반하는 1개 이상의 매개변수를 입력하며 판독하고, 각각의 명령에 의해 요청되고 그에 따라 입력될 때 그 수반하는 1개 이상의 매개변수를 이용하여 입력된 명령을 실행하는 실행수단으로 구성되며, 1개 이상의 매개변수로 구성된 연속적인 매개변수조가 실행수단의 각각의 명령의 연속실행에 사용될 때 명령은 연속실행에 각각 이용되는 각각의 연속적인 매개변수조를 수반하는 명령 및 매개변수 메모리(502)에 기억되며, 상기의 명령은 매개변수조 갯수에 대한 정보와 각각의 데이터 길이에 관한 정보를 포함함을 특징으로 하는 데이터처리시스템.
제49항에 있어서, 각각의 매개변수조의 상기 갯수와 각각의 데이터 길이를 검출하며 명령입력을 실행수단으로 해독하기 위한 명령해독수단(51,53); 상기 데이터 길이를 계수하여 각각의 상기 프리페칭된 매개변수조의 끝을 검출하기 위한 데이터 길이 계수수단(62,68); 및 데이터 버퍼(210,213)에 프리페칭된 매개변수조의 갯수를 계수하여 명령이 프리페칭되거나 매개변수조가 프리페칭되는가를 판단하고, 각각의 명령을 수반하는 각각의 매개변수조가 프리페칭되는가를 결정하도록 한 매개변수조 갯수 계수수단(63,64,65,79)으로 더욱이 구성되는 것을 특징으로 하는 데이터처리시스템.
제50항에 있어서, 매개변수조 갯수 계수수단(63,64,65,79)의 계수를 입력하며 그의 가장 오래된 내용을 출력시켜 실행되는 매개변수를 나타내는 계수를 유지하는 매개변수 FIFO 수단; 및 상기 실행수단(220)에 입력되는 새로운 매개변수조에 응답하여 매개변수 갯수 FIFO 수단에 의해 출력되는 계수를 수신하며 유지하여 새로워지는 실행 매개변수 갯수 레지스터수단으로 더욱이 구성되는 것을 특징으로 하는 데이터처리시스템.
제50항에 있어서, 상기 데이터 버퍼(210,213)수단은 상기 프리페칭된 명령 및 상기 매개변수가 프리페칭되는 순서대로 입력되는 FIFO 메모리(213)로 더욱이 구성되는 것을 특징으로 하는 데이터처리시스템.
제50항에 있어서, 상기 데이터 버퍼(210,213) 수단은 프리페칭된 명령을 일시적으로 기억하기 위한 명령버퍼수단(211)과, 상기 프리페칭된 연관 매개변수를 일시적으로 기억하기 위한 매개변수 버퍼수단(212)으로 더욱이 구성되며, 상기 데이터처리시스템은 매개변수조 갯수 계수수단(63,64,65,79)의 출력에 따라 상기 명령버퍼수단(211)에 프리페칭된 명령의 입력을 제어하기 위한 명령 버퍼 입력제어수단(71,84,81,85)과 데이터길이 계수수단(62,68)과 매개변수조 갯수 계수수단(63,64,65,79)의 출력에 따라 매개변수 버퍼수단(212)에 프리페치된 매개변수조의 입력을 제어하기 위한 매개변수 버퍼 입력제어수단(71,84,82,83,86)으로 더욱이 구성되는 것을 특징으로 하는 데이터 처리시스템.
제50항에 있어서, 상기 프리페치 제어수단(501)은 명령이나 매개변수를 프리페치하는 어드레스를 얻기 위한 어드레스 발생수단(40), 명령 어드레스 FIFO 수단(45)과 실행 명령 어드레스 레지스터수단(46)으로 구성되며, 상기 명령 어드레스 FIFO 수단(46)은 상기 어드레스 발생수단의 출력을 입력하여 가장 오래된 내용을 상기 실행 명령 어드레스 레지스터수단(45)에 출력시켜, 실행 명령 어드레스 레지스터수단(46)의 내용이 실행수단(220)에 입력되는 새로운 명령에 응답하여 새로워지는 경우 현재 실행되는 명령의 어드레스를 유지토록함을 특징으로 하는 데이터처리시스템.
제50항에 있어서, 상기 프리페치 제어수단(501)은 프리페칭된 명령을 일시적으로 유지하기 위한 명령 레지스터수단(51)으로 구성되며, 상기 명령 레지스터수단(51)은 명령 FIFO 수단(55)과 실행 명령 레지스터수단(56)으로 구성되며, 상기 명령 FIFO 수단(55)은 상기 명령 레지스터수단(51) 출력을 입력하여 가장 오래된 내용을 상기 실행 명령 레지스터수단(56)에 출력시켜 상기 실행 명령 레지스터수단(56)의 내용이 상기 실행수단(220)에 입력되는 새로운 명령에 응답하여 새로워질 경우 현재 실행되는 명령을 유지함을 특징으로 하는 데이터처리시스템.
제49항에 있어서, 상기 명령 및 매개변수 메모리는 명령이 실행되고 매개변수가 데이터처리장치에서 사용되는 순서에 따라 상기 명령 및 매개변수를 기억하며, 상기의 명령은 명령을 수반하는 매개변수조의 포맷에 관한 정보를 또한 포함함을 특징으로 하는 데이터처리시스템.
제56항에 있어서, 상기 매개변수조의 포맷을 검출하는 명령해독수단과 매개변수의 프리페칭동작 갯수를 계수하는 데이터길이 계수수단으로 더욱이 구성되는 것을 특징으로 하는 데이터처리시스템.